JPH07118540B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH07118540B2
JPH07118540B2 JP5238278A JP23827893A JPH07118540B2 JP H07118540 B2 JPH07118540 B2 JP H07118540B2 JP 5238278 A JP5238278 A JP 5238278A JP 23827893 A JP23827893 A JP 23827893A JP H07118540 B2 JPH07118540 B2 JP H07118540B2
Authority
JP
Japan
Prior art keywords
layer
undoped
semiconductor device
thickness
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5238278A
Other languages
Japanese (ja)
Other versions
JPH06196507A (en
Inventor
崇郎 黒田
靖寛 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59123606A external-priority patent/JPH07120790B2/en
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5238278A priority Critical patent/JPH07118540B2/en
Publication of JPH06196507A publication Critical patent/JPH06196507A/en
Publication of JPH07118540B2 publication Critical patent/JPH07118540B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、化合物半導体のヘテロ
接合界面に生じる二次元電子ガスを用いた半導体装置に
係り、特に高電子移動度トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device using a two-dimensional electron gas generated at a heterojunction interface of a compound semiconductor, and more particularly to a high electron mobility transistor.

【0002】[0002]

【従来の技術】高速コンピュータや高速信号処理システ
ムへの応用をめざして、電子移動度の高いGaAsやI
nPを用いたIC、LSIの開発が進められている。特
に、GaAsとGaAlAsあるいはInPとInGa
As等のヘテロ接合界面に生じた二次元電子ガスの高速
性を利用した高電子移動度トランジスタ(ハイ エレク
トロン モビリティ トランジスタ(High Electron Mo
bility Transistor):ヘムト(HEMT))は、室温で
1ゲート当たりのスイッチング時間が12psecのも
のが得られるまでになった(特開昭56−94780号
公報参照)。
2. Description of the Related Art For application to high speed computers and high speed signal processing systems, GaAs and I having high electron mobility are used.
Development of ICs and LSIs using nP is in progress. In particular, GaAs and GaAlAs or InP and InGa
A high electron mobility transistor (high electron mobility transistor (high electron mobility transistor) utilizing the high speed property of a two-dimensional electron gas generated at the heterojunction interface of As, etc.
(Transition transistor: HEMT) has been obtained until the switching time per gate at room temperature is 12 psec (see Japanese Patent Laid-Open No. 56-94780).

【0003】図2(a)に、典型的なHEMTの断面図
を示す。図において、1は半絶縁性GaAs基板、2は
厚さ約1μm、キャリヤ濃度1014cm〜3以下の高純度
のアンドープGaAs層、3は厚さ約100ÅのGa
1-xAlxAs層(x〜0.3)、4は厚さ約500Å、
キャリヤ濃度1017〜1018cm〜3のn−Ga1-xAlx
As層(x〜0.3)、5はアンドープGaAs層2中
の該アンドープGaAs層とアンドープGa1-xAlx
s層3とのヘテロ接合界面に誘起された二次元電子ガス
層、6は電界効果トランジスタ(以下FETと記す)に
したときのソース電極、7はゲート電極、8はドレイン
電極である。なお、このようなHEMT用半導体結晶
は、分子線エピタキシー法(MBE法)や、有機金属熱
分解法(OM−VPE法)で作製される。
FIG. 2A shows a cross-sectional view of a typical HEMT. In the figure, 1 is a semi-insulating GaAs substrate, 2 is a highly pure undoped GaAs layer having a thickness of about 1 μm and a carrier concentration of 10 14 cm -3 or less, and 3 is a Ga having a thickness of about 100 Å.
1-x Al x As layer ( x to 0.3), 4 has a thickness of about 500Å,
N-Ga 1-x Al x with a carrier concentration of 10 17 to 10 18 cm to 3
As layers (x to 0.3) and 5 are the undoped GaAs layer and the undoped Ga 1-x Al x A in the undoped GaAs layer 2.
A two-dimensional electron gas layer induced at the heterojunction interface with the s layer 3, 6 is a source electrode in the case of a field effect transistor (hereinafter referred to as FET), 7 is a gate electrode, and 8 is a drain electrode. In addition, such a semiconductor crystal for HEMT is produced by a molecular beam epitaxy method (MBE method) or a metal organic thermal decomposition method (OM-VPE method).

【0004】図2(b)は、図2(a)で示したHEM
Tのエネルギーバンド図である。図において、ECは伝
導帯、EFはフェルミレベル、EVは価電子帯、ESは電
子蓄積層、wはポテンシャル井戸を示す。その他の数字
は図2(a)と同様のものを示す。
FIG. 2B shows the HEM shown in FIG.
It is an energy band figure of T. In the figure, E C is the conduction band, E F is the Fermi level, E V is the valence band, E S is the electron storage layer, and w is the potential well. Other numbers are the same as those in FIG. 2 (a).

【0005】このようなHEMTは、二次元電子ガスが
高純度のアンドープGaAs層2中を走るために、室温
で8000cm2/V・sec以上の大きな移動度を有
し、素子の高速性等多くの優れた特性を示す。
Such a HEMT has a large mobility of 8000 cm 2 / V · sec or more at room temperature because the two-dimensional electron gas travels in the high-purity undoped GaAs layer 2, and thus has a high speed of the device. Shows excellent characteristics of.

【0006】[0006]

【発明が解決しようとする課題】しかし、FETにした
場合には、二次元電子ガスのシート濃度が1011cm ̄
台で、該二次元電子ガスが界面から厚さ僅か100Å
以内に閉じ込められているために、流れる電流を大きく
することができず、ファンアウトの数が大きい場合に、
素子の高速性が低下するというFET共通の問題を有す
る。また、ゲート電極幅Lがサブミクロンと小さくなる
と、短チャンネル効果によりしきい電圧Vthが低下し
てしまう傾向がある。すなわち、HEMTは通常のGa
AsFET(MESFET)に比べれば、界面のポテン
シャルの三角井戸wに電子が閉じ込められている(電子
蓄積層ES)ために素子の高速性の面でやや有利ではあ
るが、Lが0.5μm程度になると、これによってVth
のばらつきが大きくなり、重要な問題となる。
However, when the FET is used, the sheet concentration of the two-dimensional electron gas is 10 11 cm −1.
With two units, the two-dimensional electron gas is only 100 Å from the interface.
Since it is confined within, it is not possible to increase the flowing current, and when the number of fanouts is large,
There is a common problem with FETs that the speed of the device is reduced. When the gate electrode width L is as small as submicron, the threshold voltage Vth tends to decrease due to the short channel effect. That is, HEMT is a normal Ga
Compared with the AsFET (MESFET), electrons are confined in the triangular well w of the interface potential (electron storage layer E S ), which is somewhat advantageous in terms of the speed of the device, but L is about 0.5 μm. Becomes V th
Becomes larger, which is an important issue.

【0007】これらの点を改良するために、図3
(a)、(b)に示すようなダブルヘテロ構造のHEM
Tが提案されている(特開昭57−76879号公報参
照)。図3(a)はこのHEMTの断面図、図3(b)
はそのエネルギーバンド図である。図において、21、
23はアンドープGaAs層、22はアンドープGa
1-xAlxAs層を示す。このHEMTでは、二次元電子
ガス層5をアンドープGa1-xAlxAs層3と基板側に
設けたアンドープGa1-xAlxAs層22とにより挾み
込み、これらによって作られたポテンシャル井戸w内に
閉じ込めるようにしたものである。この場合、アンドー
プGa1-xAlxAs層22のAlAsのモル比Xを、電
子の閉じ込めに必要な0.1〜0.3とすれば、この間に
挾まれたアンドープGaAs層23のポテンシャル井戸
wの幅を例えば200Å程度に広げることにより、キャ
リヤのシート濃度を従来の2倍近くまで増加させること
ができ、また、短チャンネル効果も小さくなることが予
想される。
In order to improve these points, FIG.
Double hetero structure HEM as shown in (a) and (b)
T has been proposed (see JP-A-57-76879). FIG. 3 (a) is a cross-sectional view of this HEMT, FIG. 3 (b).
Is the energy band diagram. In the figure, 21,
23 is an undoped GaAs layer, 22 is undoped Ga
1-x Al x As layer is shown. In this HEMT, the two-dimensional electron gas layer 5 is sandwiched by the undoped Ga 1-x Al x As layer 3 and the undoped Ga 1-x Al x As layer 22 provided on the substrate side, and the potential well created by these is formed. It is intended to be confined in w. In this case, assuming that the molar ratio X of AlAs in the undoped Ga 1-x Al x As layer 22 is 0.1 to 0.3 necessary for confining electrons, the potential well of the undoped GaAs layer 23 sandwiched between them is set. By increasing the width of w to, for example, about 200Å, it is expected that the sheet density of the carrier can be increased to nearly double that of the conventional one, and the short channel effect will be reduced.

【0008】しかし実際には、アンドープGa1-xAlx
As層22の上に成長させたアンドープGaAs層23
の結晶性が悪くなってしまうというプロセス上の理由に
より、この図3(a)、(b)で示したHEMTの電子
移動度は、図2(a)、(b)に示したものよりも低く
なってしまっていた。
However, in reality, undoped Ga 1-x Al x
Undoped GaAs layer 23 grown on As layer 22
The electron mobility of the HEMT shown in FIGS. 3 (a) and 3 (b) is higher than that shown in FIGS. 2 (a) and 2 (b) because of the process reason that the crystallinity of the is deteriorated. It was getting low.

【0009】本発明の目的は、上記の問題点を解消し
た、新しい構造の高電子移動度半導体装置を提供するこ
とにある。
It is an object of the present invention to provide a high electron mobility semiconductor device having a new structure which solves the above problems.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、第1の半導体層と、上記第
1の半導体層上に形成された上記第1の半導体層の材料
とは格子不整合の材料で形成され膜厚がミスフィット転
位の発生に対する臨界膜厚以下の複数の井戸層および上
記井戸層と交互に配置された膜厚がミスフィット転位の
発生に対する臨界膜厚以下の層からなる超格子構造を有
する第2の半導体層と、上記第2の半導体層上に形成さ
れた第3の半導体層と、上記井戸層に二次元電子ガス
供給制御するための手段とを備えたことを特徴とする。
In order to achieve the above object, a semiconductor device of the present invention comprises a first semiconductor layer and a material for the first semiconductor layer formed on the first semiconductor layer.
Is formed of a material with a lattice mismatch and the film thickness is misfit
Multiple well layers below the critical thickness for the occurrence of
The thickness of the well layer alternated with that of the misfit dislocation
It has a superlattice structure consisting of layers below the critical thickness for generation.
A second semiconductor layer, characterized by comprising a third semiconductor layer formed on the second semiconductor layer, and means for supplying control a two-dimensional electron gas in the well layer .

【0011】また、上記超格子構造はInGaAs層と
GaAs層や、GaAsSb層とGaAs層からなるこ
とを特徴とする。
The superlattice structure is characterized by being composed of an InGaAs layer and a GaAs layer, and a GaAsSb layer and a GaAs layer.

【0012】[0012]

【作用】本発明では、上記のような構成により、二次元
電子ガスを用いた高電子移動度の半導体装置を提供する
ことができる。
The present invention can provide a semiconductor device having a high electron mobility using a two-dimensional electron gas with the above structure.

【0013】[0013]

【実施例】本発明の実施例であるHEMT構造を図1
(a)、(b)に示す。図1(a)は本発明の一実施例
のHEMTの断面図、図1(b)はそのエネルギーバン
ド図である。
FIG. 1 shows a HEMT structure according to an embodiment of the present invention.
Shown in (a) and (b). FIG. 1A is a sectional view of a HEMT according to an embodiment of the present invention, and FIG. 1B is an energy band diagram thereof.

【0014】これらの図に示すように、本実施例では、
二次元電子ガス層5は、基板側のアンドープGaAs層
21と表面側のアンドープGa1-xAlxAs層(x>
0)3とに挾まれたアンドープInyGa1-yAs層(y
>0)24の幅であるほぼ200Åのポテンシャル井戸
wの中に閉じ込められている。なお、このアンドープI
yGa1-yAs層24の代わりにアンドープGaAs
1-zSbz層(z>0)を用いてもよく、またアンドープ
InyGa1-yAs層とアンドープGaAs1-zSb
とをそれぞれ少なくとも1層重ねて設けてもよい。また
アンドープGaAs層とアンドープInGa1-yAs
層との2層またはアンドープGaAs層とアンドープG
aAs1-zSbz層との2層からなる超格子構造を用いて
もよい。さらに上記のそれぞれの2層を多段に設けても
よい。y,z〜0.1のとき、アンドープGaAs層2
1とこれらの三元混晶(図1(a)ではアンドープIn
yGa1-yAs層24)とのバンドギャップ差は約0.1
eVで、y,z〜0.2では約0.2eVとなり、井戸を
形成するに十分である。
As shown in these figures, in this embodiment,
The two-dimensional electron gas layer 5 includes an undoped GaAs layer 21 on the substrate side and an undoped Ga 1-x Al x As layer (x>
0) 3 and undoped In y Ga 1-y As layer (y
> 0) It is confined in a potential well w of approximately 200 Å with a width of 24. This undoped I
undoped GaAs instead of n y Ga 1-y As layer 24
A 1-z Sb z layer (z> 0) may be used, or at least one undoped In y Ga 1-y As layer and an undoped GaAs 1-z Sb z layer may be stacked. In addition, an undoped GaAs layer and an undoped In y Ga 1-y As
2 layers or undoped GaAs layer and undoped G
It may be used a superlattice structure consisting of two layers of a aAs 1-z Sb z layer. Further, each of the above two layers may be provided in multiple stages. Undoped GaAs layer 2 when y, z-0.1
1 and these ternary mixed crystals (undoped In in FIG.
The band gap difference with the y Ga 1-y As layer 24) is about 0.1.
At eV, y, z-0.2 is about 0.2 eV, which is sufficient to form a well.

【0015】なお、図1(a)で示した構造は、例えば
分子線エピタキシー法によって、従来のHEMTとほと
んど同じ成長条件で、新しくInまたはSbの蒸発るつ
ぼを装置に追加することにより容易に作製することがで
きる。以下、本実施例のHEMTの製造方法について述
べる。
The structure shown in FIG. 1 (a) can be easily manufactured by, for example, a molecular beam epitaxy method by adding a new In or Sb evaporation crucible to the apparatus under almost the same growth conditions as the conventional HEMT. can do. Hereinafter, a method for manufacturing the HEMT of this embodiment will be described.

【0016】1.まずGa、As、In、Al、Siの
分子線源である蒸発るつぼを備えたMBE装置内に半絶
縁性GaAs基板〈100〉1を挿入する。
1. First, a semi-insulating GaAs substrate <100> 1 is inserted into an MBE apparatus equipped with an evaporation crucible which is a molecular beam source of Ga, As, In, Al and Si.

【0017】2.次に、該基板を約630℃に加熱して
基板表面のクリーニングを行なう。
2. Next, the substrate is heated to about 630 ° C. to clean the surface of the substrate.

【0018】3.次に、基板温度を約600℃に保って
Ga、Asの分子線源のシャッタを開けて厚さ約1μm
のアンドープGaAs層21を成長させる。なお、その
ときのGaとAsの分子線の強度比は1:2であった。
3. Next, the substrate temperature was kept at about 600 ° C., the shutter of the molecular beam source of Ga and As was opened, and the thickness was about 1 μm.
The undoped GaAs layer 21 is grown. The intensity ratio of Ga and As molecular beams at that time was 1: 2.

【0019】4.次に、Inの分子線源のシャッタを開
けて厚さ約200ÅのアンドープInyGa1-yAs層2
4を成長させる。
4. Next, the shutter of the molecular beam source of In was opened, and the undoped In y Ga 1-y As layer 2 having a thickness of about 200 Å was formed.
Grow 4

【0020】5.次に、Inの分子線源のシャッタを閉
め、Alのシャッタを開けて厚さ約100Åのアンドー
プGa1-xAlxAs層3を成長させる。
5. Next, the shutter of the In molecular beam source is closed and the shutter of Al is opened to grow an undoped Ga 1-x Al x As layer 3 having a thickness of about 100 Å.

【0021】6.次に、Siの分子線源のシャッタを開
けて厚さ約1000Åのn−Ga1- xAlxAs層4を成
長させる。
6. Next, the shutter of the Si molecular beam source is opened to grow the n-Ga 1- x Al x As layer 4 having a thickness of about 1000Å.

【0022】7.最後に、全部の分子線源のシャッタを
閉じて基板温度を下げ、完成品とする。
7. Finally, the shutters of all molecular beam sources are closed to lower the substrate temperature to complete the product.

【0023】このアンドープInyGa1-yAs層24
は、アンドープGaAs層21の上に成長させた場合に
品質が劣化することもなかった、また、アンドープGa
As層と比べて合金散乱により僅かに移動度が低下する
分は、シート電子濃度を増加させることにより実効的に
打ち消されて、ICとしてはより高速化を達成すること
ができる。このアンドープInyGa1-yAs層24は、
下地のアンドープGaAs層21や上のアンドープGa
1-xAlxAs層3に比べると格子定数が小さいために、
あまり厚くするとミスフィット転位を界面に生じてしま
うが、いわゆる臨界膜厚である厚さ200Åまでは転位
の発生は見られなかった。以上のことは、アンドープI
yGa1-yAs層24の代わりに、アンドープGaAs
1-zSbz層を用いた場合も同様であった。
This undoped In y Ga 1-y As layer 24
Was not deteriorated in quality when grown on the undoped GaAs layer 21, and was undoped Ga.
The mobility, which is slightly lower than that of the As layer due to alloy scattering, is effectively canceled by increasing the sheet electron concentration, and a higher speed can be achieved as an IC. The undoped In y Ga 1-y As layer 24 is
The underlying undoped GaAs layer 21 and the upper undoped Ga
Since the lattice constant is smaller than that of the 1-x Al x As layer 3,
If it is too thick, misfit dislocations will occur at the interface, but dislocations were not seen up to the so-called critical film thickness of 200Å. The above is undoped I
Instead of the n y Ga 1-y As layer 24, undoped GaAs
The same was true when the 1-z Sb z layer was used.

【0024】また、上記アンドープInyGa1-yAs層
24の代わりに、アンドープInyGa1-yAs層やアン
ドープGaAs1-zSbz層を、アンドープGaAs層と
交互に50Å程度ずつ付けた場合には、総計1000Å
の厚さぐらいまでミスフィット転位は発生せず、実効シ
ート濃度をさらに増大することができた。
Further, instead of the undoped In y Ga 1-y As layer 24, an undoped In y Ga 1-y As layer and an undoped GaAs 1-z Sb z layer are alternately attached to the undoped GaAs layer by about 50 Å. If you do, a total of 1000Å
The misfit dislocations did not occur up to the thickness of, and the effective sheet concentration could be further increased.

【0025】なお、室温での高純度GaAs、InA
s、GaSbの電子移動度はそれぞれ約8500、33
000、5000cm2/V・secであるから、二次
元電子ガス層5を閉じ込める層(図1(a)の24)の
材料としては、(GaIn)As混晶の方がGa(As
Sb)よりも有利であることは言うまでもない。Iny
Ga1-yAsを用いた場合には、GaAsの場合よりも
より高速のHEMTを実現することができるが、0≦x
≦0.25では、InGaAsとGaAsとの移動度は
大差はない。x<0.3では、InAsの移動度に向か
ってほぼ直線的に移動度が上昇するが、格子ミスマッチ
ングも増大するため、InGaAsやGaAsSbをア
ンドープGaAsと交互に設ける方が望ましい。
High-purity GaAs and InA at room temperature
The electron mobilities of s and GaSb are about 8500 and 33, respectively.
5,000 and 5000 cm 2 / V · sec, the (GaIn) As mixed crystal is more preferable as the material of the layer (24 in FIG. 1A) for confining the two-dimensional electron gas layer 5.
It goes without saying that it is more advantageous than Sb). In y
When Ga 1-y As is used, a HEMT having a higher speed than that of GaAs can be realized, but 0 ≦ x
When ≤0.25, there is no great difference in mobility between InGaAs and GaAs. When x <0.3, the mobility increases almost linearly with the mobility of InAs, but the lattice mismatch also increases. Therefore, it is preferable to alternately provide InGaAs and GaAsSb with undoped GaAs.

【0026】上記のGa1-xAlxAs、InyGa1-y
s、GaAs1-zSbzの各混晶材料の組成範囲である
が、x〜0.1〜0.5、y,z〜0.05〜0.5が望ま
しい。
The above Ga 1-x Al x As, In y Ga 1-y A
The composition range of each mixed crystal material of s and GaAs 1-z Sb z is preferably x to 0.1 to 0.5 and y, z to 0.05 to 0.5.

【0027】なお、以上述べたのはFETへの応用であ
ったが、その他に二次元電子ガスの特性を利用したCC
D(チャージ カプルド デバイス(Charge Coupled D
evice))等の素子に対しても本発明は有効である。
Although the above description has been applied to the FET, the CC utilizing the characteristics of the two-dimensional electron gas is also used.
D (Charge Coupled D
The present invention is also effective for devices such as evice)).

【0028】[0028]

【発明の効果】以上説明したように、本発明によれば、
二次元電子ガスを用いた高電子移動度の半導体装置を提
供することができる効果がある。
As described above, according to the present invention,
There is an effect that a semiconductor device having a high electron mobility using a two-dimensional electron gas can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)は本発明の一実施例のHEMTの断面
図、(b)は(a)で示したHEMTのエネルギーバン
ド図である。
1A is a cross-sectional view of a HEMT according to an embodiment of the present invention, and FIG. 1B is an energy band diagram of the HEMT shown in FIG.

【図2】(a)は従来の典型的なHEMTの断面図、
(b)は(a)で示したHEMTのエネルギーバンド図
である。
2A is a cross-sectional view of a conventional typical HEMT, FIG.
(B) is an energy band diagram of the HEMT shown in (a).

【図3】(a)は従来の改良型HEMTの断面図、
(b)は(a)で示したHEMTのエネルギーバンド図
である。
3A is a cross-sectional view of a conventional improved HEMT, FIG.
(B) is an energy band diagram of the HEMT shown in (a).

【符号の説明】[Explanation of symbols]

1…半絶縁性GaAs基板、2、21、23…アンドー
プGaAs層、3、22…アンドープGa1-xAlxAs
層、4…n−Ga1-xAlxAs層、5…二次元電子ガス
層、6…ソース電極、7…ゲート電極、8…ドレイン電
極、24…アンドープInyGa1-yAs層(またはGa
As1-zSbz層)。
1 ... Semi-insulating GaAs substrate, 2, 21, 23 ... Undoped GaAs layer, 3, 22 ... Undoped Ga 1-x Al x As
Layers, 4 ... n-Ga 1-x Al x As layer, 5 ... Two-dimensional electron gas layer, 6 ... Source electrode, 7 ... Gate electrode, 8 ... Drain electrode, 24 ... Undoped In y Ga 1-y As layer ( Or Ga
As 1-z Sb z layer).

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】第1の半導体層と、上記第1の半導体層上
に形成された上記第1の半導体層の材料とは格子不整合
の材料で形成され膜厚がミスフィット転位の発生に対す
る臨界膜厚以下の複数の井戸層および上記井戸層と交互
に配置された膜厚がミスフィット転位の発生に対する臨
界膜厚以下の層からなる超格子構造を有する第2の半導
体層と、上記第2の半導体層上に形成された第3の半導
体層と、上記井戸層に二次元電子ガスを供給制御するた
めの手段とを備えたことを特徴とする半導体装置。
1. A lattice mismatch between a first semiconductor layer and a material of the first semiconductor layer formed on the first semiconductor layer.
Formed of the same material, the film thickness is against the occurrence of misfit dislocations
Alternating with multiple well layers below the critical thickness
The thickness of the film arranged in the
Controlling supply of a two-dimensional electron gas to the second semiconductor layer having a superlattice structure composed of layers having a boundary thickness or less, the third semiconductor layer formed on the second semiconductor layer, and the well layer. And a means for producing the semiconductor device.
【請求項2】上記超格子構造はInGaAs層とGaA
s層からなることを特徴とする請求項1記載の半導体装
置。
2. The superlattice structure has an InGaAs layer and GaA.
The semiconductor device according to claim 1, wherein the semiconductor device comprises an s layer.
【請求項3】上記超格子構造はGaAsSb層とGaA
s層からなることを特徴とする請求項1記載の半導体装
置。
3. The superlattice structure has a GaAsSb layer and GaA.
The semiconductor device according to claim 1, wherein the semiconductor device comprises an s layer.
JP5238278A 1984-06-18 1993-09-24 Semiconductor device Expired - Lifetime JPH07118540B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5238278A JPH07118540B2 (en) 1984-06-18 1993-09-24 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59123606A JPH07120790B2 (en) 1984-06-18 1984-06-18 Semiconductor device
JP5238278A JPH07118540B2 (en) 1984-06-18 1993-09-24 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59123606A Division JPH07120790B2 (en) 1984-06-18 1984-06-18 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH06196507A JPH06196507A (en) 1994-07-15
JPH07118540B2 true JPH07118540B2 (en) 1995-12-18

Family

ID=26460486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5238278A Expired - Lifetime JPH07118540B2 (en) 1984-06-18 1993-09-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH07118540B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120790B2 (en) * 1984-06-18 1995-12-20 株式会社日立製作所 Semiconductor device
JP2000138403A (en) * 1998-08-28 2000-05-16 Asahi Chem Ind Co Ltd Thin film magnetic sensor
JP2016039314A (en) * 2014-08-08 2016-03-22 旭化成株式会社 Compound semiconductor substrate

Also Published As

Publication number Publication date
JPH06196507A (en) 1994-07-15

Similar Documents

Publication Publication Date Title
JPH07120790B2 (en) Semiconductor device
JPH03278473A (en) Semiconductor device
JPS60223171A (en) Field-effect transistor
JP2611735B2 (en) Heterojunction FET
JP2919581B2 (en) Speed modulation transistor
JPS62256478A (en) Compound semiconductor device
JPH0312769B2 (en)
JP2804041B2 (en) Field-effect transistor
JPH07118540B2 (en) Semiconductor device
US5841156A (en) Semiconductor device including T1 GaAs layer
JPH06188271A (en) Field effect transistor
JPS6052060A (en) Heterojunction semiconductor device
JP2557373B2 (en) Compound semiconductor device
JPH0260225B2 (en)
JP2500457B2 (en) Heterojunction field effect transistor
JP2703885B2 (en) Semiconductor device
JPS61268069A (en) Semiconductor device
US5225895A (en) Velocity-modulation transistor with quantum well wire layer
JPS609174A (en) Semiconductor device
JP3275894B2 (en) Method for manufacturing GaInP-based laminated structure
JPH028450B2 (en)
JPH088354B2 (en) Heterojunction field effect transistor
JP2712252B2 (en) High resistance AlInAs crystal film and transistor
JPH025439A (en) Semiconductor substrate
JPH035059B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term