JPH0711631B2

JPH0711631B2 - 液晶表示装置の製造方法

Info

Publication number: JPH0711631B2
Application number: JP60226506A
Authority: JP
Inventors: 顯津村; 裕至肥塚; 虎彦安藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-10-09
Filing date: 1985-10-09
Publication date: 1995-02-08
Anticipated expiration: 2010-02-08
Also published as: JPS6285224A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、複素五員環を有するπ−共役系高分子を半
導体層とした電界効果型トランジスタ（以下FET素子と
略称する）を液晶駆動制御に用いた液晶表示装置の製造
方法に関するものである。

〔従来の技術〕

従来の液晶表示装置は画素数を増やす場合、帯状の透明
電極列を直交して対向させただけの単純マトリクス液晶
パネルを用いてきた。この場合、最大走査電極数は求め
る画像の許容最低コントラスト比によってほぼ決めら
れ、60〜100本程度である。このため、信号電極を２分
割にしたり、マトリクス液晶パネルを２層積重ねたりす
ることによって、１画面内に組み込む走査電極数を等価
的に増加させる工夫が試みられてきた。しかし、いずれ
も技術的な限界があり、それほど有効な手段ではなかっ
た。

第３図は従来の液晶表示装置の構成図であるが、画素間
のクロストークを除去する抜本的な方法としては、第３
図に示すように各画素電極（13）をFET素子などの画素
選択用スイッチ（14）で分離し、これらに独立に濃淡信
号電圧を印加することが考えられる。なお、X₁〜X₄は走
査電極、Y₁〜Y₄は信号電極である。これを実現する方法
として「液晶−応用編」，岡野光治・小林駿介共編，培
風館に示されているように、単結晶シリコン板，多結晶
シリコン板あるいはアモルファスシリコン薄膜上にFET
素子と液晶表示部を作製し、これを液晶表示装置とする
ことが試みられている。すなわち単結晶シリコン、多結
晶シリコンあるいはアモスファスシリコンのいずれかを
用いたFET素子を各画素電極（13）に付属させ、このFET
素子を液晶駆動用のスイッチ（14）とすることによっ
て、大面積の液晶表示装置を多数の個々の小さな液晶表
示装置に分離し、別々に動作させるわけである。

第４図は従来の液晶表示装置の断面図であり、その基本
的な動作の仕方を次に説明する。即ちFET素子（11）と
液晶表示部（12）をアルミニウム膜（16）によって直列
に接続し、両者間に液晶を駆動するのに充分な電圧を印
加しておく。そしてこの時、FET素子のゲート電極
（２）にゲートを開けることのできるゲート電圧を印加
すると、FET素子のソース電極（４）とドレイン電極
（５）の間の半導体層となるアモルファスシリコン膜
（６）の抵抗が低下して液晶表示部に電圧が印加され、
液晶（８）が駆動する。逆にゲートを閉じると液晶が駆
動せず、液晶の駆動を付属させたFET素子のゲート電圧
だけで制御できることになる。このため、個々の液晶表
示装置を集めて大面積化した場合でも、個々の液晶表示
装置に付属させたFET素子のゲート電圧を走査するだけ
で、個々の液晶表示装置の駆動を制御でき、大画面表示
ができることになる。なお、（８）は液晶層、（17）は
保護膜である。

しかし、単結晶シリコン板あるいは多結晶シリコン板を
用いた液晶表示装置は材料的に大面積化が困難であり、
また非常に高価である。また第４図で示したようなアモ
ルファスシリコン薄膜を用いた液晶表示装置は大面積化
が比較的容易で安価である反面、均質かつ特性が優れた
膜を得にくい欠点がある。また、上記の単結晶シリコ
ン，多結晶シリコンおよびアモルファスシリコンのいず
れを用いる場合においても製造プロセスが非常に複雑で
液晶表示装置の作成が困難であるという問題があった。
そのため、特開昭58−114465号公報に示されているよう
に、高分子半導体（ポリアセチレン）を使用するものが
提案された。

〔発明が解決しようとする問題点〕

しかし、上記高分子半導体（ポリアセチレン）は周知の
ごとく、空気中では、すぐに劣化して絶縁物となり実用
的ではない。又、ポリアセチレン以外の高分子半導体
も、それを半導体層として形成する際の重合過程が、得
られた半導体層の安定性に影響を及ぼす。また、上記公
報に示された半導体層を形成する重合法では、特定場所
に半導体層を設ける（バターニング）こと、および半導
体層の電導度の制御が困難であるという問題点が生じ
る。

この発明は上記のような問題点を解消するためになされ
たもので、液晶表示装置の大面積化を容易にするととも
に均質かつ優れた性能を有し、安定性に優れ、半導体層
の電導度の制御およびパターニングが不要な液晶表示装
置の製造方法を得ることを目的とする。

〔問題点を解決するための手段〕

この発明の液晶表示装置の製造方法は、ソース電極とド
レイン電極間の電流通路である半導体層の導電率をゲー
ト電圧によって制御する電界効果型トランジスタの上記
半導体層を、電解重合法により、π−共役系高分子で形
成して駆動部とし、上記ソース電極およびドレイン電極
の内のいずれか一方と直列に接続した液晶表示部を設け
るものである。

〔作用〕

この発明におけるFET素子のπ−共役系高分子膜は電解
重合法によって容易に作製できる。このため、均質な半
導体層（高分子膜）を容易に作製でき、液晶表示装置の
大面積化が容易になる。また、安価な有機化合物を用い
るため、単結晶シリコン，多結晶シリコンあるいはアモ
ルファスシリコンを用いる場合に比べて液晶表示装置を
安価にすることができる。さらにはアモルファスシリコ
ン薄膜を用いた場合と同等あるいはそれ以上の優れた性
能を提供することができる。

〔実施例〕

第１図はこの発明の一実施例による液晶表示装置の断面
図であり、図において（１）は基板、（２）は基板
（１）の片面に設けられたゲート電極、（３）は基板
（１）およびゲート電極（２）上に設けられた絶縁膜、
（４）は絶縁膜（３）上に設けられたソース電極、
（５）は同じく絶縁膜（３）上にソース電極（４）と分
離して設けられたドレイン電極、（６）は絶縁膜
（３），ソース電極（４）およびドレイン電極（５）上
に設けられソース電極（４）とドレイン電極（５）にそ
れぞれオーム性接触する電解重合法により形成されたπ
−共役系高分子から成る半導体層である。

上記（２）ないし（６）は液晶表示装置のうち、FET素
子の部分（11）である。

また図において（７）はFET素子（11）のドレイン電極
（５）と接続した電極、（８）は液晶層、（９）は透明
電極、（10）は偏光板付ガラス板である。電極（７）お
よび電極（９）には配向処理を施している。

上記（７）ないし（10）は液晶表示装置のうち液晶表示
部（12）である。

ここで、この発明に用いる材料としては以下に述べるも
のが使用される。

基板（１）としてはガラスが一般的に用いられるが、ポ
リエステルフィルム等の高分子膜を用いることもでき
る。液晶表示装置のうち、FET素子部（11）において、
ゲート電極（２）としては、金，白金，クロム，パラジ
ウム，アルミニウム，インジウム等の金属や錫酸化物，
酸化インジウム，インジウム・錫酸化物（ITO）等を用
いるのが一般的であるが、これら材料を２つ以上あわせ
て用いても良い。また、ｐ型シリコンやｎ型シリコン，
あるいは導電性を有する有機系高分子を用いてもよい。
これらを利用する場合には、基板（１）を省略すること
ができる。絶縁膜（３）としては、酸化シリコン（Si
O₂）が一般的に用いられるが、窒化シリコンや酸化アル
ミニウムでもよい。またポリエチレンやポリビリカルバ
ゾール、ポリフェニレンスルフィド、ポリパラキシレン
等絶縁性高分子を用いてもよい。もちろんこれら材料を
２つ以上あわせて用いてもよい。半導体層を形成するπ
−共役系高分子としてはいずれも使用可能であるが、特
性上は複素五員環を有するπ−共役系高分子が良く、一
般式並びに一般式で示されるものが好んで用いられ、これらを２つ以上あ
わせて用いられる。

π−共役系高分子はそれ自身では通常絶縁体であるが、
適当な電子受容体、例えば過塩素酸イオンやテトラフル
オロボレートイオン，スルホン酸イオンなどをドーピン
グすることによってｐ型半導体にすることができ、その
電導度も絶縁体領域から金属領域まで幅広く制御するこ
とができる。この実施例においては、π−共役系高分子
に極く少量のドーピングをしてｐ型半導体性を付与した
ものが好ましく用いられる。

ソース電極（４）およびドレイン電極（５）としては、
半導体層を形成するπ−共役系高分子（６）とオーム性
接触することができる仕事関数の大きい金属が好まし
く、例えば金，白金，クロム，バラジウム等が一般的に
用いられるが、勿論これらに限られるものではない。あ
るいは場合によっては、錫酸化物，酸化インジウム，イ
ンジウム・錫酸化物（ITO）や導電性を有する有機系高
分子を用いてもよい。

上記π−共役系高分子の薄膜をゲート電極（２），絶縁
膜（３），ソース電極（４），ドレイン電極（５）（時
には電極（７））により構成された中間部材の上に形成
する方法としては電気化学的重合法（電解重合法）を用
いる。例えば電解重合法で複素五員環を有するπ−共役
系高分子膜を形成するには、上記複素五員環を有するπ
−共役系高分子に相当するモノマーおよび支持電解質を
有機溶媒または水に溶かし反応溶液とし、上記ソース電
極（４）及びドレイン電極（５）のうちの少なくとも一
方を作用電極とし、この作用電極に第１の電圧を印加し
て第１の電位に設定する。例えば白金などの対極との間
に電流を通じて重合反応を起こさせて作用電極近傍上に
所望の複素五員環を有するπ−共役系高分子を析出さ
せ、析出した複素五員環を有するπ−共役系高分子膜を
良く洗浄した後、窒素雰囲気中で乾燥するという方法を
用いる。この場合、析出した複素五員環を有するπ−共
役系高分子膜は反応時に支持電解質のアニオンがトーピ
ングされてｐ型有機半導体となり、またソース電極
（４）およびドレイン電極（５）間の距離は充分短いた
め、両電極間の絶縁膜も複素五員環を有するπ−共役系
高分子膜によって被覆され、両電極はｐ型有機半導体膜
によって電気的につながる。またこのｐ型有機半導体膜
は電解重合後にドーピング量をコントロールしてFET素
子に適した電導度に変化させることができる。ここで、
有機溶媒としては、支持電解質および上記モノマーを溶
解させるものならよく、例えばアセトニトリル、ニトロ
ベンゼン、ベンゾニトリル、ニトロメタン、N,N−ジメ
チルホルムアミド（DMF）、ジメチルスルホキシド（DMS
O）、ジクロロメタン、テトラヒドロフラン、エチルア
ルコールおよびメチルアルコール等の極性溶媒が単独又
は２種以上の混合溶媒として好ましく用いられる。ま
た、上記溶媒と水との混合溶媒でも使用可能である。支
持電解質としては、電解重合時にそれ自身が酸化又は還
元反応を受けず、かつ溶媒中に溶解させることによって
溶液に導電性を付与することのできる物質であり、例え
ば、過塩素酸テトラアルキルアンモニウム塩，テトラア
ルキルアンモニウムテトラフルオロボレート塩，テト
ラアルキルアンモニウムヘキサフルオロホスフェート
塩，テトラアルキルアンモニウム，バラトルエンスルホ
ネート塩，および水酸化ナトリウム等が用いられるが、
勿論２種以上を併用しても構わない。また、化学重合法
で例えば上記複素五員環を有するπ−共役系高分子膜を
形成した後、必要に応じて適当な電気化学的ドーピング
によって所望の電導度を有するｐ型のπ−共役系高分子
膜とすることもできる。

液晶表示装置のうち、液晶表示部（12）においてFET素
子のドレイン電極（５）と短絡した電極（７）は充分な
電導度を有し、液晶に不溶であるものならば何でも良
く、金，白金，クロム，アルミニウムなどの金属や錫酸
化物，酸化インジウム，インジウム錫酸化物（ITO）な
どの透明電極,p型シリコンやｎ型シリコン，あるいは導
電性を有する有機系高分子を用いてもよい。勿論これら
材料を２つ以上組み合せて用いてもよい。ガラス板（1
0）上の電極（９）としては錫酸化物、酸化インジウ
ム，インジウム・錫酸化物（ITO）などの透明電極を用
いるのが一般的である。また、適度の透明度を有する導
電性有機示高分子を用いてもよい。あるいはこれら材料
を２つ以上あわせて用いてもよい。ただし、これら電極
（７）および電極（９）には、SiO₂の斜め蒸着またはラ
ビング等の配向処理を施しておく必要がある。液晶層
（８）にはゲスト・ホスト型液晶,TN型液晶またはスメ
クチックＣ相液晶等の液晶が用いられるが、基板（１）
にガラスを用い、電極（７）に透明電極を用いる場合に
は、基板（１）に偏光板を取り付ける事によりコントラ
スト比が上がる。偏光板付きガラス板（10）の偏光板は
偏光するものなら何でもよい。

上記のように構成された液晶表示装置のFET素子（11）
においてその動作機構は不明な点が多いが、π−共役系
高分子膜（６）と絶縁膜（３）の界面において、π−共
役系高分子膜（６）側に形成した空乏層の幅がゲート電
極（２）とソース電極（４）との間にかけた電圧で制御
され、実効的なホールのチャネル断面積が変化するため
にソース電極（４）とドレイン電極（５）の間を流れる
電流が変化すると考えられる。このとき、π−共役系高
分子膜（６）として電導度の低いｐ型半導体性しか持た
せていない場合には、ゲート電極（２）としては金属電
極以外にｐ型シリコンやｎ型シリコン、あるいは導電性
を有する有機系高分子等の電導度の大きい材料を用いて
も、π−共役系高分子膜（６）中に充分大きな幅の空乏
層が形成されて電界効果が現れると考えられる。

この発明による液晶表示装置において、上記FET素子（1
1）と液晶表示部（12）は直列に接続されている。ソー
ス電極（４）を基準として透明電極（９）に負電圧を印
加しておき、ゲート電極（２）に負電圧を印加すると液
晶が点灯することになる。これは先述したようにFET素
子のソース・ドレイン電極間の抵抗がゲート電極への負
電圧印加により減少し、液晶表示部に電圧がかかるため
であると考えられる。一方、ソース電極を基準として透
明電極（９）に負電圧を印加したままゲート電圧を切る
と、液晶は点灯しなくなる。これはFET素子のソース・
ドレイン電極間の抵抗が高まり、電圧降下によって液晶
表示部に電圧がかからなくなるためであると考えられ
る。以上のように、この発明による液晶表示装置は付属
させたFET素子のゲート電圧を変えることにより、液晶
表示部の駆動を制御できる。

なお、第１図では基板（１）上にゲート電極（２）が設
けられているが、逆に、基板上に電極上にπ−共役系高
分子膜を設け、その上にソース電極およびこのソース電
極と分離してドレイン電極を設け、上記ソース電極およ
びドレイン電極との間に絶縁膜を介在させてゲート電極
を設けてもよい。

あるいはまた基板（１）上にゲート電極（２）を設け、
絶縁膜を介在させて、その上にπ−共役系高分子膜を設
け、さらにその上にソース電極およびこのソース電極と
分離してドレイン電極を設けてもよい。あるいはまた基
板（１）上にソース電極およびこのソース電極と分離し
てドレイン電極を設け、この上にπ−共役系高分子膜を
設け、さらに絶縁膜を介在させてゲート電極を設けても
よい。

さらにまた、上記実施例ではFET素子と液晶表示部を同
一基板上に作製したが、これらを別々の基板上に作製し
た後に接続して用いてもよい。

以下、この発明を実施例により具体的に説明するが、勿
論実施例によりこの発明が制限されるものではない。

実施例１厚さ300μｍのｐ型シリコン板（25mm×40mm）を熱酸化
して厚さ約3000Åの酸化膜（SiO₂膜）を両面に形成させ
た。この表面上に第１図におけるソース電極（４），ド
レイン電極（５）および電極（７）となるべき金属電極
（金被覆クロム電極；クロム200Å，金300Å）を真空蒸
着法によって設けた。ここでソース電極およびドレイン
電極は、いずれも有効面積2mm×4mmであり、６μｍ幅で
分離されている。また、電極（７）は有効面積17mm×19
mm単位である。以下、この基板を液晶表示装置基板と呼
ぶ。

五酸化ニリンを加えて蒸留を２回行ったアセトニトリル
75mlに電解質として過塩素酸テトラエチルアンモニウム
0.55g、モノマーとして2,2′−ジチオフェン0.27gを溶
解させ、30分以上高純度窒素ガスを通気して脱酸素し
た。これに液晶表示装置基板のうち、FET素子部（第１
図の（11）に相当する部分）を浸し、ソース電極および
ドレイン電極を作用電極として、この作用電極を第１の
電位とすることにより100μA/cm²のアノード電流を８分
間流した。この操作により、アセトニトリル容液に浸し
たソース電極，ドレイン電極上およびソースドレイン間
の絶縁膜上にポリチオフェンの薄膜を形成させた。この
後、金電極の電位を飽和カロメル電極に対し、＋0.20V
に270分間設定し、即ち作用電極である金電極を前記第
１の電位よりも低い第２の電位としてポリチオフェン膜
の電気化学的脱ドープを行い、ポリチオフェン膜の電導
度をFET素子に適したものにした。次にこの液晶表示装
置基板をアセトニトリル溶液から取出して、高純度のア
セトニトリルで２回洗浄した後、高純度窒素ガスを吹き
つけ、更にデシケータに入れて真空乾燥を行った。以上
の操作により、液晶表示装置のうちFET素子部分が完成
した。

次に液晶表示基板とこれと対向させるITO付ガラス板上
にSiO₂を斜め蒸着し液晶の配向が起こるように配向処理
を施した。そして液晶表示装置基板とこれと対向させる
ITO付ガラス板との間に10μｍ厚のポリエステルフィル
ムを液晶表示部が開口部となるように一部分だけ残して
はさみ込み、その周辺を同じく一部分だけ残してエポキ
シ樹脂で封止した。そして、この封止部分からゲスト・
ホスト液晶（Merck社製商品名ZLI1841）を注入してエポ
キシ樹脂で封止し、ガラス電極上に偏向板をはり合わ
せ、液晶表示装置のうち、液晶表示部を完成させた。

最後に、液晶表示装置基板の裏面のSiO₂の一部をはが
し、ここに金を真空蒸着し（1.0cm×1.0cm）、これに銀
ペーストでリード線を取り付けて、この発明の一実施例
の液晶表示装置を完成させた。これを液晶表示装置試料
（Ｉ）とした。

第２図は液晶表示装置試料（Ｉ）中のFET素子のゲート
電圧（Ｖ）を変えた時のソース・ドレイン間電流（μ
Ａ）−ソース・ドレイン間電圧（Ｖ）特性を示す特性図
であり、横軸はソース・ドレイン間電圧（Ｖ）、縦軸は
ソース・ドレイン間電流（μＡ）を示す。すなわち、FE
T素子のゲート電圧を0Vにしている時はソース電極とド
レイン電極の間に電圧を印加しても、小さなドレイン電
流しか流れないが、ゲート電圧を負にすればする程、大
きなソース・ドレイン間電流が流れた。このFET素子と
液晶表示部は直列に接続しているため、液晶表示部のガ
ラス板上の透明電極とFET素子のソース電極の間に液晶
を駆動するのに充分な電圧を印加しておき、ゲート電極
に負電圧を印加すると液晶表示部に電圧がかかり、液晶
が配向し駆動したが、ゲート電圧を0Vにすると液晶表示
部に電圧がかからず、液晶の駆動は止まった。すなわ
ち、液晶の駆動を付属させた複素五員間を有するπ−共
役系高分子膜を半導体層とするFET素子で制御すること
ができた。また、この安定性の面でもこの発明の液晶表
示装置は１カ月以上経過しても安定に動作した。

なお、実施例１ではFET素子および液晶表示部をそれぞ
れ１つだけ作製して液晶表示装置としたが、同様の手法
を用いて複数のFET素子および液晶表示部を作製して液
晶表示装置とすることが可能である。ただし、その場
合、実施例１においてはSi板にフォトレジストによるパ
ターン作製とイオン注入法を組み合わせた方法などを用
いて必要な部分にのみ適度の導電性を与えて各装置間を
電気的に分離する等の方法が考えられる。また、FET素
子部と液晶表示部を別の基板上に作製した後に接続して
１つの装置とすることも可能である。

なお、液晶表示装置の製造中におけるパターンは、写真
製版技術を用いた通常の半導体製造技術により行える。

〔発明の効果〕

以上説明したとおり、この発明は、ソース電極とドレイ
ン電極間の電流通路である半導体層の導電率を、ゲート
電圧によって制御する電界効果型トランジスタを有する
液晶表示装置の製造方法において、上記半導体層に安定
な特性を有するπ−共役系高分子を利用し、電解重合法
で前記π−共役系高分子を電解析出して形成するので、
安定性に優れ、均質かつ所望の電導度を有する半導体層
を所望の場所にレジストなどによるパターニングを施す
ことなく容易に形成でき、液晶表示装置の大面積化を容
易にするという効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例による液晶表示装置の断面
図、第２図はこの発明に係わるFET素子の各ゲート電圧
におけるソース・ドレイン間電流（μＡ）−ソース・ド
レイン間電圧（Ｖ）特性図、第３図は従来の液晶表示装
置の構成図、第４図は従来の液晶表示装置の断面図であ
る。図において（２）はゲート電極、（３）は絶縁膜、
（４）はソース電極、（５）はドレイン電極、（６）は
半導体層を形成するπ−共役系高分子膜、（７）は液晶
表示部の電極、（９）は対向透明電極、（８）は液晶層
である。なお、各図中同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者安藤虎彦兵庫県尼崎市塚口本町８丁目１番１号三菱電機株式会社材料研究所内 (56)参考文献特開昭58−114465（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】π−共役系高分子のモノマーと支持電解質
とを水または有機溶剤に溶かした溶液と、上記溶液中に
浸漬されたソース電極とドレイン電極と上記ドレイン電
極と接続された画素電極とを有する基板とを備え、上記
ソース電極およびドレイン電極の少なくとも一方の電極
を作用電極とし、この作用電極に第１の電圧を印加し第
１の電位に設定して、上記作用電極上および作用電極の
周囲部分にπ−共役系高分子膜を形成する第１の工程
と、上記作用電極に負の電荷を注入するための上記第１
の電圧より低い第２の電圧を印加して第２の電位に設定
して上記π−共役系高分子膜の電導率を液晶駆動用のト
ランジスタ動作に適した値に制御する第２の工程とを備
えたことを特徴とする液晶表示装置の製造方法。
【請求項２】π−共役系高分子が複素五員環を有するπ
−共役系高分子である特許請求の範囲第１項記載の液晶
表示装置の製造方法。
【請求項３】複素五員環を有するπ−共役系高分子が、
一般式で示されるものである特許請求の範囲第２項記載の液晶
表示装置の製造方法。
【請求項４】複素五員環を有するπ−共役高分子がポリ
チオフェンおよびポリ（３−メチルチオフェン）の内の
一種である特許請求の範囲第３項記載の液晶表示装置の
製造方法。
【請求項５】複素五員環を有するπ−共役系高分子が、
一般式で示されるものである特許請求の範囲第２項記載の液晶
表示装置の製造方法。
【請求項６】ゲート電極がｐ型シリコンおよびｎ型シリ
コンのいずれか一つにより組成された電界効果型トラン
ジスタを用いた特許請求の範囲第１項ないし第５項の何
れかに記載の液晶表示装置の製造方法。
【請求項７】電界効果型トランジスタと液晶表示部を同
一基板上に設けたことを特徴とする特許請求の範囲第１
項ないし第６項の何れかに記載の液晶表示装置の製造方
法。
【請求項８】電界効果型トランジスタと液晶表示部を異
なる基板上に設けた特許請求の範囲第１項ないし第６項
の何れかに記載の液晶表示装置の製造方法。
【請求項９】ネマチック相液晶を用いたことを特徴とす
る特許請求の範囲第１項ないし第８項の何れかに記載の
液晶表示装置の製造方法。
【請求項１０】スメクチック相液晶を用いたことを特徴
とする特許請求の範囲第１項ないし第８項の何れかに記
載の液晶表示装置の製造方法。
【請求項１１】ゲスト・ホスト型液晶表示素子を用いた
特許請求の範囲第１項ないし第８項の何れかに記載の液
晶表示装置の製造方法。