JPH07111945B2

JPH07111945B2 - 荷電ビ−ム描画方法及び描画装置

Info

Publication number: JPH07111945B2
Application number: JP62118320A
Authority: JP
Inventors: 勝爾田中
Original assignee: Toshiba Machine Co Ltd
Current assignee: Shibaura Machine Co Ltd
Priority date: 1987-05-15
Filing date: 1987-05-15
Publication date: 1995-11-29
Anticipated expiration: 2010-11-29
Also published as: JPS63283130A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、ステージ連続送りラスタスキャン方式の荷電
ビーム描画技術に係わり、特に大形基板の描画に適した
荷電ビーム描画方法及び描画装置に関する。

（従来技術）ラスタスキャン方式電子ビーム描画の基本は、全描画エ
リアに画素（ピクセル）を敷きつめたと仮定し、画素の
明と暗をロジカルの１ビット情報と対応させ、テレビジ
ョン画面作成と類似の主走査と副走査の組合わせで被描
画基板面に画素サイズと略同一の直径を持つビームをラ
スタスキャンする。これと同期させて、掃出す画像デー
タ（１ビットシリアルデータ）でビームをオン・オフし
て点→線→画と画素を敷きつめて、所望パターンを描画
する。

画素の集合として表現される描画データ（ビットパター
ン）は、ラスタスキャン描画を実行する上での最終的情
報形態であるが、この形態は膨大な情報量となる。例え
ば、10mm×10mmの小エリアでも0.5μｍの画素サイズで
ディジタイズすると、その情報量は400Mバイトにもな
る。このように情報量が多くなるビットパターンでは、
全描画エリアのデータを準備して描画することは実用的
に不可能である。それは、数10Gバイト容量のディスク
が必要なことと、ディスク転送速度が描画速度のネック
になり、高速描画が実現できないためである。そこで、
ディスクにストアする図形データ形式としては、ビット
パターンの1/100オーダのデータ量に圧縮できる幾何学
的表現形式を用いている。

第11図は、従来から実用化されている大容量バッファ付
電子ビーム描画装置の代表例を示す図であり、図中101
はCPU、102は主メモリ、103はディスク、104はビット変
換ユニット、105は大容量バッファ、106は読出し制御ユ
ニット、107は電子光学鏡筒を示している。ディスク103
には幾何学表現形式の図形データが準備されている。描
画開始により、ステージ連続走行１回分の図形データを
ティスク103→主メモリ102経由でビット変換ユニット10
4に入力し、ビットパターンに変換して大容量バッファ1
05にストアする。その後、ステージを走行し、位置測定
ユニット（図示せず）がステージ位置を検出しながら発
生するタイミング信号に同期をとり、読出し制御ユニッ
ト106が大容量バッファ105から逐次にビットパターンを
読出し、ラスタデータを電子光学鏡筒107のブランキン
グ用偏向器に送出する。

第12図は描画エリアとステージ走行との関係を示す模式
図である。ステージ１回の連続走行で描画できる帯状の
エリアをストライプと呼ぶが、第12図（ａ）はストライ
プ長を描画エリア一杯にした最も効率の良い描画法であ
る。バッファの容量が十分で、１ストライプ分のビット
パターンをストアできる場合である。第12図（ｂ）はバ
ッファ容量が不足で、バッファ容量から拘束されるスト
ライプ長に分割して描画する方法で、ステージの析返し
数が増加して描画時間は長くなる。フォトマスク描画の
ように小エリアで定義されるパターンの繰返し配列であ
れば、バッファ容量が左程大きくなくても第12図（ａ）
の方法で描画できる。

第11図は方式の利点は、高密度パターンであっても描画
可能であることである。即ち、一旦ビットパターンをバ
ッファに準備してからステージ走行する訳で、ビット変
換に時間を多く費やしたとしても描画不能にはならな
い。欠点は、大容量バッファを必要とすることある。特
に、大型半導体ディスプレイ製作用のマスクやテレビジ
ョン用シャドウマスク原板のように、例えば500mm□程
度の描画エリアを描画する場合、ストライプ幅を512ビ
ットとすると64Mバイドのバッファを必要とする。バッ
ファを２個設けて書込みと読出しを交互に使い分けると
スループット向上になるが、この場合は128Mバイトの容
量が必要となる。低価格の大型電子ビーム描画装置を製
作する上で、この大容量バッファの必要性は大きな障害
となる。

第13図は、現在レチクル製作用電子ビーム描画装置で採
用されている方式である。第11図との相違点は、大容量
バッファを持たずに小容量（例えば32Kバイト）のパタ
ーンメモリ109を３個使用していることである。パター
ンメモリ109は、１個512×512ビットエリアのビットパ
ターンを記憶できる。この場合、ディスク103内に準備
する図形データも、１セグメントデータ＝512×512ビッ
トエリアのビットパターンに対応するようにセグメンテ
ーションしておく。

第14図にその描画方法を示す。描画開始によりステージ
連続走行１回分の図形データをディスク103→主メモリ1
02経由で一旦データメモリ108（例えば32Kバイト）に取
込み、ビット変換ユニット104は第１〜第３のセグメン
トのデータを順にビットパターンに変換し、それぞれパ
ターンメモリ109（M₁〜M₃）にストアする。この後、ス
テージを走行し、位置測定ユニット（図示せず）がステ
ージ位置を検出しながら発生するタイミング信号に同期
をとり、読出し制御ユニット106がM₁〜M₃の順にビット
パターンを読出し、ラスタデータを電子光学鏡筒107の
ブランキング用偏向器に送出する。これと並行して、M₁
〜M₃の順に読出しが完了すると同時に第４〜第６セグメ
ントの図形データをビットパターンに変換し、M₁〜M₃の
順に書込んでいく。即ち、M₁〜M₃は書込みフェイズと読
出しフェイズを使い分けてビット変換ユニット104と読
出し制御ユニット106にローテーション使用される。

この方式の利点は、パターンメモリの容量は第12図によ
うなストライプ長を決める要因にならないこと、即ち図
形データをストアしておくディスクの容量や描画装置の
機械的構造が許す限り、どんな大きなエリアにでも描画
が可能であることである。欠点は、局所的な過密データ
によりビット変換速度がステージ走行に間に合わなくな
ったときに描画不能になり、そのマスクは不良品になる
ことである。

上記欠点を補う対策として、（１）ビット変換速度をより高速化するために、ビット
変換ユニット及びパターンメモリを複数組装備して並行
処理する方法（特願昭56−156641号，特願昭56−169328
号）。

（２）図形密度が高いと思われるマスクの場合、事前に
アイドル描画運転（ビームオフのまま）をし、描画不能
（タイミングエラー）になるか否かをチェックし、描画
不能になる場合は、ステージ速度を低下（例えば−20
％）させて描画する（特願昭57−29900号）。

（３）描画前に図形密度の高いセグメントを検索し、ソ
フト的判定法で描画不能になることが予測される場合、
予めステージ速度を下げてから描画する。

等が採用されている。しかしながら、これらの方法は、
回路構成の複雑化を招く、アイドル運転に長時間を
要する、確実性に乏しい等の問題があり、いずれも最
良の方法とは言い難いものである。

（発明が解決しようとする問題点）このように従来、ビットパターンを全てバッファに準備
してから描画する方式では、描画エリアの増大に伴い高
価な大容量のバッファが必要になる問題がある。また、
複数のパターンメモリを用い、リアルタイムでビット変
換しながら描画する方式では、局所的な過密データによ
り描画不能になり、不良マスクが発生する等の問題があ
った。また、上記問題は電子ビーム描画に限らず、イオ
ンビームを用いたイオンビーム描画についても同様に言
えることである。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、大容量バッファを用いることなく、大
型基板に微細パターンを高精度に高速で描画することが
でき、且つ局所的な過密データがあっても不良マスクを
作ったり描画中止せずにフェイルセーフ化し得る荷電ビ
ーム描画方法を提供することにある。

また、本発明の他の目的は、上記方法を実施するための
荷電ビーム描画装置を提供することにある。

［発明の構成］（問題点を解決するための手段）本発明の骨子は、ビットパターンの生成がステージ送り
に追従できなくなった場合に、荷電ビーム描画を中止す
るのではなく、一旦描画中断してこの間にビットパター
ンの生成を行い、その後に再び描画を続行することにあ
る。

即ち本発明は、被描画基板を搭載したＸ−Ｙステージを
Ｙ方向に連続移動しながら、荷電ビームをＸ方向に走査
する共に、該ビームをオン・オフして該基板上に所望パ
ターンを描画するステージ連続送りラスタスキャン方式
の荷電ビーム描画装置を用い、圧縮表現形式の図形デー
タをビットパターンに変換してパターンメモリに書込
み、ステージ送りに同期して該パターンメモリからビッ
トパターンを読出してラスタデータを送出し、このラス
タデータに基づいて所望パターンを描画すると共に、該
描画中に図形データのビットパターンへの変換を行う荷
電ビーム描画方法において、図形の局所的な過密により
ビットパターンの生成が間に合わずラスタデータの送出
がステージ送りに追従できなくなることを直前に検知
し、この検知により描画を中断すると共に前記ステージ
を中断位置以前に戻し、前記パターンメモリに中断位置
以後のビットパターンを書込んだ後、中断位置以後の描
画を続行するようにした方法である。

また本発明は、図形データを圧縮表現形式で記憶する記
憶部を持つ計算機と、該図形データを入力してビットパ
ターンに変換するビット変換処理部と、該ビットパター
ンを一時記憶するパターンメモリと、このパターンメモ
リからビットパターンを読出し、ステージ送りに同期し
てラスタデータを送出する読出し制御ユニットと、該ラ
スタデータを入力して荷電ビームをオン・オフするブラ
ンキング用偏向器と、該荷電ビームをＸ方向に走査する
走査用偏向器と、荷電ビーム描画に供される被描画基板
を搭載するＸ−Ｙステージとを備え、該ステージを連続
的に送り、これと略並行してビットパターンを生成しな
がら描画するステージ連続送りラスタスキャン方式の荷
電ビーム描画装置において、前記パターンメモリ内のビ
ットパターン生成状態を監視して生成完了及び生成不足
信号を発生する監視手段と、描画中に該監視手段から発
生されるビットパターン生成不足信号によって描画を中
断する手段と、前記描画中断時のＹ方向描画位置に対応
する位置データを生成記憶する手段と、該データに基づ
いて前記ステージを描画中断位置に戻す手段と、前記監
視手段からのビットパターン生成完了信号によって描画
を再開させる手段とを設けるようにしたものである。

（作用）本発明によれば、描画中に図形データのビットパターン
への変換を行う方式を採用しているので、大容量のバッ
ファを要することなく、小さな記憶容量のパターンメモ
リを用いるのみで、大型基板であってもリアルタイムで
描画することが可能となる。また、図形の局所的な過密
によりビットパターンの生成が間に合わなくなっても、
これを直前に検知して描画を一旦中断し、この間に描画
可能な状態に戻したのち、中断位置以後の描画を続行す
るようにしているので、局所的な過密データの存在に起
因する描画不能及び不良マスクの発生等を未然に防止す
ることが可能となる。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わるステージ連続送りラ
スタスキャン方式の電子ビーム描画装置を示す概略構成
図である。CPU11は、制御プログラムをディスク14から
主メモリ12にロードし、以後制御プログラムが描画シー
ケンスを統括制御する。コンソール13は、オペレータ用
操作端末である。電子光学系制御ユニット15は、電子光
学鏡筒30の電子銃31のカソードヒーティング，電子加
速，第１コンデンサレンズ32,第２コンデンサレンズ33,
対物レンズ34等に安定化電源を供給し、電子ビームの経
路，電流値，直径等を自動調節する。パターンプロセッ
サ16はディスク14に準備されている図形データを入力し
てビットパターンに変換し、ラスタデータをドライバ20
に送り、ブランキング用偏向器35を駆動する。偏向制御
ユニット17は、電子ビームをラスタスキャンの主走査を
実行するための偏向幅，回転校正等の制御パラメータを
発生し、アンプユニット21に送る。アンプユニット21
は、制御パラメータをD/A変換，増幅してビーム走査用
偏向器36を駆動する。位置測定ユニット18は、レーザ干
渉計22が検知するＸ−Ｙステージ38の変位量に比例する
パルスをカウントしてステージを現在位置を把握し、こ
れをCPU11が何時でも読取れるようにする。さらに、ラ
スタスキャンの副走査となるＹステージ連続走行時にビ
ームスキャン位置を検出し、パターンプロセッサ16と偏
向制御ユニット17にタイミング信号を送る。ステージ制
御ユニット19は、モータ23（ＸとＹ）を駆動してＸ−Ｙ
ステージ38の位置決めや連続走行制御をする。

なお、第１図には示していないが、本装置には基板37の
ロード／アンロードを行うオートローダシステム、電子
光学鏡筒30や描画室39内を真空にしたり吸気したりする
ための真空制御システム、反射電子や吸収電子を検出し
て電子ビームの電流や直径を調節するための電子検出器
及びこれらのアンプとA/D変換器からなるセンサユニッ
ト等が設けられている。さらに、上記センサユニット、
偏向制御ユニット17及び位置測定ユニット18を用い、偏
向感度や偏向回転を測定するためのマークがＸ−Ｙステ
ージ38上に形成されている。

第１図において、本発明の適用箇所はパターンプロセッ
サ16と制御プログラムにある。第２図はパターンプロセ
ッサ16の具体例構成を示すブロック図であり、パターン
プロセッサ16は、データメモリ41,ビット変換ユニット4
2,パターンメモリ43及び読出しユニット44等から構成さ
れている。

先に、ディスクに準備される図形データの形式を説明す
る。第３図に示すように描画エリアをセグメントに分割
する。セグメントサイズは通常、1024×1024アドレス
（１アドレスは画素サイズと一致）であるが、描画エリ
アは任意のサイズをとり得るため、第３図の斜線部はよ
り小さなセグメントサイズになるのが普通である。

第４図はセグメント内での図形定義法の一例を示す。こ
れは、台形（TRPZ）を意味し、セグメント内での図形位
置X,Yと図形輪郭l,h,Δx₁,Δx₂で表わす幾何学的表現法
である。第５図は１セグメントの図形情報を表現するセ
クメントデータで、制御命令と図形データとからなる。
制御命令は、セグメントサイズε_X,ε_Ｙ（通常は共に10
24），トーン指定Tone（ノーマル／白黒反転），描画方
向Dir（描画時のＹステージ走行方向でFWD/BWD）等を含
み、パターンプロセッサ16が描画制御に用いる情報であ
る。図形データは前述のようにそのセグメントに含まれ
る全ての図形を含み、最後にENDコードを持つ。ディス
ク14内にはこのセグメントデータがＸ−Ｙステージ38の
運行順、即ち第３図の点線順に読出せるようになってい
る。

描画制御プログラムは、概略次の〜のように制御す
る。

ステージを描画開始点（第３図のP₀）に位置決めす
る。

位置測定ユニット18にＹ方向描画開始位置（第３図の
Y₀）と、ここから終了位置（第３図のY₁）までのビーム
スキャン本数を指定する。

ディスク14から第１ストライプ（第３図の1s）のセグ
メントデータを読出し、第２図のデータメモリ41にスト
アする。

ビット変換ユニット42にビット変換スタート命令（第
１セグメント用）を出す。

ビット変換ユニット42は、データメモリ41から第１セグ
メントの制御命令を読出し、パターンメモリ43のM₁内に
ある制御命令レジスタにストアする。

次いで、図形データを１図形分ずつ読出し、ビットパタ
ーンに変換してM₁にビットパターンを生成していく。

END命令を検知すると、ビット変換ユニット42はCPU11に
割込み、そのセグメントのビット変換完了を知らせる。

ビット変換ユニット42は、ビット変換スタート命令
（第２セグメント用）を出す。

ビット変換ユニット42は、データメモリ41から第２セグ
メントの制御命令を読出し、パターンメモリ43のM₂内に
ある制御命令レジスタにストアする。

次いで、図形データを１図形ずつ読出し、ビットパター
ンに変換してM₂にビットパターンを生成していく。

このようにして第４セグメントまで進行、即ちM₁〜M₄ま
でビットパターンが生成し終える。M₁〜M₄はそれぞれ10
24×1024ビットサイズのパターンメモリを持ち、またそ
れぞれFull/Emptyを示すフラッグを持っている。Fullは
ビットパターン生成済みを示し、ビット変換ユニット42
によってセットされる。Emptyは読出し済みを示し、読
出し制御ユニット44によってリセットされる。

ステージ制御ユニット19に連続走行スタート命令を出
す（前進方向）。ステージ38が第３図のY₀位置に達する
と、位置測定ユニット18はタイミング信号を発し出す。
これに同期して読出し制御ユニット44は、M₁〜M₄の順に
ビットパターンを読出し、シフトレジスタを駆動してラ
スタデータを発生し、ドライバ20に伝送する。

読出し制御ユニット44は１セグメントの読出しが完了す
る都度、ビット変換ユニット42に読出し完了信号を出
す。これを受けてビット変換ユニット42は、次の第５セ
グメントのデータをデータメモリ41から読出しM₁を用い
てビットパターンを生成する。

このようにして、M₁〜M₄をビット変換ユニット42と読出
し制御ユニット44が位相をずらしながらローテーション
使用して描画を進行する。

この間、位置測定ユニット18はスキャン本数をカウン
トし、指定値に達するとタイミング信号発生を停止し、
CPU11にそのストライプの描画終了を知らせる。

ステージＹ進行を停止し、Ｘ方向に１セグメントの距
離だけステッピングする。

前記〜と同様の制御を実行するが、この場合はス
テージＹ走行は逆向きなので、Ｙ方向開始位置はY₁にな
る。また、各セグメントデータの制御命令DirはBWD指定
になっているので、読出し制御ユニット44はパターンメ
モリM₁〜M₄から読出す際に逆読みする。

図形密度が高くなり、ビット変換処理がステージ走行に
追従できなくなるとタイミングエラーの割込みをCPU11
にかけ、描画を中止させている。

この様子を、まず第６図に示す従来の読出し制御ユニッ
トを例にとり説明し、次に第７図に示す実施例装置を例
にとり説明する。

第６図はパターンメモリ43については、セグメントM₁〜
M₄とその中にあるFull/Emptyフラッグの出力と読出し制
御ユニット44との接続接続方法のみを示し、他は省略し
てある。先に説明したようにステージ連続走行前にM₁〜
M₄にビットパターンを生成してからステージ38を起動す
るが、その直後にアドレス制御回路51にスタート指令を
出す。これにより、読出し制御ユニット44をイニシャラ
イズし、M₁を選択して制御命令レジスタからε_Ｙ（ビッ
トパターンのＹサイズ）とDir（読出し方向FWD/BWD）を
読み、アドレスカウンタをプリセットして最初の２ワー
ドのビットパターンを読出す。第１ワードはラスタデー
タ発生回路52内にある16ビットシフトレジスタに、第２
ワードはレジスタ53にストアしておく。

描画開始位置に達してタイミング信号が出だすと、ラス
タデータのシフトアウトに同期してビットパターンを順
次に読出していく。最終ワードを読み終えると、セグメ
ントカウンタ54がインクリメントしてM₂を選択し、M₁の
Full/Emptyフラグをリセット（Empty）する。次いで、
同様にM₂が読出される。M₁がEmptyになったことによ
り、ビット変換ユニット42はM₁にビットパターンを作り
出す。

このようにM₁〜M₄をローテーション使用してリアルタイ
ムビット変換描画を実行するが、図形密度が高くなり、
ビット変換処理がステージ走行に追従できなくなると、
判定回路55が作動する。即ち、読出しセグメントを切換
えた時に、次に使用すべきセグメントが未だEmptyのと
きにタイミングエラー信号でCPU11に割込みをかける。
これを受けて制御プログラムは描画運転を中止し、エラ
ーメッセージをプリントアウトしてオペレータに知らせ
る。複数枚のマスクを連続描画中であれば、タイミング
エラーの発生したマスクをアボートし、次のマスクを描
画する。つまり、タイミングエラーの発生したマスクは
リカバリーされず不良品となり、後でステージ速度を下
げて再描画することになる。

第７図は本実施例におけるハードウェアの改良部分を太
線で示したものである。要点は次の通りである。タイミ
ングエラー信号をラスタデータ発生回路52に取込み、タ
イミングエラー発生時点に送出中のラスタ（その時、読
出し中のセグメントの最終ラスタ）が完了した時点でラ
スタデータの発生を停止させる。これにより、従来はタ
イミングエラー割込み→CPU割込み受付け→制御プログ
ラムがパターンプロセッサ16を停止と云う処理の遅延に
より描画中断位置の制御ができなかった点を改良したも
のである。具体的には、ゼクメントカウンタ64を12ビッ
トにし、タイミングエラー発生までに何セグメントまで
描画が進行したかをCPU11で読取れるようにした。

第８図に制御プログラムのリカバリー処理部分を示す。
このリカバリー処理は、描画続行時にステージ速度を下
げていない。それは、（Ｎ＋１）以後の４セグメントは
ビットパターン変換を終えてからステージ再走行するた
めに、６〜８セグメント程度に亙る局所的な図形過密が
あっても十分処理できるためである。しかし、描画続行
時は、ステージ速度を例えば20％下げて実施することも
当然できる。この場合、ステージ速度とリンクして設定
する偏向制御系のパラメータ（Ｙ偏向速度）も変える必
要がある。

第９図は第２図の変形例で、描画速度を約２倍にするた
めにビット変換ユニットとパターンメモリを２組持つも
ので、ビット変換ユニット42aは奇数セグメントを、ビ
ット変換ユニット42bは偶数セグメントを処理する。従
って、読出し制御ユニット44はM₁,M₅,M₂,M₆,M₃,M₇,M₄,M
₈の順にビットパターンを読出す。このようにビット変
換処理部を複数具備して平均的処理能力を向上させた場
合においても、第７図及び第８図で説明した局所的な図
形データ過密のリカバリー対策が殆どそのまま適用でき
ることは特に説明するまでもない。

また、第10図に示すように、ビット変換処理を計算機の
中で実行し、パターンメモリ43に外部メモリ（または計
算機の主メモリの一部）を用い、第７図に説明した機能
を持つ読出し制御ユニット44にてステージ連続送りラス
タスキャン方式描画を行う場合も全く同様のリカバリー
方法の適用が可能である。

かくして本実施例によれば、前記第11図に示すような大
容量バッファ（通常16Mバイト以上）を用いずに、高速
のラスタスキャン描画を行うことができ、大容量バッフ
ァを具備しないことから、装置価格の低減に大きく貢献
できる。即ち、500mm×500mm或いはそれ以上の大描画範
囲を持つ大型電子ビーム描画装置は、その高速性と高精
度で光学的描画装置に十分勝てるとしても価格面ではと
ても対抗できない。この大型電子ビーム描画装置をバッ
ファ方式で実現すると、バッファだけで億のコストにな
る。本実施例では、リアルタイムのビット変換を利用す
ることにより、大容量バッファの必要性をなくし、大型
電子ビーム描画装置の実用化を可能としている。

リアルタイムビット変換と云っても、基本的設計は相当
の高密度パターンまで問題なく処理できるようになって
いる。例えば第２図の場合、ブランキングデータ（ラス
タデータ）の掃出し速度は40MHzで、１セグメント掃出
すのに32msecかかる。最小線幅を４アドレスレールにし
て表現できる最小矩形は、４×４アドレスの正方形であ
る。この正方形でチェックパターンを作ると、１セグメ
ントに、32384個入る。これをビット変換する時間が31.
25msecであって、このチェックパターンが連続していて
も何とか描画できるように設計されている。従って、矩
形で表現できる通常パターンでタイミングエラーとなる
ことはあり得ない。経験的には同心円パターンのように
斜線を含む小図形の集合部分で起こっており、局所的で
ある例が殆どである。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記パターンメモリの数（M₁〜M_N）及びビ
ット変換ユニットの数等は、仕様に応じて適宜変更可能
である。さらに、パターンプロセッサの構成も第２図及
び第９図等に何等限定されるものでない。同様に、電子
光学鏡筒の構成も第１図に何等限定されるものではな
く、ステージ連続送りラスタスキャン方式であればよ
い。また、電子ビーム描画装置に限らず、イオンビーム
描画装置にも適用することが可能である。その他、本発
明の要旨を逸脱しない範囲で、種々変形して実施するこ
とができる。

［発明の効果］以上詳述したように本発明によれば、描画中に図形デー
タのビットパターンへの変換を行う方式を採用している
ので、大容量のバッファを要することなく、小さな記憶
容量のパターンメモリを用いるのみで、大型基板であっ
てもリアルタイムで描画することが可能となる。即ち、
大容量バッファを用いることなく、大型基板に微細パタ
ーンを高精度に高速で描画することができる。また、ビ
ットパターンの生成がステージ送りに追従できなくなっ
た場合に、荷電ビーム描画を中止するのではなく、一旦
描画中断してこの間にビットパターンの生成を行い、そ
の後に再び描画を続行しているので、局所的な過密なデ
ータがあっても不良マスクを作ったり描画中止せずにフ
ェイルセーフ化することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるステージ連続送りラ
スタスキャン方式電子ビーム描画装置の全体構成を示す
概略構成図、第２図は上記装置のパターンプロセッサ部
の具体的構成を示すブロック図、第３図は上記実施例に
よる描画法を説明するための図、第４図は幾何学的表現
形式図形を示す模式図、第５図は図形データの例を示す
模式図、第６図は一般的な読出し制御ユニットの概略構
成を示すブロック図、第７図は実施例の読出し制御ユニ
ットの概略構成を示すブロック図、第８図はリカバリー
処理の制御プログラムを示すフローチャート、第９図及
び第10図はそれぞれ変形例を示す概略構成図、第11図は
従来の電子ビーム描画装置を示す概略構成図、第12図は
第11図の装置による描画法を説明するための模式図、第
13図はリアルタイムビット変換描画装置例を示す概略構
成図、第14図は第13図の装置による描画法を示す模式図
である。 11……CPU、12……主メモリ、13……コンソール、14…
…ディスク、15……電子光学系制御ユニット、16……パ
ターンプロセッサ、17……偏向制御ユニット、18……位
置測定ユニット、19……ステージ制御ユニット、30……
電子光学鏡筒、31……電子銃、32,33,34……レンズ、35
……ブランキング用偏向器、36……走査用偏向器、37…
…被描画基板、38……Ｘ−Ｙステージ、39……描画室、
41……データメモリ、42……ビット変換ユニット、43…
…パターンメモリ、44……読出し制御ユニット。

Claims

【特許請求の範囲】

【請求項１】被描画基板を搭載したＸ−ＹステージをＹ
方向に連続移動しながら、荷電ビームをＸ方向に走査す
ると共に、該ビームをオン・オフして該基板上に所望パ
ターンを描画するステージ連続送りラスタスキャン方式
の荷電ビーム描画装置を用い、圧縮表現形式の図形デー
タをビットパターンに変換してセグメント単位で記憶す
るパターンメモリに書込み、ステージ送りに同期して該
パターンメモリからビットパターンを読出してラスタデ
ータを送出し、このラスタデータに基づいて所望パター
ンを描画すると共に、該描画中に図形データのビットパ
ターンへの変換を行う荷電ビーム描画方法において、図
形の局所的な過密によりビットパターンの生成が間に合
わずラスタデータの送出がステージ送りに追従できなく
なることを、描画中にパターンメモリから次に描画する
セグメントのビットパターンを読み出す直前に検知し、
この検知によりラスタデータの区切りの良い箇所で描画
を中断してその位置を記憶すると共に前記ステージを中
断位置以前に戻し、前記パターンメモリに中断位置以降
のビットパターンを書込んだ後、中断位置以降の描画を
続行することを特徴とする荷電ビーム描画方法。
【請求項２】描画中断後は、ステージ速度を一時的に下
げて描画を続行することを特徴とする特許請求の範囲第
１項記載の荷電ビーム描画方法。
【請求項３】ビットパターンの書込みと読出しを平行し
て実行するために２セグメント以上のパターンメモリを
用い、これらをローテーション使用する際に、現読出し
中のセグメントが終了する直前に次に読出すセグメント
の書込みが完了しているかをチェックし、完了していな
い場合は、現セグメント読出し完了時点で描画を中断す
ることを特徴とする特許請求の範囲第１項記載の荷電ビ
ーム描画方法。
【請求項４】図形データを圧縮表現形式で記憶する記憶
部を持つ計算機と、該図形データを入力してビットパタ
ーンに変換するビット変換処理部と、該ビットパターン
を一時記憶するパターンメモリと、このパターンメモリ
からビットパターンを読出し、ステージ送りに同期して
ラスタデータを送出する読出し制御ユニットと、該ラス
タデータを入力して荷電ビームをオン・オフするブラン
キング用偏向器と、該荷電ビームをＸ方向に走査する走
査用偏向器と、荷電ビーム描画に供される被描画基板を
搭載するＸ−Ｙステージとを備え、該ステージを連続的
に送り、これと略並行してビットパターンを生成しなが
ら描画するステージ連続送りラスタスキャン方式の荷電
ビーム描画装置において、前記パターンメモリ内のビッ
トパターン生成状態を監視して生成完了及び生成不足信
号を発生する監視手段と、描画中に該監視手段から発生
されるビットパターン生成不足信号によって描画を中断
する手段と、前記描画中断時のＹ方向描画位置に対応す
る位置データを生成記憶する手段と、該データに基づい
て前記ステージを描画中断位置に戻す手段と、前記監視
手段からのビットパターン生成完了信号によって描画を
再開させる手段とを具備してなることを特徴とする荷電
ビーム描画装置。
【請求項５】前記パターンメモリは、ビットパターンの
書込みと読出しを並行して実行するために、図形データ
の各セグメント毎に対応すべく複数個設けられ、描画位
置データを生成記憶する手段は、読出しを完了したセグ
メント数をカウントするカウンタであることを特徴とす
る特許請求の範囲第４項記載の荷電ビーム描画装置。
【請求項６】前記監視手段は、１つのパターンメモリ内
のビットパターンが読出し用のバッファへ全て送り出さ
れたことを検知する手段と、次に読出されるパターンメ
モリのビットパターン生成完了を検知する手段と、によ
ってビットパターン生成不足信号を発生するように構成
されていることを特徴とする特許請求の範囲第４項記載
の荷電ビーム描画装置。
【請求項７】前記ビット変換処理部は、前記計算機若し
くは該計算機により制御されるユニットで構成されるも
のであることを特徴とする特許請求の範囲第４項記載の
荷電ビーム描画装置。