JPH07111280A - Probe card - Google Patents

Probe card

Info

Publication number
JPH07111280A
JPH07111280A JP5255546A JP25554693A JPH07111280A JP H07111280 A JPH07111280 A JP H07111280A JP 5255546 A JP5255546 A JP 5255546A JP 25554693 A JP25554693 A JP 25554693A JP H07111280 A JPH07111280 A JP H07111280A
Authority
JP
Japan
Prior art keywords
probe
probe card
board
positioning hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5255546A
Other languages
Japanese (ja)
Other versions
JP3249865B2 (en
Inventor
Katsumi Kotake
克己 小竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP25554693A priority Critical patent/JP3249865B2/en
Publication of JPH07111280A publication Critical patent/JPH07111280A/en
Application granted granted Critical
Publication of JP3249865B2 publication Critical patent/JP3249865B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a probe card capable of mounting probes with high density and of locating an externally attached circuit such as a bypass capacitor closely to a semiconductor wafer. CONSTITUTION:Wiring is laid on the upper surface of a probe board 4, a probe 5 is bent downward at an almost outer peripheral edge of a positioning hole 4a from the upper surface of a probe board 4 and, moreover, the probe is further bent in the direction of a central part of the positioning hole 4a. Length of the probe 5 and the bending angle can be varied. An externally attached circuit 8 is provided on the top surface of the probe board 4, and this circuit 8 is electrically connected to the wiring.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プローブカードに関
し、特に探針の高密度実装が可能で、バイパスコンデン
サや補正回路などの外付け回路を装着できるプローブカ
ードに適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card, and more particularly to a technique which is effective when applied to a probe card which enables high-density mounting of a probe and can be equipped with an external circuit such as a bypass capacitor and a correction circuit.

【0002】[0002]

【従来の技術】半導体チップ表面の電極に探針を接触さ
せ、この探針を通して試験装置からの信号の入出力、電
源の供給を行い、探針を順次移動させて電子回路の電気
的特性をテストするウエハプローバにあっては、半導体
チップの種類に応じて、複数本の探針がプローブボード
の裏面に取り付けられたプローブカードが用いられてい
る。
2. Description of the Related Art A probe is brought into contact with an electrode on the surface of a semiconductor chip, a signal is input and output from a tester and a power is supplied through the probe, and the probe is sequentially moved to check the electrical characteristics of an electronic circuit. A wafer prober to be tested uses a probe card in which a plurality of probes are attached to the back surface of a probe board according to the type of semiconductor chip.

【0003】そして、このプローブカードの探針の実装
密度は、半導体集積回路装置の高集積化や多数チップ同
時測定によるテスト時間の短縮化の観点から、上昇の一
途を辿っている。
The probe mounting density of the probe card is increasing from the viewpoint of high integration of the semiconductor integrated circuit device and reduction of test time due to simultaneous measurement of a large number of chips.

【0004】[0004]

【発明が解決しようとする課題】しかし、探針がプロー
ブボードの裏面に取り付けられている従来のプローブカ
ードでは、探針間の距離が接近して実装が困難となり、
テスタの性能的には問題がなくても、探針装着の点から
高密度実装のプローブカードの製作が不可能となる場合
があった。その結果、半導体チップの電気的特性のテス
トに長時間かかって検査効率を悪化させるのみならず、
高価なテスタの持つ能力をフルに生かすことができず、
経済的にも損失が大きかった。
However, in the conventional probe card in which the probes are attached to the back surface of the probe board, the distance between the probes becomes short, which makes mounting difficult.
Even if there is no problem in the performance of the tester, it may be impossible to manufacture a high-density mounted probe card in terms of mounting the probe. As a result, not only does it take a long time to test the electrical characteristics of the semiconductor chip and the inspection efficiency is deteriorated,
I was unable to fully utilize the capabilities of an expensive tester,
The loss was large economically.

【0005】また、ウエハプローバには高周波ノイズを
カットするためのバイパスコンデンサや応答波形の補正
回路などの外付け回路が設けられているが、近年の半導
体集積回路装置の高速化に伴う高周波の機能試験の重要
性から、これらは半導体チップの直近に設置することに
よってインピーダンスおよびインダクタンスが大きくな
ることを防止し、測定精度を一層向上させる必要があ
る。
Further, the wafer prober is provided with an external circuit such as a bypass capacitor for cutting high frequency noise and a response waveform correction circuit. Due to the importance of the test, it is necessary to prevent the impedance and inductance from increasing by installing them in the immediate vicinity of the semiconductor chip and further improve the measurement accuracy.

【0006】しかし、前記した従来のプローブカードで
は、探針がプローブボードの裏面に取り付けられ、その
ため配線は裏面に形成されているために、もしバイパス
コンデンサなどを半導体チップの直近であるプローブカ
ードに配置しようとするとその位置は裏面になってしま
う。
However, in the above-mentioned conventional probe card, the probe is attached to the back surface of the probe board, and therefore the wiring is formed on the back surface. Therefore, if a bypass capacitor or the like is attached to the probe card in the vicinity of the semiconductor chip. If you try to place it, its position will be on the back.

【0007】すると、テスト時には半導体ウエハとの間
隙が僅か数ミリにしかならないプローブカードの裏面に
外付け回路が装着されることにより、半導体ウエハとバ
イパスコンデンサ等とが接触するおそれが発生する。し
たがって、従来においては、半導体チップの直近に外付
け回路を配置することは実質上不可能であった。
Then, an external circuit is mounted on the back surface of the probe card, which has a gap of only a few millimeters at the time of the test, so that the semiconductor wafer and the bypass capacitor may come into contact with each other. Therefore, conventionally, it has been virtually impossible to arrange an external circuit in the immediate vicinity of the semiconductor chip.

【0008】そこで、本発明の目的は、探針の高密度実
装を可能にするプローブカードに関する技術を提供する
ことにある。
Therefore, an object of the present invention is to provide a technique relating to a probe card which enables high-density mounting of probes.

【0009】本発明の他の目的は、バイパスコンデンサ
や補正回路などの外付け回路を半導体ウエハの直近に配
置することのできるプローブカードに関する技術を提供
することにある。
Another object of the present invention is to provide a technique relating to a probe card in which external circuits such as a bypass capacitor and a correction circuit can be arranged in the immediate vicinity of a semiconductor wafer.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を説明すれば、次の通
りである。
The typical ones of the inventions disclosed in the present application will be outlined below.

【0012】すなわち、本発明のプローブカードは、プ
ローブボードに形成された複数の配線と、当該配線とそ
れぞれ電気的に接続された複数の探針とからなり、半導
体チップの電極に前記探針を接触させて電子回路の電気
的特性をテストするウエハプローバのプローブカードで
あって、前記配線は前記プローブボードの上面に形成さ
れ、前記探針は、プローブボードの上面から位置決め孔
の略外周縁において下方に屈曲され、さらに、該位置決
め孔の中央部方向に向かって再び屈曲されており、探針
の長さおよび屈曲角度が種々の異なる長さおよび屈曲角
度とされているものである。
That is, the probe card of the present invention comprises a plurality of wirings formed on the probe board and a plurality of probes electrically connected to the wirings, and the probes are attached to the electrodes of the semiconductor chip. A probe card of a wafer prober for contacting to test the electrical characteristics of an electronic circuit, wherein the wiring is formed on an upper surface of the probe board, and the probe is located at a substantially outer peripheral edge of a positioning hole from an upper surface of the probe board. The probe is bent downward, and is bent again toward the central portion of the positioning hole, and the length and the bending angle of the probe are set to various different lengths and bending angles.

【0013】この場合において、前記探針の途中が固定
手段によって固定されているものとすることができる。
また、前記プローブボードの上面に外付け回路が設けら
れ、この外付け回路が配線と電気的に接続されているも
のとすることができる。
In this case, the probe may be fixed in the middle by a fixing means.
An external circuit may be provided on the upper surface of the probe board, and the external circuit may be electrically connected to wiring.

【0014】[0014]

【作用】上記のような構成のプローブカードによれば、
探針のレイアウトの自由度が大幅に向上する。したがっ
て、探針の高密度実装が可能になり、高集積化された半
導体集積回路装置や多数チップの同時測定が可能にな
り、テスト時間の大幅な短縮化を図ることができる。
According to the probe card configured as described above,
The flexibility of the probe layout is greatly improved. Therefore, the probe can be mounted at a high density, the highly integrated semiconductor integrated circuit device and a large number of chips can be simultaneously measured, and the test time can be significantly shortened.

【0015】また、配線がプローブボードの上面に形成
され、この配線にバイパスコンデンサや応答波形補正回
路などの外付け回路を接続することで、外付け回路を半
導体チップの直近に設置することが可能となり、測定精
度を向上させることができる。
Further, wiring is formed on the upper surface of the probe board, and by connecting an external circuit such as a bypass capacitor or a response waveform correction circuit to this wiring, the external circuit can be installed in the immediate vicinity of the semiconductor chip. Therefore, the measurement accuracy can be improved.

【0016】[0016]

【実施例】以下、本発明の実施例を、図面に基づいてさ
らに詳細に説明する。
Embodiments of the present invention will now be described in more detail with reference to the drawings.

【0017】図1は本発明の一実施例であるプローブカ
ードを示す断面図、図2はそのプローブカードの拡大斜
視図である。
FIG. 1 is a sectional view showing a probe card according to an embodiment of the present invention, and FIG. 2 is an enlarged perspective view of the probe card.

【0018】まず、本実施例のプローブカードの構成に
ついて説明する。
First, the structure of the probe card of this embodiment will be described.

【0019】本実施例のプローブカード1は、ウエハチ
ャック2に載置された半導体チップ3の電気的特性の試
験を行うウエハプローバに用いられるもので、たとえば
ガラスと布とエポキシ樹脂等を固めて形成されたプロー
ブボード4の中央部には、半導体チップ3との位置合わ
せを行うための位置決め孔4aが開設され、この位置決
め孔4aの外周から中央部に向かって、所定の半導体チ
ップ3の電極(図示せず)の配置に合わせて配列された
探針5が複数本設けられている。
The probe card 1 of the present embodiment is used for a wafer prober for testing the electrical characteristics of the semiconductor chip 3 mounted on the wafer chuck 2, and for example, glass, cloth and epoxy resin are solidified. A positioning hole 4a for positioning with the semiconductor chip 3 is formed in the center of the formed probe board 4, and electrodes of a predetermined semiconductor chip 3 are formed from the outer periphery of the positioning hole 4a toward the center. A plurality of probes 5 arranged according to the arrangement (not shown) are provided.

【0020】この探針5は、先端部5aが半導体チップ
3の電極に対して垂直に接触するように屈折され、他端
部5bはたとえば半田によってプローブボード4の上面
に形成された複数の配線6とそれぞれ電気的に接続され
ている。
The probe 5 is bent so that the tip portion 5a is in contact with the electrodes of the semiconductor chip 3 perpendicularly, and the other end portion 5b is a plurality of wirings formed on the upper surface of the probe board 4 by soldering, for example. 6 are electrically connected to each other.

【0021】そして、その取付形状は、半田付けされた
プローブボード4の上面から位置決め孔4aへ延び、こ
の位置決め孔4aの略外周縁から下方へ屈曲され、さら
に、位置決め孔4aの中央部方向に向かって再び屈曲さ
れ、そして、半導体チップ3に対して垂直に接触するよ
うに屈曲されているものである。また、探針5の長さや
屈曲角度は種々の異なる長さおよび屈曲角度とされてい
る。
The mounting shape extends from the upper surface of the soldered probe board 4 to the positioning hole 4a, is bent downward from the substantially outer peripheral edge of the positioning hole 4a, and further toward the central portion of the positioning hole 4a. It is bent again toward the semiconductor chip 3 and is bent so as to contact the semiconductor chip 3 vertically. Further, the length and bending angle of the probe 5 are set to various different lengths and bending angles.

【0022】なお、この探針5は、半導体チップ3との
接触面は化学的に研磨されており、弾性限度が高く十分
な機械的強度を有し、接触抵抗の低い導電性の金属から
なっている。したがって、テスト時において半導体チッ
プ3の電極と接触しても容易に元の形状に復元し、ま
た、半導体チップ3とのインピーダンスおよびインダク
タンスの整合性が向上し、精度の高い測定を可能として
いる。
The contact surface of the probe 5 with the semiconductor chip 3 is chemically polished, has a high elastic limit, has sufficient mechanical strength, and is made of a conductive metal having a low contact resistance. ing. Therefore, even if it contacts the electrode of the semiconductor chip 3 during the test, the shape can be easily restored to the original shape, and the matching of the impedance and the inductance with the semiconductor chip 3 is improved, which enables highly accurate measurement.

【0023】探針5は、位置決め孔4aの内壁において
熱硬化性樹脂(固定手段)7で固定されて位置ずれが防
止されると共に、先端部5aの自由な動きを確保してい
る。なお、この熱硬化性樹脂7は、熱による変形がな
く、また絶縁抵抗が高く、そして探針を支えるに十分な
機械的強度を有するものである。
The probe 5 is fixed on the inner wall of the positioning hole 4a by a thermosetting resin (fixing means) 7 so as to prevent displacement, and secures the free movement of the tip 5a. The thermosetting resin 7 is not deformed by heat, has a high insulation resistance, and has sufficient mechanical strength to support the probe.

【0024】プローブボード4の上面には、高周波ノイ
ズをカットするためのバイパスコンデンサ8aや応答波
形補正回路8bなどの外付け回路8が設けられ、ここに
形成された所定の配線6と電気的に接続されている。
An external circuit 8 such as a bypass capacitor 8a for cutting off high frequency noise and a response waveform correction circuit 8b is provided on the upper surface of the probe board 4, and electrically connected to a predetermined wiring 6 formed therein. It is connected.

【0025】次に、本実施例のプローブカードの作用に
ついて説明する。
Next, the operation of the probe card of this embodiment will be described.

【0026】作業者は、プローブボード4に開設された
位置決め孔4aをのぞくことによって探針5の先端部5
aと半導体チップ3の電極との位置合わせを行い、その
後、測定対象物である半導体チップ3の電極に探針5を
接触させて、形成された電子回路の電気的特性をテスト
してゆく。
The operator looks into the positioning hole 4a formed in the probe board 4 to find the tip 5 of the probe 5.
The position a is aligned with the electrode of the semiconductor chip 3, and then the probe 5 is brought into contact with the electrode of the semiconductor chip 3 which is the object to be measured to test the electrical characteristics of the formed electronic circuit.

【0027】ここで、前記のように、本実施例のプロー
ブカード1においては、設けられた複数の探針5がプロ
ーブボード4の上面で配線6に半田付けされ、位置決め
孔4aの略外周縁から下方に向かって、さらに、それか
ら位置決め孔4aの中央部方向に向かって屈曲されてお
り、また、探針5の長さや屈曲角度は種々の異なる長さ
および屈曲角度とされているので、探針5のレイアウト
の自由度が大幅に向上する。
Here, as described above, in the probe card 1 of the present embodiment, the plurality of probes 5 provided are soldered to the wiring 6 on the upper surface of the probe board 4, and the substantially outer peripheral edge of the positioning hole 4a is formed. From the bottom to the center of the positioning hole 4a, and the length and bending angle of the probe 5 are set to various different lengths and bending angles. The degree of freedom of the layout of the needle 5 is significantly improved.

【0028】その結果、たとえ近接した電極にそれぞれ
接触する探針5についても、探針5の先端部5a同士は
近接しているものの、それ以外の部分については一定の
間隔を確保することが可能になる。
As a result, even with respect to the probes 5 which come into contact with the electrodes adjacent to each other, the tips 5a of the probes 5 are close to each other, but a constant interval can be secured in the other parts. become.

【0029】したがって、探針5の高密度実装が可能に
なり、高集積化された半導体集積回路装置や多数チップ
の同時測定が可能になり、テスト時間の大幅な短縮化を
図ることができる。
Therefore, the probe 5 can be mounted at a high density, the highly integrated semiconductor integrated circuit device and a large number of chips can be simultaneously measured, and the test time can be greatly shortened.

【0030】また、配線6がプローブボード4の上面に
形成されているので、バイパスコンデンサ8aや応答波
形補正回路8bなどの外付け回路8をこの配線6と接続
して半導体チップ3の直近に設置し、インピーダンスお
よびインダクタンスが大きくなることを防止できるの
で、測定精度を向上させることができる。
Since the wiring 6 is formed on the upper surface of the probe board 4, the external circuit 8 such as the bypass capacitor 8a and the response waveform correction circuit 8b is connected to the wiring 6 and installed in the immediate vicinity of the semiconductor chip 3. However, since the impedance and the inductance can be prevented from increasing, the measurement accuracy can be improved.

【0031】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0032】たとえば、本実施例において配線6はプロ
ーブボード4の上面にのみ形成されているが、裏面や内
部にも併せて形成してこれに探針5を電気的に接続する
ことすることが可能であり、したがって、配線6の一部
がプローブボード4の上面に形成されているものであっ
てもよい。
For example, although the wiring 6 is formed only on the upper surface of the probe board 4 in this embodiment, the wiring 5 may be formed on the back surface and inside thereof to electrically connect the probe 5 thereto. It is possible, and therefore, a part of the wiring 6 may be formed on the upper surface of the probe board 4.

【0033】また、探針5は位置決め孔4aの内壁にお
いて固定手段7である熱硬化性樹脂によって固定されて
いるが、半田付けのみで十分な強度が得られる場合には
これを省略することができ、また、固定する場合におい
ても固定位置は位置決め孔4aの内壁に限定されるもの
ではなく、さらに、固定手段7としてはたとえば位置決
め孔4aの内周壁に嵌合する環状体とすることもでき
る。
Further, the probe 5 is fixed to the inner wall of the positioning hole 4a by the thermosetting resin which is the fixing means 7. However, if sufficient strength can be obtained only by soldering, this may be omitted. In addition, the fixing position is not limited to the inner wall of the positioning hole 4a when fixed, and the fixing means 7 may be, for example, an annular body fitted to the inner peripheral wall of the positioning hole 4a. .

【0034】[0034]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば下
記の通りである。
The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0035】(1).すなわち、本発明のプローブカードに
よれば、設けられた複数の探針がプローブボードの上面
で配線に半田付けされ、位置決め孔の略外周縁から下方
に屈曲され、さらに、位置決め孔の中央部方向に向かっ
て再び屈曲されており、そして、探針の長さおよび屈曲
角度は種々の異なる長さおよび屈曲角度とされているの
で、探針のレイアウトの自由度が大幅に向上する。
(1) That is, according to the probe card of the present invention, the plurality of probes provided are soldered to the wiring on the upper surface of the probe board, bent downward from substantially the outer peripheral edge of the positioning hole, and Since the probe is bent again toward the center of the positioning hole, and the length and bend angle of the probe are set to various different lengths and bend angles, the flexibility of the probe layout is greatly increased. Improve to.

【0036】(2).したがって、探針が高密度実装された
プローブカードの製作が可能になり、従来困難とされて
いた高集積化された半導体集積回路装置や多数チップの
同時測定が可能になり、テスト時間の大幅な短縮化を図
ることができ、スループットを向上させることができ
る。
(2) Therefore, it becomes possible to manufacture a probe card in which the probe is mounted at a high density, and it is possible to simultaneously measure a highly integrated semiconductor integrated circuit device and a large number of chips, which has been difficult in the past. Therefore, the test time can be greatly shortened and the throughput can be improved.

【0037】(3).さらに、探針が高密度実装されたプロ
ーブカードが可能となることで、高価なテスタの持つ能
力をフルに生かすことができる。
(3) Further, since the probe card in which the probes are mounted at a high density becomes possible, the ability of the expensive tester can be fully utilized.

【0038】(4).また、プローブボードの上面に外付け
回路が設けられ、この外付け回路が配線と電気的に接続
されたプローブカードによれば、バイパスコンデンサや
応答波形補正回路などの外付け回路を半導体チップの直
近に配置することができるので、インピーダンスおよび
インダクタンスが大きくなることを防止でき、測定精度
をより向上させることができる。
(4) Further, according to the probe card in which the external circuit is provided on the upper surface of the probe board and the external circuit is electrically connected to the wiring, the external circuit such as the bypass capacitor and the response waveform correction circuit is provided. Since the attachment circuit can be arranged in the immediate vicinity of the semiconductor chip, it is possible to prevent the impedance and the inductance from increasing, and it is possible to further improve the measurement accuracy.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例であるプローブカードを示す断
面図である。
FIG. 1 is a sectional view showing a probe card according to an embodiment of the present invention.

【図2】そのプローブカードの拡大斜視図である。FIG. 2 is an enlarged perspective view of the probe card.

【符号の説明】[Explanation of symbols]

1 プローブカード 2 ウエハチャック 3 半導体チップ 4 プローブボード 4a 位置決め孔 5 探針 5a 先端部 5b 他端部 6 配線 7 熱硬化性樹脂(固定手段) 8 外付け回路 8a バイパスコンデンサ 8b 応答波形補正回路 1 probe card 2 wafer chuck 3 semiconductor chip 4 probe board 4a positioning hole 5 probe 5a tip 5b other end 6 wiring 7 thermosetting resin (fixing means) 8 external circuit 8a bypass capacitor 8b response waveform correction circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 プローブボードに形成された複数の配線
と、当該配線とそれぞれ電気的に接続された複数の探針
とからなり、半導体チップの電極に前記探針を接触させ
て電子回路の電気的特性をテストするウエハプローバの
プローブカードであって、前記配線は前記プローブボー
ドの上面に形成され、前記探針は、前記プローブボード
の上面から位置決め孔の略外周縁において下方に屈曲さ
れ、さらに、該位置決め孔の中央部方向に向かって再び
屈曲されており、前記探針の長さおよび屈曲角度は種々
の異なる長さおよび屈曲角度とされていることを特徴と
するプローブカード。
1. A probe board comprising: a plurality of wirings; and a plurality of probes electrically connected to the wirings, respectively. A probe card of a wafer prober for testing static characteristics, wherein the wiring is formed on an upper surface of the probe board, and the probe is bent downward from an upper surface of the probe board at a substantially outer peripheral edge of a positioning hole. A probe card, wherein the probe is bent again toward the central portion of the positioning hole, and the probe has various lengths and bending angles.
【請求項2】 前記探針の途中が固定手段によって固定
されていることを特徴とする請求項1記載のプローブカ
ード。
2. The probe card according to claim 1, wherein the probe is fixed midway by a fixing means.
【請求項3】 前記プローブボードの上面に外付け回路
が設けられ、当該外付け回路が前記配線と電気的に接続
されていることを特徴とする請求項1または2記載のプ
ローブカード。
3. The probe card according to claim 1, wherein an external circuit is provided on the upper surface of the probe board, and the external circuit is electrically connected to the wiring.
JP25554693A 1993-10-13 1993-10-13 Method for manufacturing semiconductor integrated circuit device Expired - Fee Related JP3249865B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25554693A JP3249865B2 (en) 1993-10-13 1993-10-13 Method for manufacturing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25554693A JP3249865B2 (en) 1993-10-13 1993-10-13 Method for manufacturing semiconductor integrated circuit device

Publications (2)

Publication Number Publication Date
JPH07111280A true JPH07111280A (en) 1995-04-25
JP3249865B2 JP3249865B2 (en) 2002-01-21

Family

ID=17280233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25554693A Expired - Fee Related JP3249865B2 (en) 1993-10-13 1993-10-13 Method for manufacturing semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP3249865B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518779B1 (en) 1997-10-20 2003-02-11 Matsushita Electrical Industrial Do., Ltd. Probe card
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2006351819A (en) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd Board with built-in component
KR20200042414A (en) 2018-10-15 2020-04-23 도쿄엘렉트론가부시키가이샤 Intermediate connection member and inspection apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518779B1 (en) 1997-10-20 2003-02-11 Matsushita Electrical Industrial Do., Ltd. Probe card
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7449900B2 (en) 2002-07-23 2008-11-11 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US7466152B2 (en) 2002-07-23 2008-12-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2006351819A (en) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd Board with built-in component
KR20200042414A (en) 2018-10-15 2020-04-23 도쿄엘렉트론가부시키가이샤 Intermediate connection member and inspection apparatus
US11035883B2 (en) 2018-10-15 2021-06-15 Tokyo Electron Limited Intermediate connection member and inspection apparatus

Also Published As

Publication number Publication date
JP3249865B2 (en) 2002-01-21

Similar Documents

Publication Publication Date Title
JP3343549B2 (en) Contact structure having silicon finger contactor and integrated assembly structure using the same
KR100190540B1 (en) Integrated circuit probing apparatus including a capacitor bypass structure
KR100500452B1 (en) Ball Grid Array Package Test Apparatus and Method
KR20000004854A (en) Probe card suitable for checking a multi pin device
JPH11248748A (en) Probe card
JP3249865B2 (en) Method for manufacturing semiconductor integrated circuit device
JP5086783B2 (en) Cantilever probe card
JPS58173841A (en) Card for probe
JPS612338A (en) Inspection device
JP2737774B2 (en) Wafer tester
JP2847309B2 (en) Probe device
JP2006170700A (en) Probe calibration jig, probe card with probe calibration jig and semiconductor wafer measurement device
JP3204146B2 (en) Contact probe, method of manufacturing the same, and probe device provided with contact probe
JPH06308163A (en) Probe device
JP2008205282A (en) Probe card
KR200389879Y1 (en) A probe card
JP2557685B2 (en) Probe card
JPH11352149A (en) Probing card
JP2980952B2 (en) Probe board
JP2635054B2 (en) Probing card
KR100290440B1 (en) Structure of loading variable device in probe card
US20100060308A1 (en) Semiconductor module
JPH09102521A (en) Probe card
JPH0661316A (en) Probe assembly
JPH09129330A (en) Socket for electronic part

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071109

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081109

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees