JPH09102521A - Probe card - Google Patents
Probe cardInfo
- Publication number
- JPH09102521A JPH09102521A JP25959595A JP25959595A JPH09102521A JP H09102521 A JPH09102521 A JP H09102521A JP 25959595 A JP25959595 A JP 25959595A JP 25959595 A JP25959595 A JP 25959595A JP H09102521 A JPH09102521 A JP H09102521A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- substrate
- ground plane
- probe card
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、集積回路等の半導体素
子の電気的特性を測定するための治具であるプローブカ
ードに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe card which is a jig for measuring the electrical characteristics of semiconductor elements such as integrated circuits.
【0002】[0002]
【従来の技術】集積回路等の電気的特性は、最初にウエ
ハ状態で測定される。この電気的特性は、集積回路の外
部端子であるボンディングパッドにプローブカードに固
定したプローブを触針させ、このプローブを通してテス
タなどの電気特性試験装置からの電気信号の入力、集積
回路からの出力波形の電気特性試験装置への伝搬を行う
ものである。2. Description of the Related Art The electrical characteristics of an integrated circuit or the like are first measured in a wafer state. This electrical characteristic is obtained by touching a probe fixed on a probe card to a bonding pad that is an external terminal of the integrated circuit, and inputting an electrical signal from an electrical characteristic testing device such as a tester through this probe and an output waveform from the integrated circuit. Is transmitted to the electrical characteristic test equipment of.
【0003】プローブカードの従来例を図3に示す。図
3において、1はプローブカードの基板、1aは基板表
面の印刷パタン、1bは基板の内層パタン、2は電気特
性試験装置接続用のパッド、3は基板の開口部、4はプ
ローブ、5はプローブを固定するための支持体、6は前
記プローブ4を支持体5に固定するための固着層であ
る。プローブ4としては同軸構造のものでなく、タング
ステンを使用した2〜3cmの長さの針である。このプ
ローブ4の先端が被測定ウエハ上に形成された半導体素
子のボンディングパットに接触し、電気特性試験を行
う。したがって、基板1上に50Ω等の特性インピーダ
ンスのストリップラインを使用したとしても、針部つま
りプローブ4のインピーダンスの不整合、およびそのイ
ンダクタンス成分の影響のため、数十MHz以上の高周
波での測定では使用できないという問題がある。A conventional example of a probe card is shown in FIG. In FIG. 3, 1 is a substrate of a probe card, 1a is a printing pattern on the surface of the substrate, 1b is an inner layer pattern of the substrate, 2 is a pad for connecting an electric characteristic test device, 3 is an opening of the substrate, 4 is a probe, 5 is A support for fixing the probe, 6 is a fixing layer for fixing the probe 4 to the support 5. The probe 4 does not have a coaxial structure but is a needle made of tungsten and having a length of 2 to 3 cm. The tip of the probe 4 comes into contact with the bonding pad of the semiconductor element formed on the wafer to be measured, and the electrical characteristic test is performed. Therefore, even if a strip line having a characteristic impedance of 50Ω or the like is used on the substrate 1, in the measurement at a high frequency of several tens MHz or more due to the mismatch of the impedance of the needle portion, that is, the probe 4, and the influence of its inductance component. There is a problem that it cannot be used.
【0004】[0004]
【発明が解決しようとする課題】上記のように、従来の
プローブではインピーダンスの不整合や、プローブのイ
ンダクタンスの影響のため数十MHz以上の高周波での
測定には使用できないという大きな問題があった。As described above, the conventional probe has a big problem that it cannot be used for measurement at a high frequency of several tens of MHz or more due to impedance mismatch and the influence of the probe inductance. .
【0005】本発明は、上記問題点を解決し、従来のプ
ローブカードの大幅な変更を伴わずに、プローブの電気
的特性を改善する手段を安価に提供することを目的とす
る。SUMMARY OF THE INVENTION It is an object of the present invention to solve the above problems and to provide at low cost a means for improving the electrical characteristics of a probe without making a drastic change in the conventional probe card.
【0006】[0006]
【課題を解決するための手段】本発明にかかるプローブ
カードは、プローブを基板に固定する支持体から半導体
素子のボンディングパッドに接触するプローブの先端ま
でのプローブ端部分に近接させて前記基板に導電性のグ
ランドプレーンを固着したものである。The probe card according to the present invention is electrically conductive to the substrate in proximity to the probe end portion from the support for fixing the probe to the substrate to the tip of the probe in contact with the bonding pad of the semiconductor element. It is a fixed ground plane.
【0007】[0007]
【作用】本発明においては、グランドプレーンがプロー
ブ端部分の近傍に設けられ、インピーダンスが調整され
ているので、インピーダンスの不整合や、インダクタン
スによる電気的特性の劣化がなくなる。In the present invention, since the ground plane is provided in the vicinity of the probe end portion and the impedance is adjusted, impedance mismatching and deterioration of electrical characteristics due to inductance are eliminated.
【0008】[0008]
【実施例】以下に本発明の一実施例を図面に基づき説明
する。An embodiment of the present invention will be described below with reference to the drawings.
【0009】図1は、本発明の第1の実施例であり、
(a)には非測定時の状態、また(b)には測定時の状
態を示す。図1(a),(b)では説明を簡単にするた
め、プローブカードの右半分断面図を示し、図3と同一
符号をつけた要素は同一部分を示す。7は、たとえば銅
などの導電性金属からなるもので、後述するように基板
1のグランドと接続されるグランドプレーンである。こ
のグランドプレーン7はプローブ4との距離を所望のイ
ンピーダンスになる位置に、基板1に固定し、さらに基
板1のグランドと接続するため、本実施例では、基板1
の開口部3裏面(下面)周辺に用意されたグランド8と
半田付けされている。なお、10は被測定ウエハ、11
はボンディングパッドを示す。FIG. 1 shows a first embodiment of the present invention.
The state at the time of non-measurement is shown in (a), and the state at the time of measurement is shown in (b). 1A and 1B, for simplification of description, a right half sectional view of the probe card is shown, and elements given the same reference numerals as those in FIG. 3 show the same portions. 7 is made of a conductive metal such as copper and is a ground plane connected to the ground of the substrate 1 as described later. The ground plane 7 is fixed to the substrate 1 at a position where the distance from the probe 4 becomes a desired impedance and is further connected to the ground of the substrate 1. Therefore, in the present embodiment, the substrate 1 is
It is soldered to the prepared ground 8 around the rear surface (lower surface) of the opening 3. In addition, 10 is a wafer to be measured, 11
Indicates a bonding pad.
【0010】本発明は図1の構造からわかるように、プ
ローブ4の支持体5から半導体素子のボンディングパッ
ド11に接触するプローブ4の先端までのプローブ端部
分に近接させて、新たにグランドプレーン7を設けてプ
ローブ4のインピーダンス制御を行っている。プローブ
4に近接させてグランドプレーン7を付加するだけであ
り、従来のプローブカードの構造に大幅な変更を加える
ことなく達成できるものである。インピーダンスの調整
は、プローブ4の径や長さ等を勘案して、所要の容量が
得られるようにグランドプレーン7の大きさと近接距離
をあらかじめ定めてある。As can be seen from the structure of FIG. 1, the present invention provides a new ground plane 7 by bringing it closer to the probe end portion from the support 5 of the probe 4 to the tip of the probe 4 which contacts the bonding pad 11 of the semiconductor element. Is provided to control the impedance of the probe 4. Only by adding the ground plane 7 in close proximity to the probe 4, this can be achieved without making a great change to the structure of the conventional probe card. In adjusting the impedance, the size and proximity distance of the ground plane 7 are determined in advance so that the required capacitance can be obtained in consideration of the diameter and length of the probe 4.
【0011】図2は、本発明の第2の実施例であり、図
1の第1の実施例と同様にプローブカードの右半分のみ
示す。この実施例は、図1のプローブカードの基板1の
グランド8への接続がプローブカードの基板1の表面
(上面)に用意されたグランド8とされている点に特徴
がある。本実施例では、このグランドプレーン7をプロ
ーブカードの基板1に固定し、さらに基板1の表面に用
意されたグランド8と半田付けされている。グランドプ
レーン7の固定方法については、半田付けによる方法で
はなくて、ネジ止めによる方法でもよい。本構造をとる
と、従来型プローブカード作成後に、インピーダンス制
御用のグランドプレーン7の取り付けが可能である。FIG. 2 shows a second embodiment of the present invention, and like the first embodiment of FIG. 1, only the right half of the probe card is shown. This embodiment is characterized in that the connection to the ground 8 of the substrate 1 of the probe card shown in FIG. 1 is the ground 8 prepared on the surface (upper surface) of the substrate 1 of the probe card. In the present embodiment, this ground plane 7 is fixed to the substrate 1 of the probe card and is further soldered to the ground 8 prepared on the surface of the substrate 1. The ground plane 7 may be fixed not by soldering but by screwing. With this structure, the ground plane 7 for impedance control can be attached after the conventional probe card is produced.
【0012】以上本発明を実施例に基づき具体的に説明
したが、本発明は前記実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更可能であるこ
とはいうまでもない。たとえば、グランドプレーン7と
プローブカードのグランド8との電気的な接続は、半田
を用いる方法以外の導電性の接着剤を用いる方法等の種
々の実施方法をとることが可能である。Although the present invention has been specifically described above based on the embodiments, it is needless to say that the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. . For example, the electrical connection between the ground plane 7 and the ground 8 of the probe card can be performed by various methods such as a method using a conductive adhesive other than the method using solder.
【0013】[0013]
【発明の効果】本発明は以上説明したように、プローブ
を基板に固定する支持体から半導体素子のボンディング
パッドに接触するプローブの先端までのプローブ端部分
に近接させて前記基板に導電性のグランドプレーンを固
着したので、プローブのインピーダンスをコントロール
し、プローブ部分の電気的特性の向上が可能となる。ま
た、従来のプローブカードの構造に大幅な変更を加える
ことなく、しかも安価に達成できる。As described above, according to the present invention, a conductive ground is provided on the substrate by approaching the probe end portion from the support for fixing the probe to the substrate to the tip of the probe contacting the bonding pad of the semiconductor element. Since the plane is fixed, the impedance of the probe can be controlled and the electrical characteristics of the probe can be improved. Further, it can be achieved at a low cost without making a great change to the structure of the conventional probe card.
【図1】本発明の第1実施例を示すプローブカードの要
部の断面略図である。FIG. 1 is a schematic cross-sectional view of a main part of a probe card showing a first embodiment of the present invention.
【図2】本発明の第2実施例を示す要部の断面略図であ
る。FIG. 2 is a schematic cross-sectional view of a main part showing a second embodiment of the present invention.
【図3】従来のプローブカードの一例を示す断面略図で
ある。FIG. 3 is a schematic sectional view showing an example of a conventional probe card.
1 プローブカードの基板 1a 基板表面の印刷パタン 1b 基板の内層パタン 2 電気特性試験装置用のパッド 3 基板の開口部 4 プローブ 5 プローブを固定するための支持体 6 固着層 7 グランドプレーン 8 グランド 10 被測定ウエハ 11 ボンディングパッド 1 Probe Card Substrate 1a Substrate Surface Printing Pattern 1b Substrate Inner Layer Pattern 2 Electrical Property Test Equipment Pad 3 Substrate Opening 4 Probe 5 Support for Fixing Probe 6 Fixing Layer 7 Ground Plane 8 Ground 10 Cover Measurement wafer 11 Bonding pad
Claims (1)
のボンディングパットにプローブを触針し、前記半導体
素子の電気特性試験に用いられるプローブカードにおい
て、前記プローブを基板に固定する支持体から半導体素
子のボンディングパッドに接触するプローブの先端まで
のプローブ端部分に近接させて前記基板に導電性のグラ
ンドプレーンを固着したことを特徴とするプローブカー
ド。1. A probe card used for an electrical characteristic test of a semiconductor element by contacting the probe with a bonding pad of a semiconductor element formed on a wafer to be measured, from a support body which fixes the probe to a substrate. A probe card in which a conductive ground plane is fixed to the substrate in the vicinity of a probe end portion up to the tip of the probe that contacts the bonding pad of the element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25959595A JPH09102521A (en) | 1995-10-06 | 1995-10-06 | Probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25959595A JPH09102521A (en) | 1995-10-06 | 1995-10-06 | Probe card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09102521A true JPH09102521A (en) | 1997-04-15 |
Family
ID=17336299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25959595A Pending JPH09102521A (en) | 1995-10-06 | 1995-10-06 | Probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09102521A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004045089A (en) * | 2002-07-09 | 2004-02-12 | Fujitsu Ltd | Probe card and semiconductor tester |
JP2018075663A (en) * | 2016-11-09 | 2018-05-17 | 株式会社ディスコ | Grinding device |
CN111239449A (en) * | 2018-11-28 | 2020-06-05 | 中华精测科技股份有限公司 | Probe card device and probe seat thereof |
-
1995
- 1995-10-06 JP JP25959595A patent/JPH09102521A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004045089A (en) * | 2002-07-09 | 2004-02-12 | Fujitsu Ltd | Probe card and semiconductor tester |
JP2018075663A (en) * | 2016-11-09 | 2018-05-17 | 株式会社ディスコ | Grinding device |
CN111239449A (en) * | 2018-11-28 | 2020-06-05 | 中华精测科技股份有限公司 | Probe card device and probe seat thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100190540B1 (en) | Integrated circuit probing apparatus including a capacitor bypass structure | |
US5594358A (en) | Radio frequency probe and probe card including a signal needle and grounding needle coupled to a microstrip transmission line | |
US4731577A (en) | Coaxial probe card | |
JP2004170182A (en) | Inspection tool for radio frequency / high-speed device and contact probe | |
JP2001506752A (en) | Probe card for high-speed test | |
JPH1019930A (en) | Conductive contact | |
JP2001099889A (en) | Inspection equipment for high frequency circuit | |
JPH06140484A (en) | Probe card | |
JP2001153885A (en) | Probe card | |
JPH11248748A (en) | Probe card | |
EP0016087A1 (en) | Probe and interface device for integrated circuit wafers | |
JPH09102521A (en) | Probe card | |
JPH09218222A (en) | Probe card | |
KR100227283B1 (en) | Probe card for high frequency | |
JP2847309B2 (en) | Probe device | |
JPH07122602A (en) | High frequency probe and probe circuit | |
JPS623385B2 (en) | ||
JP3249865B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP3971627B2 (en) | Method for evaluating characteristics of intermediate layer circuits | |
JP2001242195A (en) | Contact structure | |
JP2568495B2 (en) | Semiconductor device | |
JPH0750324A (en) | Probe device | |
JP7230089B2 (en) | Connection structure and connection method between coplanar line and connector, and sampling oscilloscope using the same | |
JPH07311220A (en) | High-frequency probe for measuring electric characteristic of semiconductor package | |
JP3039807B2 (en) | Integrated circuit probe device having capacitor bypass structure |