JPH07109375B2 - データ収録装置 - Google Patents
データ収録装置Info
- Publication number
- JPH07109375B2 JPH07109375B2 JP24787988A JP24787988A JPH07109375B2 JP H07109375 B2 JPH07109375 B2 JP H07109375B2 JP 24787988 A JP24787988 A JP 24787988A JP 24787988 A JP24787988 A JP 24787988A JP H07109375 B2 JPH07109375 B2 JP H07109375B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- memory
- digital
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Measured Values (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ポータブル型の現場用に適したデータ収録装
置に関するものである。
置に関するものである。
〈発明の背景〉 データ収録装置は多点のデータを収録し、メモリしたデ
ータを表示させるものである。この様なデータ収録装置
において、特にポータブル型の現場用のものは集録した
データを他の機器に接続すること無く，そのデータ及び
設定したパラメータ等を自機内で読み出せれば便利であ
り、また集録したデータを必要な時期にレコーダ等で記
録・再生できれば便利である。
ータを表示させるものである。この様なデータ収録装置
において、特にポータブル型の現場用のものは集録した
データを他の機器に接続すること無く，そのデータ及び
設定したパラメータ等を自機内で読み出せれば便利であ
り、また集録したデータを必要な時期にレコーダ等で記
録・再生できれば便利である。
〈発明が解決しようとする課題〉 本発明は上記の様な機能を備えたデータ収録装置を比較
的簡易な機構で実現することを目的としたもので、ポー
タブル型で現場用に適した装置を提供するものである。
的簡易な機構で実現することを目的としたもので、ポー
タブル型で現場用に適した装置を提供するものである。
〈課題を解決する為の手段〉 本発明は上記の目的を達成するために、共通部品で構成
されたアナログ・ディジタル変換機能と、ディジタル・
アナログ変換機能を持つ信号変換回路と少なくとも２系
統の表示機能を持つ表示器及びこれらを制御するマイク
ロ・プロセッサを用いて構成したものである。以下、実
施例に付いて図を用いて詳細に説明する。
されたアナログ・ディジタル変換機能と、ディジタル・
アナログ変換機能を持つ信号変換回路と少なくとも２系
統の表示機能を持つ表示器及びこれらを制御するマイク
ロ・プロセッサを用いて構成したものである。以下、実
施例に付いて図を用いて詳細に説明する。
〈実施例〉 第１図は本発明に係るデータ収録装置の一実施例のブロ
ック図である。図において、11,12…1nは夫々アナログ
入力が印加される端子、21,22,…2nはスキャナ、30は信
号変換回路である。この信号変換回路はスキャナ21〜2n
を介して入力端子11〜1nより加えられるアナログ入力を
ディジタル信号に変換するアナログ・ディジタル変換機
能（以下、A/D変換機能という）と、集録されたディジ
タル・データをアナログの信号に変換するディジタル・
アナログ変換機能（以下、D/A変換機能と言う）を有す
る。30aはそのアナログ信号を取出す出力端子である。4
0は操作部、50は本装置の演算・制御機能を司どるマイ
クロ・プロセッサ（以下、μＰという）、60はメモリで
ある。操作部40はロギング間隔，測定チャネルの選択，
或いはレンジ等ロギングに必要な条件を設定するもの
で、その設定パラメータはμP50の制御の基にメモリ60
にストアされ、μP50は操作部40よりメモリ60にストア
されたロギングに必要な条件を読みだし、そのデータを
基にして信号変換回路30におけるA/D変換機能を制御す
ると共に、A/D変換とD/A変換機能の切換え作用を行う。
A/D変換機能で変換されたディジタル信号はμP50を介し
てメモリ60に取り込まれる。70はμP50の制御の基にメ
モリ60にストアされたデータを表示する表示器である。
この表示器は第２図に示すごとく表示部ａとｂの少なく
とも２系統の数字表示部をもつもので、実施例では表示
部ａで測定データを表示し、表示部ｂでデータNo,ロギ
ングスタートからの経過時間或いは実時間等のパラメー
タを表示する。この様な構成の本発明装置の動作につい
て説明すると次のごとくなる。
ック図である。図において、11,12…1nは夫々アナログ
入力が印加される端子、21,22,…2nはスキャナ、30は信
号変換回路である。この信号変換回路はスキャナ21〜2n
を介して入力端子11〜1nより加えられるアナログ入力を
ディジタル信号に変換するアナログ・ディジタル変換機
能（以下、A/D変換機能という）と、集録されたディジ
タル・データをアナログの信号に変換するディジタル・
アナログ変換機能（以下、D/A変換機能と言う）を有す
る。30aはそのアナログ信号を取出す出力端子である。4
0は操作部、50は本装置の演算・制御機能を司どるマイ
クロ・プロセッサ（以下、μＰという）、60はメモリで
ある。操作部40はロギング間隔，測定チャネルの選択，
或いはレンジ等ロギングに必要な条件を設定するもの
で、その設定パラメータはμP50の制御の基にメモリ60
にストアされ、μP50は操作部40よりメモリ60にストア
されたロギングに必要な条件を読みだし、そのデータを
基にして信号変換回路30におけるA/D変換機能を制御す
ると共に、A/D変換とD/A変換機能の切換え作用を行う。
A/D変換機能で変換されたディジタル信号はμP50を介し
てメモリ60に取り込まれる。70はμP50の制御の基にメ
モリ60にストアされたデータを表示する表示器である。
この表示器は第２図に示すごとく表示部ａとｂの少なく
とも２系統の数字表示部をもつもので、実施例では表示
部ａで測定データを表示し、表示部ｂでデータNo,ロギ
ングスタートからの経過時間或いは実時間等のパラメー
タを表示する。この様な構成の本発明装置の動作につい
て説明すると次のごとくなる。
先ず、操作部40に於いて前記したロギングに必要な条件
を設定する。この設定条件はμP50を介してメモリ60に
ストアされる。ロギングスタートにより、予め設定され
た条件に応じてスキャナ21〜2nを駆動して入力端子11〜
1nより供給されるアナログ入力を順次信号変換回路30に
取り込み、この信号変換回路におけるA/D変換機能を動
作させて一定時間ごとにアナログ入力をディジタル信号
に変換する。変換されたディジタル信号はμP50を介し
てメモリ60に順次ストアされる。この様に、ロギング
時，信号変換回路30は主としてA/D変換機能が動作す
る。
を設定する。この設定条件はμP50を介してメモリ60に
ストアされる。ロギングスタートにより、予め設定され
た条件に応じてスキャナ21〜2nを駆動して入力端子11〜
1nより供給されるアナログ入力を順次信号変換回路30に
取り込み、この信号変換回路におけるA/D変換機能を動
作させて一定時間ごとにアナログ入力をディジタル信号
に変換する。変換されたディジタル信号はμP50を介し
てメモリ60に順次ストアされる。この様に、ロギング
時，信号変換回路30は主としてA/D変換機能が動作す
る。
メモリ60にストアされた集録データは、メモリ・リード
モードを操作部40上で選択してスタートさせることによ
り、μP50の制御の基にそのメモリ・データは時系列的
に順次，使用者が目で追える程度の一定速度（例えば、
一秒ごと）で表示データに変換され、その表示データは
表示器70の表示部ａで数字表示される。ロギング周期，
スタート時刻等の初期値が操作部40上での設定によりメ
モリ60にストアされており、表示器70の表示部ａで集録
データが表示されると同時に表示器70の表示部ｂにおい
て読出しデータに対応するデータNo,或いはスタートか
らの経過時間，実時刻等が数字表示される。
モードを操作部40上で選択してスタートさせることによ
り、μP50の制御の基にそのメモリ・データは時系列的
に順次，使用者が目で追える程度の一定速度（例えば、
一秒ごと）で表示データに変換され、その表示データは
表示器70の表示部ａで数字表示される。ロギング周期，
スタート時刻等の初期値が操作部40上での設定によりメ
モリ60にストアされており、表示器70の表示部ａで集録
データが表示されると同時に表示器70の表示部ｂにおい
て読出しデータに対応するデータNo,或いはスタートか
らの経過時間，実時刻等が数字表示される。
ここで、メモリ・リード時，μP50の制御の基に信号変
換回路30をA/D変換機能からD/A変換機能に切換え、メモ
リ60から読出した集録データをそのD/A変換機能を加え
る。これにより、メモリ・データはメモリ読出し速度で
アナログ信号に変換され、そのアナログ信号は出力端子
30aより取出される。この様に、メモリ・リード時は、
信号変換回路30に於いてはA/D変換機能は不要となる。
このメモリ・リード時に取出されたアナログ出力は，例
えばロギング周期が比較的長く、長時間かけて集録した
データを短時間に例えばアナログ記録計上に所望の時期
に簡便に記録・再生することができる。
換回路30をA/D変換機能からD/A変換機能に切換え、メモ
リ60から読出した集録データをそのD/A変換機能を加え
る。これにより、メモリ・データはメモリ読出し速度で
アナログ信号に変換され、そのアナログ信号は出力端子
30aより取出される。この様に、メモリ・リード時は、
信号変換回路30に於いてはA/D変換機能は不要となる。
このメモリ・リード時に取出されたアナログ出力は，例
えばロギング周期が比較的長く、長時間かけて集録した
データを短時間に例えばアナログ記録計上に所望の時期
に簡便に記録・再生することができる。
ここで、信号変換回路30としては種々の回路が考えられ
るが、時間幅・アナログ電圧変換器とアナログ・ディジ
タル変換器を共通の要素で構成した場合の実施例の回路
図を第３図に示してこれを説明する。第３図に於いて、
11（12〜1n）は第１図に示したアナログ入力が加えられ
る端子、±Esは正負の基準電圧源、S1,S2はスイッチ、3
1は積分器で、その積分コンデンサにはリセット用のス
イッチ31aが接続されている。32a,32bは夫々積分器31の
出力が加えられる比較器で、比較器32aは参照電圧を0V
とし、比較器32bは＋Esを参照電圧とする。33はゲー
ト、33aはクロック・パルス、34は比較器32a,32bの出力
を受け、ゲート33を通過するクロック・パルス33aを制
御するゲート制御回路である。34aはゲート33を通過し
たクロック・パルス33aを計数するカウンタ、50は第１
図で説明したμＰである。入力端子11（12〜1n），基準
電圧±Es,積分器31,比較器32a,32b,ゲート33,ゲート制
御回路34,カウンタ34a及びμP50により二重積分型のA/D
変換器が構成される。
るが、時間幅・アナログ電圧変換器とアナログ・ディジ
タル変換器を共通の要素で構成した場合の実施例の回路
図を第３図に示してこれを説明する。第３図に於いて、
11（12〜1n）は第１図に示したアナログ入力が加えられ
る端子、±Esは正負の基準電圧源、S1,S2はスイッチ、3
1は積分器で、その積分コンデンサにはリセット用のス
イッチ31aが接続されている。32a,32bは夫々積分器31の
出力が加えられる比較器で、比較器32aは参照電圧を0V
とし、比較器32bは＋Esを参照電圧とする。33はゲー
ト、33aはクロック・パルス、34は比較器32a,32bの出力
を受け、ゲート33を通過するクロック・パルス33aを制
御するゲート制御回路である。34aはゲート33を通過し
たクロック・パルス33aを計数するカウンタ、50は第１
図で説明したμＰである。入力端子11（12〜1n），基準
電圧±Es,積分器31,比較器32a,32b,ゲート33,ゲート制
御回路34,カウンタ34a及びμP50により二重積分型のA/D
変換器が構成される。
35はサンプル用のスイッチ35aと、ホールド用のコンデ
ンサ35b,及びバッファ・アンプ35cよりなるサンプル・
ホールド回路で、積分器31の出力端子に接続されてい
る。このサンプル・ホールド回路と前記したA/D変換器
とにより時間幅・アナログ電圧変換器が構成される。こ
の様な構成における信号変換回路30の動作を先ずA/D変
換機能について第４図を用いて説明すると次のごとくな
る。この場合、ゲート制御回路34により比較器32bの出
力は禁止され、32aのみが動作するようになっている。
ンサ35b,及びバッファ・アンプ35cよりなるサンプル・
ホールド回路で、積分器31の出力端子に接続されてい
る。このサンプル・ホールド回路と前記したA/D変換器
とにより時間幅・アナログ電圧変換器が構成される。こ
の様な構成における信号変換回路30の動作を先ずA/D変
換機能について第４図を用いて説明すると次のごとくな
る。この場合、ゲート制御回路34により比較器32bの出
力は禁止され、32aのみが動作するようになっている。
第４図に於いて、時刻t1でリレースイッチ21をオンにす
ることにより、入力端子11よりアナログ入力が積分器31
に加えられて積分される。スイッチ21は一定時間T1の間
オンとなり、時刻t2でオフとなる。これと同時にスイッ
チS1がオンとなって入力とは逆極性の基準電圧＋Esが積
分器31に加えられて積分され始めると共に、ゲート制御
回路34の出力によりゲート33が開となり、クロック・パ
ルス33aがこのゲートを通してカウンタ34aに加えられて
計数される。積分器31の出力が減少し、その値が零レベ
ルを過ぎると比較器32aはこれを検出し、ゲート33を閉
じる。時刻t2から積分器出力が零レベルをよぎる時間t3
までの期間T2は周知のようにアナログ入力の値に対応す
るもので、このT2期間ゲート33を通過するクロック・パ
ルス33aを計数したカウンタ34aの内容は被変換のアナロ
グ入力の値に対応したものとなる。カウンタ34aの内容
はμP50を介して第１図で説明したメモリ60にストアさ
れる。
ることにより、入力端子11よりアナログ入力が積分器31
に加えられて積分される。スイッチ21は一定時間T1の間
オンとなり、時刻t2でオフとなる。これと同時にスイッ
チS1がオンとなって入力とは逆極性の基準電圧＋Esが積
分器31に加えられて積分され始めると共に、ゲート制御
回路34の出力によりゲート33が開となり、クロック・パ
ルス33aがこのゲートを通してカウンタ34aに加えられて
計数される。積分器31の出力が減少し、その値が零レベ
ルを過ぎると比較器32aはこれを検出し、ゲート33を閉
じる。時刻t2から積分器出力が零レベルをよぎる時間t3
までの期間T2は周知のようにアナログ入力の値に対応す
るもので、このT2期間ゲート33を通過するクロック・パ
ルス33aを計数したカウンタ34aの内容は被変換のアナロ
グ入力の値に対応したものとなる。カウンタ34aの内容
はμP50を介して第１図で説明したメモリ60にストアさ
れる。
次に、時間幅・アナログ電圧変換器の動作を第５図を用
いて説明する。この場合、比較器32bの禁止が解かれ、
両比較器が動作する。スイッチS2をオンにすると、基準
電圧−Esが積分器31に加えられ、積分器出力は零レベル
より基準電圧＋Esまで増加する。零レベルは比較器32a
によって検出され、＋Esは比較器32bによって検出され
る。この２つの比較器の出力はゲート制御回路34に加え
られ、この期間ゲート33を開にし、これを通過するクロ
ック・パルス33aはカウンタ34aで計数される。カウンタ
34aの計数値はμP50に取り込まれる。μP50は積分器31
の出力が＋Esに達してから所定時間経過後にスイッチ31
aをオンにして積分器31をリセットさせたのち、そのス
イッチをオフにし、再度基準電圧−Esを積分器31で積分
する。カウンタ34aはプリセット機能を備えており、こ
のプリセット端子を用いて時間Toをプリントセットして
おく。積分器31はリセット後、再度基準電圧−Esを積分
するが、Toに達したときスイッチS2をオフにする。これ
と共に、μP50はサンプル・ホールド回路35のスイッチ3
5aをオンにして積分器31の出力をサンプリングし、その
値をコンデンサ35bでホールドする。このホールドした
電圧はバッファ・アンプ35cを介して第１図にも示した
出力端子30aよりアナログ出力として取り出される。
いて説明する。この場合、比較器32bの禁止が解かれ、
両比較器が動作する。スイッチS2をオンにすると、基準
電圧−Esが積分器31に加えられ、積分器出力は零レベル
より基準電圧＋Esまで増加する。零レベルは比較器32a
によって検出され、＋Esは比較器32bによって検出され
る。この２つの比較器の出力はゲート制御回路34に加え
られ、この期間ゲート33を開にし、これを通過するクロ
ック・パルス33aはカウンタ34aで計数される。カウンタ
34aの計数値はμP50に取り込まれる。μP50は積分器31
の出力が＋Esに達してから所定時間経過後にスイッチ31
aをオンにして積分器31をリセットさせたのち、そのス
イッチをオフにし、再度基準電圧−Esを積分器31で積分
する。カウンタ34aはプリセット機能を備えており、こ
のプリセット端子を用いて時間Toをプリントセットして
おく。積分器31はリセット後、再度基準電圧−Esを積分
するが、Toに達したときスイッチS2をオフにする。これ
と共に、μP50はサンプル・ホールド回路35のスイッチ3
5aをオンにして積分器31の出力をサンプリングし、その
値をコンデンサ35bでホールドする。このホールドした
電圧はバッファ・アンプ35cを介して第１図にも示した
出力端子30aよりアナログ出力として取り出される。
〈本発明の効果〉 以上説明したように、本発明によれば、集録したデータ
を他の供給に接続すること無く自動的で読み出すことが
でき、また集録したデータをレコーダ等で記録・再生す
ることができるので、特にポータブル型で現場用に適し
た小型のデータ収録装置を得ることができる。
を他の供給に接続すること無く自動的で読み出すことが
でき、また集録したデータをレコーダ等で記録・再生す
ることができるので、特にポータブル型で現場用に適し
た小型のデータ収録装置を得ることができる。
第１図は本発明に係るデータ収録装置の一実施例のブロ
ック図、第２図は第１図装置に用いられる表示器の構成
説明図、第３図は第１図装置に用いられる信号変換回路
部分の接続図、第４図及び第５図は第３図の信号変換回
路部分の動作を説明するための図である。 11〜1n……入力端子、21〜2n……スキャナ、30……信号
変換回路、40……操作部、50……マイクロ・プロセッ
サ、60……メモリ、70……表示器。
ック図、第２図は第１図装置に用いられる表示器の構成
説明図、第３図は第１図装置に用いられる信号変換回路
部分の接続図、第４図及び第５図は第３図の信号変換回
路部分の動作を説明するための図である。 11〜1n……入力端子、21〜2n……スキャナ、30……信号
変換回路、40……操作部、50……マイクロ・プロセッ
サ、60……メモリ、70……表示器。
Claims (1)
- 【請求項１】共通要素で構成されアナログ・ディジタル
変換機能とディジタル・アナログ変換機能を有する信号
変換回路、少なくとも２系統の表示部を有する表示器、
マイクロ・プロセッサよりなる制御・演算部、メモリ、
及び操作部よりなり、ロギング・モード時には予め設定
された条件でアナログ入力を所定時間ごとに前記信号変
換回路に於けるアナログ・ディジタル変換機能でディジ
タル信号に変換してこのディジタル信号を前記メモリに
ストアし、メモリ・リードモード時においては前記メモ
リ・データとそのパラメータ等を前記表示器上に時系列
的に同時に表示させると共に、前記信号変換回路におけ
るディジタル・アナログ変換機能を用いて必要に応じて
前記メモリ・データをアナログ信号に変換して出力する
ように構成したことを特徴とするデータ収録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24787988A JPH07109375B2 (ja) | 1988-09-30 | 1988-09-30 | データ収録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24787988A JPH07109375B2 (ja) | 1988-09-30 | 1988-09-30 | データ収録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295211A JPH0295211A (ja) | 1990-04-06 |
| JPH07109375B2 true JPH07109375B2 (ja) | 1995-11-22 |
Family
ID=17169967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24787988A Expired - Fee Related JPH07109375B2 (ja) | 1988-09-30 | 1988-09-30 | データ収録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109375B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4837485B2 (ja) * | 2006-08-07 | 2011-12-14 | スミダコーポレーション株式会社 | インダクタおよびインダクタの製造方法 |
-
1988
- 1988-09-30 JP JP24787988A patent/JPH07109375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0295211A (ja) | 1990-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793910B2 (ja) | 雑音減少効果を有するアナログ／デジタル変換器 | |
| US4082998A (en) | Dual slope integration circuit | |
| JPH07109375B2 (ja) | データ収録装置 | |
| KR970062706A (ko) | 단시간 지속되는 아날로그 신호 이벤트의 획득 및 표시를 위한 전자신호 측정장치 | |
| SU1677673A1 (ru) | Устройство дл фиксации параметров аварийного режима | |
| JPH0126566B2 (ja) | ||
| JPH0617107Y2 (ja) | 時計の照明回路 | |
| JPH041421U (ja) | ||
| JPS58120702U (ja) | 脈拍数による運動負荷自動調節装置 | |
| SU1686316A1 (ru) | Калориметр | |
| JPS6310493Y2 (ja) | ||
| KR910007691B1 (ko) | 컴퓨터를 이용한 코일(Coil)의 인덕턴스(Inductance) 측정계 | |
| KR0109255Y1 (ko) | 리모콘 오동작 대책회로 | |
| JPS5813006A (ja) | 自動レベル制御装置 | |
| SU1688203A1 (ru) | Устройство дл фиксации электрических величин аварийного режима | |
| RU2075828C1 (ru) | Аналого-цифровое измерительное устройство | |
| SU1698826A1 (ru) | Преобразователь отклонени сопротивлени в код | |
| SU1076475A1 (ru) | Система автоматического контрол качества псевдоожижени в печи кип щего сло | |
| JP2516092Y2 (ja) | 光電スイッチ | |
| JPH0526831Y2 (ja) | ||
| JPS5940174A (ja) | 電流測定装置 | |
| JPS6366471A (ja) | レベル測定装置 | |
| JPS6362890U (ja) | ||
| JPH0295019A (ja) | 信号変換器 | |
| JPS6430933U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |