JPH07108093B2 - Inverter device - Google Patents

Inverter device

Info

Publication number
JPH07108093B2
JPH07108093B2 JP62006488A JP648887A JPH07108093B2 JP H07108093 B2 JPH07108093 B2 JP H07108093B2 JP 62006488 A JP62006488 A JP 62006488A JP 648887 A JP648887 A JP 648887A JP H07108093 B2 JPH07108093 B2 JP H07108093B2
Authority
JP
Japan
Prior art keywords
circuit
switching element
current
signal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62006488A
Other languages
Japanese (ja)
Other versions
JPS63174572A (en
Inventor
雅人 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP62006488A priority Critical patent/JPH07108093B2/en
Publication of JPS63174572A publication Critical patent/JPS63174572A/en
Publication of JPH07108093B2 publication Critical patent/JPH07108093B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 (技術分野) 本発明は、一対のスイッチング素子を有し、一方のスイ
ッチング素子と同電位の発振回路から電位の異なる他方
のスイッチング素子のドライブ回路へトランス等の絶縁
素子を介さずに信号伝達を行うようにしたインバータ装
置に関するものである。
Description: TECHNICAL FIELD The present invention has a pair of switching elements, and an insulating element such as a transformer from an oscillation circuit having the same potential as one switching element to a drive circuit of another switching element having a different potential. The present invention relates to an inverter device configured to perform signal transmission without intervention.

(背景技術) 第6図は従来のインバータ装置の回路図である。直流電
源Vの両端には、スイッチング素子Q1,Q2の直列回路が
接続されている。スイッチング素子Q1,Q2は例えばダイ
オードを逆並列接続されたトランジスタにて構成され
る。各スイッチング素子Q1,Q2はドライブ回路1,2の出
力V1,V2によりそれぞれオンオフ駆動される。一方のス
イッチング素子Q2の両端には、インダクタンスL0を介
して、負荷ZとコンデンサC0との並列回路が接続され
ている。負荷Zとしては、例えば放電灯が用いられる。
(Background Art) FIG. 6 is a circuit diagram of a conventional inverter device. A series circuit of switching elements Q 1 and Q 2 is connected to both ends of the DC power supply V. The switching elements Q 1 and Q 2 are composed of, for example, transistors in which diodes are connected in antiparallel. The switching elements Q 1 and Q 2 are driven on / off by the outputs V 1 and V 2 of the drive circuits 1 and 2 , respectively. A parallel circuit of a load Z and a capacitor C 0 is connected to both ends of one switching element Q 2 via an inductance L 0 . As the load Z, for example, a discharge lamp is used.

スイッチング素子Q1の両端に接続された抵抗R1,コン
デンサC1の直列回路は上側ドライブ回路1の電源回路
であり、直流電源Vの両端に接続された抵抗R2,コン
デンサC2の直列回路は下側ドライブ回路2の電源回路
である。コンデンサC2にて給電される発振回路3は、
2つの信号VA,VBを出力している。信号VAはドライブ
回路2に入力され、信号VBは信号伝達回路を介して、
ドライブ回路1に入力される。
A series circuit of a resistor R 1 and a capacitor C 1 connected to both ends of the switching element Q 1 is a power supply circuit of the upper drive circuit 1, and a series circuit of a resistor R 2 and a capacitor C 2 connected to both ends of the DC power supply V. Is a power supply circuit of the lower drive circuit 2. The oscillating circuit 3 fed by the capacitor C 2 is
Two signals V A and V B are output. The signal V A is input to the drive circuit 2, and the signal V B is passed through the signal transmission circuit,
It is input to the drive circuit 1.

信号伝達回路は、トランジスタTr1,Tr2、ツェナダイオ
ードZD及び抵抗R3〜R6よりなり、トランス等の絶縁素
子を用いないで信号伝達を行っている。信号伝達回路の
トランジスタTr2は抵抗R5,R6を直列に接続されて、コ
ンデンサC1の両端に接続されている。トランジスタTr2
のベース・エミッタ間には、抵抗R4が接続されてい
る。トランジスタTr2のベースはツェナダイオードZDを
介して、トランジスタTr1のコレクタに接続されてい
る。信号VBが高レベルのときには、抵抗R3を介してト
ランジスタTr1にベース電流が流れて、トランジスタTr1
がオンする。このとき、ツェナダイオードZDを介して電
流が流れ、抵抗R4に生じる電圧により、トランジスタT
r2がオンし、抵抗R5,R6に電流I3が流れ、抵抗R5,R6
の接続点に電圧V3が生じて、ドライブ回路1に高レベ
ルの信号が入力される。信号VBが低レベルのときに
は、ドライブ回路1に低レベルの信号が入力される。な
お、ツェナダイオードZDはトランジスタTr1とTr2の電圧
差を分担するために用いられている。
The signal transmission circuit includes transistors Tr 1 and Tr 2 , a Zener diode ZD, and resistors R 3 to R 6 , and performs signal transmission without using an insulating element such as a transformer. The transistor Tr 2 of the signal transmission circuit has resistors R 5 and R 6 connected in series, and is connected to both ends of the capacitor C 1 . Transistor Tr 2
A resistor R 4 is connected between the base and emitter of the. The base of the transistor Tr 2 is connected to the collector of the transistor Tr 1 via the Zener diode ZD. When the signal V B is high level, a base current flows through the transistor Tr 1 through the resistor R 3 and the transistor Tr 1
Turns on. At this time, a current flows through the Zener diode ZD, and the voltage generated in the resistor R 4 causes the transistor T
r 2 is turned on, the current I 3 flows through the resistor R 5, R 6, resistor R 5, R 6
A voltage V 3 is generated at the connection point of, and a high level signal is input to the drive circuit 1. When the signal V B is low level, the low level signal is input to the drive circuit 1. The Zener diode ZD is used to share the voltage difference between the transistors Tr 1 and Tr 2 .

第7図にドライブ回路1の回路例を示す。図中、A乃至
Dの符号を付した部分は、第6図回路と対応している。
ドライブ回路1においては、コンデンサC1の両端に接
続された端子A,C間に、抵抗R7とトランジスタTr3の直
列回路と、トランジスタTr4,Tr5よりなるトーテムポー
ル回路が接続され、トランジスタTr3のコレクタ出力
は、トランジスタTr4,Tr5よりなるトーテムポール回路
により低インピーダンス化されて、順バイアス用の抵抗
8と逆バイアス用のダイオードD1との並列回路を介し
て、出力端子Dに出力される。このドライブ回路1は入
力端子Bが高レベルであるときに、トランジスタTr3
オン、トランジスタTr4がオフ、トランジスタTr5がオン
となって、出力端子Dが低レベルとなるものであり、入
力端子Bが低レベルであるときには、出力端子Dは高レ
ベルとなる。
FIG. 7 shows a circuit example of the drive circuit 1. In the figure, the parts denoted by the symbols A to D correspond to the circuit of FIG.
In the drive circuit 1, a series circuit of a resistor R 7 and a transistor Tr 3 and a totem pole circuit composed of transistors Tr 4 and Tr 5 are connected between terminals A and C which are connected to both ends of a capacitor C 1. The collector output of Tr 3 is made into a low impedance by a totem pole circuit composed of transistors Tr 4 and Tr 5 , and is output through a parallel circuit of a forward bias resistor R 8 and a reverse bias diode D 1. It is output to D. In the drive circuit 1, when the input terminal B is at a high level, the transistor Tr 3 is on, the transistor Tr 4 is off, the transistor Tr 5 is on, and the output terminal D is at a low level. When the terminal B is at the low level, the output terminal D is at the high level.

第8図にドライブ回路2の回路例を示す。図中、E乃至
Hの符号を付した部分は、第6図回路と対応している。
ドライブ回路2においては、コンデンサC2の両端に接
続された端子E,G間に、抵抗R9とトランジスタTr6の直
列回路と、抵抗R10とトランジスタTr7の直列回路と、
トランジスタTr8,Tr9よりなるトーテムポール回路が接
続されており、トランジスタTr6のコレクタ出力は、ト
ランジスタTr7のベースに接続され、トランジスタTr7
コレクタ出力は、トランジスタTr8,Tr9よりなるトーテ
ムポール回路により低インピーダンス化されて、順バイ
アス用の抵抗R11と逆バイアス用のダイオードD2との
並列回路を介して、出力端子Hに出力される。このドラ
イブ回路2は入力端子Fが高レベルであるときに、トラ
ンジスタTr6がオン、トランジスタTr7がオフ、トランジ
スタTr8がオン、トランジスタTr9がオフとなって、出力
端子Hが高レベルとなるものであり、入力端子Fが低レ
ベルであるときには、出力端子Hは低レベルとなる。
FIG. 8 shows a circuit example of the drive circuit 2. In the figure, the parts denoted by E to H correspond to the circuit of FIG.
In the drive circuit 2, between the terminals E and G connected to both ends of the capacitor C 2 , a series circuit of a resistor R 9 and a transistor Tr 6, a series circuit of a resistor R 10 and a transistor Tr 7 ,
Totem pole circuit consisting of transistor Tr 8, Tr 9 is connected, the collector output of the transistor Tr 6 is connected to the base of the transistor Tr 7, the collector output of the transistor Tr 7 consists of a transistor Tr 8, Tr 9 The impedance is reduced by the totem pole circuit and is output to the output terminal H via the parallel circuit of the forward bias resistor R 11 and the reverse bias diode D 2 . In the drive circuit 2, when the input terminal F is at high level, the transistor Tr 6 is on, the transistor Tr 7 is off, the transistor Tr 8 is on, the transistor Tr 9 is off, and the output terminal H is at high level. Therefore, when the input terminal F is at low level, the output terminal H is at low level.

第9図は第6図回路の動作説明図である。第9図におい
て、時刻t0〜t1(t4〜t5)及び時刻t2〜t3はデッ
ドオフタイムであり、両方のスイッチング素子Q1,Q2
オフすべき時間である。時刻t0で信号VB(第9図
(b))が高レベルとなり、さらに、時刻t1で信号VA
(第9図(a))が高レベルになると、ドライブ回路2
の入力端子Fが高レベルで出力端子H(第9図(g))
に高レベルが出力されて、スイッチング素子Q2がオン
する。このとき、信号VBによって、トランジスタTr1
オンし、ツェナダイオードZDを介して電流IB(第9図
(c))が流れ、抵抗R4に生じる電圧によってトラン
ジスタTr2がオンして電流I3(第9図(d))が流れ
る。故に、抵抗R5,R6にて得られる電圧V3(第9図
(e))が高レベルとなり、入力端子Bが高レベルとな
り、出力端子D(第9図(f))が低レベルとなって、
スイッチング素子Q1はオフしている。したがって、ス
イッチング素子Q1,Q2の接続点の電圧VLは低レベルと
なる。
FIG. 9 is a diagram for explaining the operation of the circuit shown in FIG. In FIG. 9, times t 0 to t 1 (t 4 to t 5 ) and times t 2 to t 3 are dead-off times, and both switching elements Q 1 and Q 2 should be turned off. At time t 0 , the signal V B (FIG. 9 (b)) becomes high level, and at time t 1 , the signal V A
When (FIG. 9 (a)) becomes high level, the drive circuit 2
The input terminal F of is at a high level and the output terminal H (Fig. 9 (g)).
Is output at a high level, and the switching element Q 2 is turned on. At this time, the transistor Tr 1 is turned on by the signal V B , the current I B (FIG. 9 (c)) flows through the Zener diode ZD, and the transistor Tr 2 is turned on by the voltage generated in the resistor R 4 and the current. I 3 (Fig. 9 (d)) flows. Therefore, the voltage V 3 (FIG. 9 (e)) obtained by the resistors R 5 and R 6 becomes high level, the input terminal B becomes high level, and the output terminal D (FIG. 9 (f)) becomes low level. And
The switching element Q 1 is off. Therefore, the voltage V L at the connection point of the switching elements Q 1 and Q 2 becomes low level.

時刻t2になって信号VAが低レベルになると、ドライブ
回路2を通してスイッチング素子Q2はオフし、電圧VL
が上昇する一方、時刻t3に信号VBは低レベルとなり、
トランジスタTr1はオフし、電流IBと電流I3が流れな
くなり、電圧V3が低レベルとなって、スイッチング素
子Q1がオンする。
When the signal V A becomes low level at time t 2 , the switching element Q 2 is turned off through the drive circuit 2 and the voltage V L
While the signal V B goes low at time t 3 ,
The transistor Tr 1 turns off, the current I B and the current I 3 stop flowing, the voltage V 3 becomes low level, and the switching element Q 1 turns on.

時刻t4で再びVBが高レベルとなり、時刻t5でVAが高
レベルとなると、上記の動作を繰り返す。これによっ
て、第9図(j)に示す電圧VLが得られて、負荷回路
には交番する電圧が供給され、第9図(h)(i)に示
すようなスイッチング素子電流I1,I2が流れ、第9図
(k)に示すような負荷電流Izが流れる。なお、負荷
Zが放電灯であるときに、インダクタンスL0、コンデ
ンサC0の共振回路を用いるのは、放射ノイズ等の関係
から負荷電流Izの波形を正弦波状にするためである。
When V B becomes high level again at time t 4 and V A becomes high level at time t 5 , the above operation is repeated. As a result, the voltage V L shown in FIG. 9 (j) is obtained, the alternating voltage is supplied to the load circuit, and the switching element currents I 1 and I 1 shown in FIG. 9 (h) (i) are supplied. 2 flows, and a load current I z as shown in FIG. 9 (k) flows. When the load Z is a discharge lamp, the reason why the resonant circuit of the inductance L 0 and the capacitor C 0 is used is to make the waveform of the load current I z sinusoidal due to the relation of radiation noise and the like.

ここで、それぞれのスイッチング素子Q1,Q2の電流I1,
I2は、時刻t0及び時刻t2に示すように、負方向から始
まり、正方向で遮断している。これは、インダクタンス
0、コンデンサC0における共振回路の共振周波数を、
第10図に示すようにf0とすると、スイッチング素子の
ドライブ周波数fdが共振周波数f0よりも高いところに
設定されているためである。このようにすると、例えば
時刻t0でスイッチング素子Q1がオフしたとすると、負
荷回路による共振電流はスイッチング素子電流I1が正
の方向に流れ続けようとするため、スイッチング素子Q
2をまず負方向に流れることになり、続いてスイッチン
グ素子Q2が正方向にオンする。スイッチング素子Q2
オフする時にも同様に、スイッチング素子Q1にまず負
方向の電流が流れ、続いてスイッチング素子Q1がオン
する。この時、夫々のスイッチング素子Q1,Q2の電圧
は、夫々がオフする時に高電圧へ移行する。オフ時の素
子電圧上昇時にはドライブ回路によって逆バイアスさ
れ、確実にオフ状態をとり続けるので、素子電圧変化に
よっても安定したオン・オフ動作ができる。
Here, the current I 1 of each switching element Q 1 , Q 2
As shown at time t 0 and time t 2 , I 2 starts in the negative direction and shuts off in the positive direction. This is the resonance frequency of the resonance circuit in the inductance L 0 and the capacitor C 0 ,
When f 0 as shown in FIG. 10, because the drive frequency fd of the switching elements is set at higher than the resonance frequency f 0. In this way, if the switching element Q 1 is turned off at time t 0 , for example, the resonance current due to the load circuit tends to keep the switching element current I 1 flowing in the positive direction.
2 flows in the negative direction first, and then the switching element Q 2 turns on in the positive direction. Similarly, when turning off the switching element Q 2 is the negative direction of the current flows first to the switching element Q 1, followed by the switching element Q 1 is turned on. At this time, the voltage of each of the switching elements Q 1 and Q 2 shifts to a high voltage when each of them is turned off. When the element voltage rises when it is turned off, it is reverse-biased by the drive circuit and reliably keeps the off state, so stable on / off operation can be performed even when the element voltage changes.

一方、ドライブ周波数を共振周波数f0よりも低い周波
数f1にすると、スイッチング素子の電流は、第11図に
示すような波形になる。この場合には、一方のスイッチ
ング素子がオンする時に、他方のスイッチング素子には
負方向の電流が流れている。したがって、一方のスイッ
チング素子がオンする瞬間に負方向の電流が流れていた
素子に急に高電圧が加わるために負方向電流によるリカ
バリー電流等が流れることから、2つのスイッチング素
子が同時にオンして貫通電流が流れ、第11図に示すよう
な電流波形となる。このため、ロスが増大する等の不都
合があり、これを回避するためには、ドライブ周波数fd
を共振周波数f0よりも高くして、第9図のスイッチン
グ素子電流I1,I2のような波形が得られるようにする必
要がある。
On the other hand, when the drive frequency is set to the frequency f 1 lower than the resonance frequency f 0 , the current of the switching element has a waveform as shown in FIG. In this case, when one switching element is turned on, a negative current is flowing through the other switching element. Therefore, since a high voltage is suddenly applied to the element in which the current in the negative direction was flowing at the moment when one of the switching elements was turned on, a recovery current due to the current in the negative direction flows, so that the two switching elements are turned on at the same time. A through current flows and the current waveform becomes as shown in FIG. Therefore, there is an inconvenience such as an increase in loss, and in order to avoid this, the drive frequency fd
Is required to be higher than the resonance frequency f 0 so that waveforms such as the switching element currents I 1 and I 2 in FIG. 9 can be obtained.

この従来例では、ベースドライブ用のトランスや、フォ
トカプラ等の絶縁素子を用いないで、下側の発振回路3
から、上側の電位の異なるドライブ回路1へ信号を伝達
できるため、IC化に適した方式と言える。しかしなが
ら、時刻t2において、スイッチング素子Q2がオフした
瞬間に、負回路の電流がスイッチング素子Q1を通して
直流電源Vへ回生しようとするが、このときトランジス
タTr1はオン状態で信号伝達用の電流IBが流れているの
で、スイッチング素子Q1を介して直流電源Vに戻る経
路の他に、コンデンサC1からトランジスタTr2、ツェナ
ダイオードZD、トランジスタTr1を通る分流電流Ixの経
路が出来る。これはその瞬間の電流が大きく、コンデン
サC1が高周波的には低インピーダンスと考えられるか
らである。これにより、トランジスタTr2、ツェナダイ
オードZD、トランジスタTr1に対して、大きなストレス
が加わり、損失が増大し、また、電圧V3にも影響を与
えることになるのでドライブ回路1の動作が不安定にな
るという不都合があった。
In this conventional example, the lower oscillation circuit 3 is used without using a transformer for a base drive or an insulating element such as a photocoupler.
Therefore, the signal can be transmitted to the drive circuit 1 having a different potential on the upper side, and thus it can be said that the method is suitable for an IC. However, at the instant when the switching element Q 2 is turned off at time t 2 , the current of the negative circuit tries to regenerate to the DC power supply V through the switching element Q 1, but at this time, the transistor Tr 1 is in the on state and the transistor Tr 1 for signal transmission is used. Since the current I B flows, a path for the shunt current Ix passing from the capacitor C 1 to the transistor Tr 2 , the Zener diode ZD, and the transistor Tr 1 is formed in addition to the path for returning to the DC power source V via the switching element Q 1. . This is because the current at that moment is large and the capacitor C 1 is considered to have low impedance at high frequencies. As a result, a large stress is applied to the transistor Tr 2 , the Zener diode ZD, and the transistor Tr 1 , and the loss increases, and the voltage V 3 is also affected, so that the operation of the drive circuit 1 is unstable. There was an inconvenience.

(発明の目的) 本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、信号伝達回路に分流する回生
電流の影響を減少させて、回路素子に加わるストレスを
低減し、信頼性を高くしたインバータ装置を提供するに
ある。
(Object of the Invention) The present invention has been made in view of the above points,
It is an object of the present invention to provide an inverter device in which the influence of a regenerative current shunted to a signal transmission circuit is reduced, stress applied to a circuit element is reduced, and reliability is improved.

(発明の開示) 本発明に係るインバータ装置にあっては、第1及び第2
のスイッチング素子の直列回路を直流電源に接続し、第
1及び第2のスイッチング素子にてスイッチングされた
出力により交流駆動されるLC回路を含む負荷回路を設
け、各スイッチング素子を前記LC回路の共振周波数より
も高い周波数で交互にオンさせる信号を両スイッチング
素子が同時にオフされるデッドオフタイムを経て発生す
る発振回路を一方のスイッチング素子と同電位側に接続
し、前記一方のスイッチング素子のオフ時で且つ前記デ
ッドオフタイム以外の期間において、他方のスイッチン
グ素子のオン信号を絶縁素子を介さずに電流を流して他
方のスイッチング素子へ伝達する信号伝達回路を具備し
て成るものである。
DISCLOSURE OF THE INVENTION In the inverter device according to the present invention, the first and second
Connect a series circuit of switching elements to a DC power supply, and provide a load circuit including an LC circuit that is AC-driven by the outputs switched by the first and second switching elements, and set each switching element to the resonance of the LC circuit. An oscillation circuit that generates a signal that turns on alternately at a frequency higher than the frequency after a dead-off time in which both switching elements are turned off at the same potential side as one switching element, and when one of the switching elements is off In addition, in a period other than the dead-off time, a signal transmission circuit for transmitting the ON signal of the other switching element to the other switching element by passing a current without passing through the insulating element is provided.

本発明にあっては、このように、LC回路を含む負荷回路
を備え、且つその共振周波数よりも高い周波数でスイッ
チングされるインバータ装置において、発振回路と同電
位側のスイッチング素子のオフ時で且つデッドオフタイ
ム以外の期間に、発振回路 と電位の異なる側のスイッチング素子のオン信号の絶縁
素子を介さずに電流を流して伝達するようにしたので、
負荷側から電源側への回生電流が減少してから信号伝達
経路を導通させることにより、従来例のような大きな分
流電流が流れることはなく、回路素子に加わるストレス
が低減されるものである。
In the present invention, as described above, in the inverter device which includes the load circuit including the LC circuit and is switched at a frequency higher than its resonance frequency, when the switching element on the same potential side as the oscillation circuit is off and During the period other than the dead-off time, the current is passed and transmitted without passing through the insulation element of the ON signal of the switching element on the side with a different potential from the oscillation circuit.
By conducting the signal transmission path after the regenerative current from the load side to the power supply side is reduced, a large shunt current as in the conventional example does not flow, and the stress applied to the circuit element is reduced.

以下、本発明の実施例について説明する。Examples of the present invention will be described below.

実施例1 第1図は本発明の一実施例の要部回路図であり、第2図
はその動作波形図である。第1図回路において、第6図
従来例と同一の部分については図示を省略してある。本
実施例にあっては、第6図従来例において、発振回路3
の信号VBをインバータゲートG1にて反転した信号
B′(第2図(b)参照)により、トランジスタTr1
駆動している。また、上側トランジスタQ1を駆動する
ためのドライブ回路1としては、第8図に示すドライブ
回路2と同じ回路を用いている。
Embodiment 1 FIG. 1 is a circuit diagram of a main part of an embodiment of the present invention, and FIG. 2 is an operation waveform chart thereof. In the circuit of FIG. 1, the same parts as those of the conventional example of FIG. 6 are not shown. In this embodiment, in the conventional example shown in FIG.
The signal V B obtained by inverting the signal V B by the inverter gate G 1 of the '(FIG. 2 (b) see), driving the transistor Tr 1. As the drive circuit 1 for driving the upper transistor Q 1 , the same circuit as the drive circuit 2 shown in FIG. 8 is used.

第2図において、時刻t0で信号VB′が低レベルとな
り、時刻t1で信号VAが高レベルとなると、ドライブ回
路2によりスイッチング素子Q2がオンし、また、信号
B′により、トランジスタTr1がオフしてトランジスタ
Tr2がオフとなり、電圧V3が低レベルとなって電圧V1
が低レベルとなり、スイッチング素子Q1ははオフとな
る。
In FIG. 2, when the signal V B ′ becomes low level at time t 0 and the signal V A becomes high level at time t 1 , the switching element Q 2 is turned on by the drive circuit 2 and also by the signal V B ′. , Transistor Tr 1 is off and transistor
Tr 2 is turned off, voltage V 3 becomes low level, and voltage V 1
Becomes a low level, and the switching element Q 1 is turned off.

時刻t2で信号VAが低レベルとなり、スイッチング素子
2がオフとなり、時刻t3で信号VB′が高レベルとな
り、トランジスタTr1がオン、ツェナイダイオードZDを
介して流れる電流により抵抗R4に電圧が生じて、トラ
ンジスタTr2がオンし、電圧V3が高レベルとなり、ドラ
イブ回路1を通じて電圧V1も高レベルとなって、スイ
ッチング素子Q1がオンする。その後、時刻t4で再びス
イッチング素子Q1がオフして、以上の動作の繰り返し
を行なう。
At time t 2 , the signal V A becomes low level, the switching element Q 2 is turned off, at time t 3 , the signal V B ′ becomes high level, the transistor Tr 1 is turned on, and the resistance flows due to the current flowing through the Zener diode ZD. A voltage is generated in R 4 , the transistor Tr 2 is turned on, the voltage V 3 becomes high level, the voltage V 1 also becomes high level through the drive circuit 1, and the switching element Q 1 is turned on. After that, at time t 4 , the switching element Q 1 is turned off again, and the above operation is repeated.

本実施例にあっては、トランジスタTr1がオンして、上
側のドライブ回路1に信号を伝達するのは、第2図
(c)に示すように、時刻t3〜t4の間である。スイッ
チング素子Q2がオフする時(時刻t2)にスイッチング
素子Q1の負方向に流れる電流、つまり、直流電源Vの
側に回生する電流は最大となり、その後、徐々に減少し
ていく。従来例では時刻t2では既にトランジスタTr1
オンしており、大きな負方向電流が流れたが、本発明で
は時刻t3で初めてトランジスタTr1がオンするので、第
2図(h)に示すような低いレベルの負方向電流が、分
流電流Ixとなる。このため、この不都合な電流Ixは従来
例に比べて大幅に減少し、損失の少ない安定な動作が可
能となるものである。
In the present embodiment, the transistor Tr 1 is turned on and the signal is transmitted to the upper drive circuit 1 during the time t 3 to t 4 as shown in FIG. 2 (c). . The current flowing in the negative direction of the switching element Q 1 when the switching element Q 2 is turned off (time t 2 ), that is, the current regenerated on the side of the DC power supply V becomes maximum, and then gradually decreases. In the conventional example, the transistor Tr 1 has already been turned on at time t 2 and a large negative current has flowed. However, in the present invention, the transistor Tr 1 is turned on for the first time at time t 3 , so that it is shown in FIG. 2 (h). Such a low level negative current becomes the shunt current Ix. Therefore, this inconvenient current Ix is greatly reduced as compared with the conventional example, and stable operation with less loss becomes possible.

実施例2 第3図は本発明の第2実施例の回路図である。本実施例
にあっては、トランジスタTr1を飽和領域で動作させな
いで、能動領域で動作させるものであり、抵抗R3を介
してトランジスタTr10に流れる電流によって決まる一定
の電流IBを信号伝達用に用いたものである。したがっ
て、電圧VLやコンデンサC1の電圧の変動等によっても
電流IBの値が、抵抗R3の値等によって決まる設定電流
値にほぼ保たれて、安定な信号伝達が可能となる。その
他の構成については、実施例1と同様であり、トランジ
スタTr1の駆動信号をインバータゲートG1にて反転させ
ると共に、上側トランジスタQ1を駆動するためのドラ
イブ回路1として、第8図に示すドライブ回路2と同じ
回路を用いて、スイッチング素子Q2のオフ時に電流IB
を流すことにより、スイッチング素子Q1のオン信号を
スイッチング素子Q1に伝達している。
Second Embodiment FIG. 3 is a circuit diagram of a second embodiment of the present invention. In this embodiment, the transistor Tr 1 is not operated in the saturation region but is operated in the active region, and a constant current I B determined by the current flowing through the transistor Tr 10 via the resistor R 3 is transmitted. It was used for. Therefore, the value of the current I B by fluctuation of voltage V L and the voltage of the capacitor C 1, substantially kept in the set current value determined by the value or the like of the resistor R 3, it is possible to stable signal transmission. The other components are the same as in Example 1, with reversing the driving signals of the transistor Tr 1 by the inverter gate G 1, as a drive circuit 1 for driving the upper transistors Q 1, shown in FIG. 8 Using the same circuit as the drive circuit 2, the current I B is generated when the switching element Q 2 is off.
By flowing, and transmits an ON signal of the switching element Q 1 to the switching element Q 1.

なお、第6図従来例回路においても、トランジスタTr1
とTr10よりなるカレントミラー回路を用いることによ
り、分流電流Ixの定電流化を計ることができるが、現実
には100%完全なミラー効果が簡単には得られないた
め、不都合な電流Ixの影響をより完全に除去するには、
本発明の構成を採ることが必要となるものである。
Even in the conventional circuit shown in FIG. 6, the transistor Tr 1
By using a current mirror circuit composed of Tr 10 and Tr 10 , the shunt current Ix can be made constant, but in reality, it is not possible to easily obtain a 100% perfect mirror effect. To remove the effect more completely,
It is necessary to adopt the configuration of the present invention.

実施例3 第4図は本発明の第3実施例の回路図である。本実施例
にあっては、トランジスタTr1を飽和領域で動作させ、
定電流回路の機能を定電流素子Isによって得るようにし
たものであり、信号伝達用の電流IBを定電流化するこ
とにより、実施例2の場合と同様に、安定な動作が得ら
れるものである。
Third Embodiment FIG. 4 is a circuit diagram of a third embodiment of the present invention. In this embodiment, the transistor Tr 1 is operated in the saturation region,
A function of a constant current circuit is obtained by a constant current element Is, and a stable operation is obtained as in the case of the second embodiment by converting the signal transmission current I B into a constant current. Is.

実施例4 第5図は本発明の第4実施例の回路図である。本実施例
にあっては、実施例2において、抵抗R4に代えてトラ
ンジスタTr11を接続し、トランジスタTr2に流れる電流
をも定電流化したものである。これにより、信号伝達用
の各トランジスタTr1,Tr2が飽和領域ではなく能動領域
で動作するため、より高速な動作を行うに際して有効な
方式である。
Fourth Embodiment FIG. 5 is a circuit diagram of a fourth embodiment of the present invention. In this embodiment, the transistor Tr 11 is connected instead of the resistor R 4 in the second embodiment, and the current flowing through the transistor Tr 2 is also made constant. As a result, the transistors Tr 1 and Tr 2 for signal transmission operate in the active region rather than the saturation region, which is an effective method for higher-speed operation.

なお、特に図示しないが、フルブリッジ構成のインバー
タ回路、つまり、第3及び第4のスイッチング素子の直
列回路を電源と並列に接続し、負荷回路を第1及び第2
のスイッチング素子の接続点と第3及び第4のスイッチ
ング素子の接続点との間に接続し、互いに対角方向のス
イッチング素子を同時にオンオフし、負荷回路に交番す
る電流を供給するようにしたインバータ回路において
も、発振回路と異電位側のドライブ回路のオン信号を同
電位側のスイッチング素子のオフ時に電流を流すことに
より伝達すれば同様の効果が得られるものである。
Although not particularly shown, a full-bridge type inverter circuit, that is, a series circuit of third and fourth switching elements is connected in parallel with a power source, and load circuits are connected to the first and second load circuits.
Connected between the connection point of the switching element and the connection point of the third and fourth switching elements, and simultaneously turns on and off the switching elements in diagonal directions to supply alternating current to the load circuit. Also in the circuit, the same effect can be obtained by transmitting the ON signal of the drive circuit on the side of the different potential from that of the oscillation circuit by flowing the current when the switching element on the side of the same potential is turned off.

(発明の効果) 本発明は上述のように、LC回路を含む負荷回路を備え、
且つその共振周波数よりも高い周波数でスイッチングさ
れるインバータ装置において、発振回路と同電位側のス
イッチング素子のオフ時で且つデッドオフタイム以外の
期間に、発振回路とは異電位側のスイッチング素子のオ
ン信号を絶縁素子を介さずに電流を流して伝達するよう
にしたから、負荷側から電源側への回生電流が減少して
から信号伝達経路を導通させることになり、したがっ
て、従来例のような大きな分流電流が流れることはな
く、回路素子へのストレスも少なく、動作が安定で、信
頼性の高いインバータ装置を提供できるという効果があ
る。
(Effect of the invention) As described above, the present invention includes the load circuit including the LC circuit,
In an inverter device that is switched at a frequency higher than its resonance frequency, when a switching element on the same potential side as the oscillation circuit is off and during a period other than the dead off time, the switching element on a different potential side from the oscillation circuit is on. Since the signal is transmitted by passing the current without passing through the insulating element, the signal transmission path is made conductive after the regenerative current from the load side to the power source side is reduced. There is an effect that a large shunt current does not flow, a stress on a circuit element is small, an operation is stable, and a highly reliable inverter device can be provided.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1実施例の回路図、第2図は同上の
動作説明図、第3図は本発明の第2実施例の回路図、第
4図は本発明の第3実施例の回路図、第5図は本発明の
第4実施例の回路図、第6図は従来例の回路図、第7図
及び第8図はその要部回路図、第9図は同上の動作説明
図、第10図は負荷回路の共振特性を示す図、第11図はス
イッチング素子に流れる電流波形を示す図である。 G1はインバータゲートである。
1 is a circuit diagram of a first embodiment of the present invention, FIG. 2 is an operation explanatory diagram of the same as above, FIG. 3 is a circuit diagram of a second embodiment of the present invention, and FIG. 4 is a third embodiment of the present invention. An example circuit diagram, FIG. 5 is a circuit diagram of a fourth embodiment of the present invention, FIG. 6 is a circuit diagram of a conventional example, FIGS. 7 and 8 are main part circuit diagrams, and FIG. 9 is the same as above. FIG. 10 is an operation explanatory diagram, FIG. 10 is a diagram showing a resonance characteristic of the load circuit, and FIG. 11 is a diagram showing a current waveform flowing in the switching element. G 1 is an inverter gate.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】第1及び第2のスイッチング素子の直列回
路を直流電源に接続し、第1及び第2のスイッチング素
子にてスイッチングされた出力により交流駆動されるLC
回路を含む負荷回路を設け、各スイッチング素子を前記
LC回路の共振周波数よりも高い周波数で交互にオンさせ
る信号を両スイッチング素子が同時にオフされるデッド
オフタイムを経て発生する発振回路を一方のスイッチン
グ素子と同電位側に接続し、前記一方のスイッチング素
子のオフ時で且つ前記デッドオフタイム以外の期間にお
いて、他方のスイッチング素子のオン信号を絶縁素子を
介さずに電流を流して他方のスイッチング素子へ伝達す
る信号伝達回路を具備して成ることを特徴とするインバ
ータ装置。
1. A LC circuit in which a series circuit of first and second switching elements is connected to a DC power source, and AC is driven by the outputs switched by the first and second switching elements.
A load circuit including a circuit is provided, and each switching element is
An oscillation circuit that generates a signal that turns on alternately at a frequency higher than the resonance frequency of the LC circuit after a dead-off time in which both switching elements are turned off at the same potential side as one switching element When the element is off and during a period other than the dead-off time, a signal transmission circuit for transmitting an on signal of the other switching element to the other switching element by passing a current without passing through the insulating element is provided. Characteristic inverter device.
【請求項2】前記他方のスイッチング素子の両端に、そ
の駆動用電源となるコンデンサを抵抗を介して並列に接
続し、該コンデンサの一端は両スイッチング素子の接続
点に接続したことを特徴とする特許請求の範囲第1項記
載のインバータ装置。
2. A capacitor serving as a driving power source for the other switching element is connected in parallel via a resistor, and one end of the capacitor is connected to a connection point of both switching elements. The inverter device according to claim 1.
【請求項3】前記発振回路から出力される前記他方のス
イッチング素子のオン信号を電流信号に変換する第1の
カレントミラー回路を前記発振回路と同電位側に設ける
と共に、該電流信号を受けて前記他方のスイッチング素
子のオン信号を再生する第2のカレントミラー回路を前
記他方のスイッチング素子の電位側に設けたことを特徴
とする特許請求の範囲第2項記載のインバータ装置。
3. A first current mirror circuit for converting an ON signal of the other switching element output from the oscillation circuit into a current signal is provided on the same potential side as the oscillation circuit, and receives the current signal. 3. The inverter device according to claim 2, wherein a second current mirror circuit that reproduces an ON signal of the other switching element is provided on the potential side of the other switching element.
JP62006488A 1987-01-14 1987-01-14 Inverter device Expired - Lifetime JPH07108093B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62006488A JPH07108093B2 (en) 1987-01-14 1987-01-14 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62006488A JPH07108093B2 (en) 1987-01-14 1987-01-14 Inverter device

Publications (2)

Publication Number Publication Date
JPS63174572A JPS63174572A (en) 1988-07-19
JPH07108093B2 true JPH07108093B2 (en) 1995-11-15

Family

ID=11639860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62006488A Expired - Lifetime JPH07108093B2 (en) 1987-01-14 1987-01-14 Inverter device

Country Status (1)

Country Link
JP (1) JPH07108093B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1228900B (en) * 1989-02-27 1991-07-09 Sgs Thomson Microelectronics INTEGRATED MONOLITHIC STRUCTURE FOR TWO-STAGE PILOTING SYSTEM WITH CIRCUIT COMPONENT LEVEL TRANSLATOR OF THE PILOT SIGNAL FOR POWER TRANSISTORS.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5889074A (en) * 1981-11-20 1983-05-27 Mitsubishi Electric Corp Power converter circuit
JPS6172089U (en) * 1984-10-15 1986-05-16

Also Published As

Publication number Publication date
JPS63174572A (en) 1988-07-19

Similar Documents

Publication Publication Date Title
JPH07263973A (en) Low power loss amplifier for analogue signal using cf-zvs-mrc
JPH0357713B2 (en)
JPH07222493A (en) Control equipment for dc actuator in electronic equipment for electric power
EP0336952A1 (en) A dc to dc power converter
JPH0379957B2 (en)
JP4386743B2 (en) Resonant circuit
US4242626A (en) AC Motor drive
JP2638625B2 (en) MOS-FET gate drive circuit
JPH07108093B2 (en) Inverter device
CN1307778C (en) Switch mode power source
JP2634807B2 (en) Inverter device
US3426283A (en) Quadrature signal suppression circuit
JP2688411B2 (en) Inverter device
JPS6047540A (en) Ringer
JP3758553B2 (en) Clock oscillation circuit and switching regulator having the same
JP2740174B2 (en) Inverter device
JP2811377B2 (en) AC power supply
JP2504698Y2 (en) Inverter
JPH03116696A (en) Discharge lamp lighting device
JPS6027273B2 (en) inverter circuit
JPH1169777A (en) Power-supply device
JPH0713435Y2 (en) Inverter device
JPH0150318B2 (en)
JP2774112B2 (en) Inverter device
JPH06245538A (en) Direct current/alternate current power converter which prevents influence on output voltage by dead time, and its drive system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term