JP2504698Y2 - Inverter - Google Patents

Inverter

Info

Publication number
JP2504698Y2
JP2504698Y2 JP1990117018U JP11701890U JP2504698Y2 JP 2504698 Y2 JP2504698 Y2 JP 2504698Y2 JP 1990117018 U JP1990117018 U JP 1990117018U JP 11701890 U JP11701890 U JP 11701890U JP 2504698 Y2 JP2504698 Y2 JP 2504698Y2
Authority
JP
Japan
Prior art keywords
buffer
level
drive signal
output
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1990117018U
Other languages
Japanese (ja)
Other versions
JPH0476191U (en
Inventor
博 赤石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1990117018U priority Critical patent/JP2504698Y2/en
Publication of JPH0476191U publication Critical patent/JPH0476191U/ja
Application granted granted Critical
Publication of JP2504698Y2 publication Critical patent/JP2504698Y2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、発振回路又はマイクロコンピュータからの
信号で、例えばパワーMOS-FETを使用した2個のスイッ
チング素子を交互に駆動して交流電圧を発生するインバ
ータに関するものであり、詳しくは発振回路またはマイ
クロコンピュータからの信号が供給電圧の低下あるいは
ノイズによる誤動作等で、一方のレベルに固定した場合
の回路の保護に関するものである。
DETAILED DESCRIPTION OF THE INVENTION <Industrial field of application> The present invention uses a signal from an oscillation circuit or a microcomputer to alternately drive two switching elements using, for example, a power MOS-FET to generate an AC voltage. The present invention relates to a generated inverter, and more particularly to protection of a circuit when a signal from an oscillation circuit or a microcomputer is fixed to one level due to a malfunction of a supply voltage or noise.

〈従来の技術〉 2個のスイッチング素子を交互に駆動して直流/交流
変換するインバータの従来例の構成を第4図に、信号の
タイムチャートを第5図に示す。第4図の(a)点と
(b)点での信号波形は第5図の(a),(b)で表さ
れる。
<Prior Art> FIG. 4 shows a configuration of a conventional example of an inverter that drives two switching elements alternately to perform DC / AC conversion, and FIG. 5 shows a signal time chart. The signal waveforms at points (a) and (b) in FIG. 4 are represented by (a) and (b) in FIG.

1はスイッチング素子を駆動する信号を発生する駆動
信号で例えば、発振回路またはマイクロコンピュータで
ある。Q1,Q2はスイッチング素子を駆動するためのCMOS
ゲートで構成されたバッファ、Q3,Q4はパワーMOS-FETに
用いたスイッチング素子、2はトランスである。このと
きの発振回路1からの信号は、第3図の(a),(b)
で表されるような逆相の矩形波とする。ここで、時刻t
以後、発振回路1からの信号が止まってしまった場合、
Q3がONのままなのでトランス2のインピーダンスがなく
なりVccとGNDが短絡し、トランス及びトランジスタに過
電流が流れる。なお、(a)がHレベルで止まった場合
はQ4がONのままとなり上と同様の現象がおきる。
Reference numeral 1 is a drive signal for generating a signal for driving the switching element, which is, for example, an oscillation circuit or a microcomputer. Q1 and Q2 are CMOS for driving switching elements
A buffer composed of gates, Q3 and Q4 are switching elements used in the power MOS-FET, and 2 is a transformer. The signal from the oscillation circuit 1 at this time is (a) and (b) in FIG.
It is assumed that it is a rectangular wave of opposite phase as shown by. Where time t
After that, if the signal from the oscillator circuit 1 stops,
Since Q3 remains ON, the impedance of transformer 2 disappears and Vcc and GND are short-circuited, causing an overcurrent to flow in the transformer and transistor. When (a) stops at H level, Q4 remains ON and the same phenomenon as above occurs.

〈考案が解決しようとする課題〉 このように電源のトランスが短絡してしまうと非常に
危険である。
<Problems to be solved by the invention> It is extremely dangerous if the transformer of the power supply is short-circuited in this way.

本考案は、このような問題点を解決するためになされ
たものであり、スイッチング素子の駆動信号が止まって
しまった場合には両方のスイッチング素子ともにOFFと
なりトランス及びトランジスタに過電流が流れることを
防ぐインバータの実現を目的とする。
The present invention has been made to solve such a problem, and when the drive signal of the switching element is stopped, both switching elements are turned off and an overcurrent flows in the transformer and the transistor. The purpose is to realize a preventive inverter.

〈課題を解決するための手段〉 本考案は、 駆動信号源が発生する互いに逆相になった駆動信号を
2個のバッファでそれぞれ受け、これらのバッファの出
力で2個のスイッチング素子を交互に駆動して直流電圧
を交流電圧に変換するインバータにおいて、前記バッフ
ァごとに設けられていて、抵抗とコンデンサーからな
り、前記駆動信号源の出力端とバッファの入力端の間に
接続された微分回路と、 入力部に、アノードはバッファの入力端にカソードは
電源電位点に接続されたダイオードと、アノードはコモ
ン電位点にカソードはバッファの入力端に接続された入
力保護用ダイオードを有するバッファと、 を具備し、駆動信号のレベルが固定されたときに、Hレ
ベル信号を出力するバッファに接続された微分回路の出
力は、抵抗とコンデンサーで与えられる時定数で変化し
てこのバッファの出力をLレベル信号に落とすことを特
徴とするインバータである。
<Means for Solving the Problems> According to the present invention, two buffers receive drive signals generated by a drive signal source and having opposite phases to each other, and two switching elements are alternately provided at the outputs of these buffers. In an inverter that drives and converts a DC voltage into an AC voltage, a differentiation circuit that is provided for each of the buffers and that includes a resistor and a capacitor, and that is connected between the output end of the drive signal source and the input end of the buffer. , The input terminal has a diode having an anode connected to the input terminal of the buffer, the cathode connected to the power supply potential point, the anode having a common potential point, and the input protection diode connected to the cathode input terminal of the buffer. The output of the differentiation circuit, which is provided and is connected to the buffer that outputs the H level signal when the level of the drive signal is fixed, is a resistor and a capacitor. It is an inverter characterized in that the output of this buffer is dropped to an L level signal by changing it with a time constant given by.

〈作用〉 スイッチング素子の駆動信号源が動作を停止したと
き、ここから出力されていた逆相の信号のうちどちらか
がLレベルに固定されていると、このさきのスイッチン
グ素子はONになったままである。これをさけるために、
駆動信号が与えられる入力段にコンデンサーを取り付け
その出力を抵抗でプルアップし、信号がLレベルで停止
しても、ある一定の時間が過ぎるとHレベルになりスイ
ッチング素子は2個ともOFFとなる。このためトランス
の電源(VccとGND)が短絡することがない。
<Operation> When the drive signal source of the switching element stops its operation, if one of the reverse-phase signals output from this is fixed at the L level, the switching element before this turns on. Up to. To avoid this,
Even if a capacitor is attached to the input stage where a drive signal is given and the output is pulled up by a resistor and the signal stops at L level, it becomes H level after a certain period of time and both switching elements are turned off. . Therefore, the power supply (Vcc and GND) of the transformer is not short-circuited.

〈実施例〉 以下図面を用いて、本考案の一実施例を詳細に説明す
る。第1図は本考案の一実施例の構成図である。第1図
において第4図と同一のものは同一符号を付ける。第2
図は第1図に記載されているCMOSゲートQ1,Q2の説明図
である。
<Embodiment> An embodiment of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram of one embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 4 are designated by the same reference numerals. Second
The figure is an illustration of the CMOS gates Q1 and Q2 shown in FIG.

C1,C2は一端が駆動信号源1に他端はバッファQ1,Q2の
入力端子にそれぞれ接続されたコンデンサー、R1,R2は
一端は電位点Vccに他端はバッファQ1,Q2の入力端子にそ
れぞれ接続された抵抗、Q1,Q2はスイッチング素子を駆
動するためのCMOSゲートで構成されたバッファである。
尚、第2図のD1,D2は、クランプダイオードであり、コ
ンデンサーC1,C2のAC結合により第1図の(c),
(d)の出力がGND中心になることを防いでいる。
One end of C1 and C2 is connected to the drive signal source 1 and the other end is connected to the input terminals of the buffers Q1 and Q2, respectively. R1 and R2 are connected to the potential point Vcc and the other end to the input terminals of the buffers Q1 and Q2, respectively. The connected resistors Q1 and Q2 are buffers composed of CMOS gates for driving switching elements.
In addition, D1 and D2 in FIG. 2 are clamp diodes, and by AC coupling of the capacitors C1 and C2, (c) of FIG.
It prevents the output of (d) from becoming the center of GND.

第3図は第1図のインバータの各信号のタイムチャー
トである。第2図の(a)〜(f)の信号は第1図の
(a)点〜(f)点における信号に対応する。駆動信号
源1からの信号は、第2図の(a),(b)で現される
ような逆相の矩形波とする信号で、コンデンサーC1、C2
を通過すると、(c),(d)のようになる、この微分
波形(c),(d)は、抵抗R1,R2、コンデンサーC1,C
2、の定数によって決まる。(a)の周波数ではスレッ
ショルド・レベルまで達しない定数を選ばねばならな
い。CMOSバッファQ1、Q2の出力は(e),(f)とな
る。
FIG. 3 is a time chart of each signal of the inverter shown in FIG. The signals (a) to (f) in FIG. 2 correspond to the signals at points (a) to (f) in FIG. The signal from the driving signal source 1 is a signal having a rectangular wave of opposite phase as shown in (a) and (b) of FIG. 2, and the capacitors C1 and C2.
After passing through, the differential waveforms (c) and (d) are as shown in (c) and (d).
It depends on the constant of 2. At the frequency of (a), a constant that does not reach the threshold level must be selected. The outputs of the CMOS buffers Q1 and Q2 are (e) and (f).

ここで、時刻t以後、発振回路1からの信号レベルが
固定した場合、(a)がLレベルに固定してしまう。こ
の瞬間(e)はHレベルであるが、(c)は抵抗R1、コ
ンデンサーC1、のもつ定数でしだいにHレベルに近くな
る。(c)がCMOSバッファQ1のスレッショルド・レベル
達すると(e)はLレベルになるのでパワーMOS-FET Q3
はOFFされトランス2には電流が流れないのでVccとGND
がショートしない。
Here, after the time t, when the signal level from the oscillation circuit 1 is fixed, (a) is fixed to the L level. At this moment (e), it is at H level, but (c) is a constant of the resistor R1 and the capacitor C1, and gradually approaches H level. When (c) reaches the threshold level of CMOS buffer Q1, (e) becomes L level, so power MOS-FET Q3
Is turned off and no current flows through transformer 2, so Vcc and GND
Does not short.

〈考案の効果〉 以上詳細に説明したように、駆動信号源が動作を停止
したときでも、スイッチング素子が2個ともOFFしてい
るのでトランスのVccとGNDがショートせずトランス及び
トランジスタに過電流が流れないので安全である。
<Effect of the device> As explained in detail above, even when the drive signal source stops operating, both switching elements are off, so Vcc and GND of the transformer do not short-circuit and overcurrent in the transformer and transistor. Is safe because it does not flow.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例の構成図、第2図は第1図に
記載されているCMOSゲートQ1,Q2の説明図、第3図は第
1図の動作を示すタイムチャート、第4図は従来例の回
路図、第5図は第4図の動作を示すタイムチャートであ
る。 1……駆動信号源、2……トランス、C1、C2……コンデ
ンサー、R1、R2……抵抗、Q1、Q2……バッファ、Q3、Q4
……スイッチング素子、D1、D2……保護ダイオード、。
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an explanatory diagram of the CMOS gates Q1 and Q2 shown in FIG. 1, and FIG. 3 is a time chart showing the operation of FIG. FIG. 4 is a circuit diagram of a conventional example, and FIG. 5 is a time chart showing the operation of FIG. 1 ... Driving signal source, 2 ... Transformer, C1, C2 ... Capacitor, R1, R2 ... Resistor, Q1, Q2 ... Buffer, Q3, Q4
...... Switching element, D1, D2 …… Protection diode ,.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of utility model registration request] 【請求項1】駆動信号源が発生する互いに逆相になった
駆動信号を2個のバッファでそれぞれ受け、これらのバ
ッファの出力で2個のスイッチング素子を交互に駆動し
て直流電圧を交流電圧に変換するインバータにおいて、
前記バッファごとに設けられていて、抵抗とコンデンサ
ーからなり、前記駆動信号源の出力端とバッファの入力
端の間に接続された微分回路と、 入力部に、アノードはバッファの入力端にカソードは電
源電位点に接続されたダイオードと、アノードはコモン
電位点にカソードはバッファの入力端に接続された入力
保護用ダイオードを有するバッファと、 を具備し、駆動信号のレベルが固定されたときに、Hレ
ベル信号を出力するバッファに接続された微分回路の出
力は、抵抗とコンデンサーで与えられる時定数で変化し
てこのバッファの出力をLレベル信号に落とすことを特
徴とするインバータ。
Claims: 1. Two buffers receive drive signals generated by a drive signal source and having opposite phases to each other, and the two switching elements are alternately driven by the outputs of these buffers to convert a DC voltage into an AC voltage. In the inverter that converts to
A differentiation circuit, which is provided for each buffer and includes a resistor and a capacitor, is connected between the output end of the drive signal source and the input end of the buffer, and the input part, the anode is the input end of the buffer, and the cathode is the A diode connected to the power supply potential point, a buffer having an input protection diode connected to the common potential point at the anode and a cathode at the input end of the buffer, and when the level of the drive signal is fixed, An inverter characterized in that the output of a differentiating circuit connected to a buffer that outputs an H level signal changes with a time constant given by a resistor and a capacitor to drop the output of this buffer into an L level signal.
JP1990117018U 1990-11-07 1990-11-07 Inverter Expired - Fee Related JP2504698Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1990117018U JP2504698Y2 (en) 1990-11-07 1990-11-07 Inverter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1990117018U JP2504698Y2 (en) 1990-11-07 1990-11-07 Inverter

Publications (2)

Publication Number Publication Date
JPH0476191U JPH0476191U (en) 1992-07-02
JP2504698Y2 true JP2504698Y2 (en) 1996-07-10

Family

ID=31864886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1990117018U Expired - Fee Related JP2504698Y2 (en) 1990-11-07 1990-11-07 Inverter

Country Status (1)

Country Link
JP (1) JP2504698Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416633B2 (en) * 2000-09-11 2003-06-16 キヤノン株式会社 High voltage square wave generator

Also Published As

Publication number Publication date
JPH0476191U (en) 1992-07-02

Similar Documents

Publication Publication Date Title
JPH07222493A (en) Control equipment for dc actuator in electronic equipment for electric power
JPS6335002A (en) High efficiency mosfet sinewave generator
US4811185A (en) DC to DC power converter
JP2003018853A (en) Common mode current reduction method
JP2716105B2 (en) Alternating constant current circuit
JP2504698Y2 (en) Inverter
JP2688660B2 (en) Inverter device
JP2638625B2 (en) MOS-FET gate drive circuit
JP2934689B2 (en) Inverter device
JPS62144411A (en) Power amplifier circuit
JPH08251938A (en) Inverter
KR820000378B1 (en) Low frequenc inverter
JPH07327361A (en) Inverter
JPH0715213Y2 (en) Switching transistor drive circuit
JPH0624314B2 (en) High frequency conversion circuit
JP3348117B2 (en) Voltage-voltage converter
JP2688661B2 (en) Inverter device
JP2986200B2 (en) Inverter device
JPS5914823Y2 (en) voltage converter
JP3805149B2 (en) DC-DC converter
KR910009080B1 (en) Switching circuit
JPH06245538A (en) Direct current/alternate current power converter which prevents influence on output voltage by dead time, and its drive system
JPH08237960A (en) Piezoelectric transformer driver
JPS5914853Y2 (en) Computing device for electromagnetic flowmeter
JP2742820B2 (en) Power supply

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees