KR910009080B1 - Switching circuit - Google Patents

Switching circuit Download PDF

Info

Publication number
KR910009080B1
KR910009080B1 KR1019880015219A KR880015219A KR910009080B1 KR 910009080 B1 KR910009080 B1 KR 910009080B1 KR 1019880015219 A KR1019880015219 A KR 1019880015219A KR 880015219 A KR880015219 A KR 880015219A KR 910009080 B1 KR910009080 B1 KR 910009080B1
Authority
KR
South Korea
Prior art keywords
circuit
nand gate
transformer
inverter
output
Prior art date
Application number
KR1019880015219A
Other languages
Korean (ko)
Other versions
KR900008775A (en
Inventor
장금식
Original Assignee
장금식
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 장금식 filed Critical 장금식
Priority to KR1019880015219A priority Critical patent/KR910009080B1/en
Publication of KR900008775A publication Critical patent/KR900008775A/en
Application granted granted Critical
Publication of KR910009080B1 publication Critical patent/KR910009080B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

A demodulator (2) for transmitting the wide band frequency through a transformer is added to a dead time control circuit (1) in the switching circuit. The demodulated waves which phase difference is 180 deg. against to the input wave are transmitted through two transformers (T1-2) respectively, and the original wave is reproduced by mixing the transmitted ones. The circuit uses a MOSFET which gate control is easy, then the high power signal transmission is possible. It also transmits the signal having DC element because the band width is broad.

Description

스위칭회로Switching circuit

제1도는 본 발명의 전체 구성회로도.1 is an overall configuration circuit diagram of the present invention.

제2도는 본 발명에 있어서 각부파형도.2 is an angle waveform diagram in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 데드타임 조정회로1: dead time adjustment circuit

2 : 트랜스를 이용한 광대역 주파수 전송변조회로2: wideband frequency transmission modulation circuit using transformer

I2-I14: 인버터 IC,ND4-ND9: 난드게이트I 2 -I 14 : Inverter IC, ND 4 -ND 9 : NANDGATE

IC,C3,C4: 콘덴서 D2-D5: 다이오드IC, C 3 , C 4 : Capacitor D 2 -D 5 : Diode

T1,T2: 트랜스포머 TR3-TR5: 트랜지스터T 1 , T 2 : Transformer TR 3 -TR 5 : Transistor

R1-R10: 저항R 1 -R 10 : resistance

본 발명은 스위칭회로에 관한 것으로서, 데드타임조정회로에 트랜스를 이용한 광대역 주파수 전송변조회로를 부가시킨 것으로 입력파가 180° 다른 위상의 변조를 한 변조파를 각각 별도로 2개의 트랜스를 써서 전송한 다음 다시 합성(Mix)하여 원래 파형을 얻도록 하는 것으로 포토카풀러소자를 사용할 경우에 비하여 MOSFET와 같이 많은 게이트전류를 필요로 하지 않는 소자의 게이트를 제어하여서 스위칭할 수 있는 충분한 전력에너지의 신호전달이 가능하도록 하고 또 주파수 대역폭이 넓어져서 DC 성분의 신호전달도 가능하고, 회로구성이 간단하면서 신호효율이 좋은 스위칭회로를 제공하는 것을 목적으로 한다.The present invention relates to a switching circuit, which adds a wideband frequency transmission modulation circuit using a transformer to a dead time adjustment circuit. In order to obtain the original waveform by combining (Mix) again, the signal transmission of sufficient power energy that can switch by controlling the gate of the device that does not require a lot of gate current, such as MOSFET, compared to the case of using a photo-coupler device It is also an object of the present invention to provide a switching circuit having a high signal efficiency with a simple circuit configuration and capable of signal transmission of DC components due to the wider frequency bandwidth.

종래에 포토카풀러소자를 사용한 스위칭회로가 있었으나, 포토카풀러소자는 직접으로는 MOSFET의 게이트에 온, 오프가 될만한 전력의 출력이 나오지 않았으므로 절연된 전원회로를 별도로 설치하고 트랜지스터 및 IC를 사용하여 다시 증폭해 주어야 하는 번거로움이 있고, 또 전기신호전달이 작기 때문에 증폭회로를 별도로 달아주어야 하고 또 출력전압이 낮아 신호효율이 낮은 폐단이 있고, 구조가 복잡하고 고가로 되는 등의 결함이 있었다.Conventionally, there has been a switching circuit using a photocoupler element, but since the photocoupler element does not directly output power to be turned on or off at the gate of the MOSFET, an insulated power circuit is separately installed and a transistor and an IC are used. There is a need to amplify again, and because the electric signal transmission is small, the amplification circuit must be attached separately, and the output voltage is low, the signal efficiency is low, and the structure is complicated and expensive. .

본 발명의 종래 스위칭회로의 그와 같은 결함을 제거하고 새로운 파워스위칭(Power Swiching)소자인 MOSFET를 이용한 반도체 스위칭회로를 제공하고저 하는 것으로 이를 첨부도면에 의거하여 구조와 작용 효과를 상세히 설명하면 다음과 같다.The present invention provides a semiconductor switching circuit using a MOSFET, which is a new power switching device, which eliminates such defects of the conventional switching circuit of the present invention. Same as

본 고안은 데드타임조정회로(1)에 트랜스를 이용한 광대역 주파수 전송변조회로(2)를 부가 연결하고 또 출력증폭회로(3)와 MOSFET(F1), (F2)를 이용 연결하여 되는 스위칭회로이다.The present invention is connected to the dead time adjustment circuit (1) by additionally connecting a wideband frequency transmission modulation circuit (2) using a transformer and the output amplification circuit (3) and the MOSFET (F 1 ), (F 2 ) switching Circuit.

데드타임조정회로(1)는 인버터 IC(I2), (I3)를 직렬로 하여 난드게이트 IC(ND4)의 입력에 연결하고 난드게이트 IC(ND5)의 입력 한쪽을 인버터 IC(I2), (I3)의 사이에 연결하며, 난드게이트 IC(ND5)의 입력 다른 한쪽은 저항(R2), 콘덴서(C2)로 이루어지는 미분회로의 출력에 접속하고, 난드게이트 IC(ND4)의 출력은 저항(R1), 콘덴서(C1)으로 이루어지는 미분회로의 출력에 접속구성한다.The dead time adjustment circuit 1 connects the inverter ICs I 2 and I 3 in series to the input of the NAND gate IC ND 4 , and connects one side of the input of the NAND gate IC ND 5 to the inverter IC I. 2 ), (I 3 ), and the other end of the NAND gate IC (ND 5 ) is connected to the output of the differential circuit composed of a resistor (R 2 ) and a capacitor (C 2 ), and the NAND gate IC ( The output of ND 4 ) is connected to the output of the differential circuit composed of the resistor R 1 and the capacitor C 1 .

또한 트랜스를 이용한 광대역 주파수 전송변조회로(2)는, 인버터 IC(I14), (I13), (I12), (I11)를 직렬로 접속하고, 콘덴서(C3), 저항(R7), (R8)은 그 일단을 같이 접속하되 콘덴서(C3)의 일단은 인버터 IC(I13)의 출력에, 저항(R7)의 일단은 IC(I14)의 출력에, 저항(R8)의 일단은 인버터 IC(I14)의 출력에 각각 접속한다.In addition, the wideband frequency transmission modulation circuit 2 using a transformer connects inverter ICs I 14 , I 13 , I 12 , and I 11 in series, and a capacitor C 3 and a resistor R. 7 ), (R 8 ) are connected together at one end, one end of the capacitor (C 3 ) to the output of the inverter IC (I 13 ), one end of the resistor (R 7 ) to the output of the IC (I 14 ), One end of R 8 is connected to the output of inverter IC I 14 , respectively.

또한 난드게이트 IC(ND8), (ND9)의 입력은 각각 인버터 IC(I12), (I11)와 난드게이트 IC(ND6)의 출력에 접속하고, 트랜지스터(TR3), (TR4)의 베이스입력은 저항(R3), (R4)를 통해 난드게이트 IC(ND8), (ND9)의 출력에 각각 접속한다.In addition, the inputs of the NAND gate ICs ND 8 and ND 9 are connected to the outputs of the inverter ICs I 12 , I 11 and the NAND gate IC ND 6, respectively, and the transistors TR 3 , TR base input 4) is connected to the output of the resistor (R 3), the NAND gate IC (ND 8) through (R 4), (ND 9 ).

트랜스포머(T1), (T2) 1차측 코일은 그 일단을 트랜지스터(TR3), (TR4)의 콜렉터측에 연결하고 타단은 전원전압(Vcc2)의 접지측에 접속한다.The transformer T 1 , T 2 primary coil connects one end thereof to the collector side of transistors TR 3 and TR 4 and the other end to the ground side of the power supply voltage Vcc 2 .

다이오드(D2), (D3)의 일단은 각각 트랜스포머(T1), (T2)의 2차측 코일에 연결하며, 트랜스포머(T1), (T2)의 2차측 코일 타단은 각각 전원전압(Vcc2)의 접지측에 연결구성한다.A diode (D 2), (D 3 ) of one end are each transformer (T 1), and connected to the secondary side coils of the (T 2), a transformer (T 1), (T 2) the secondary side coil other end of each power of It is connected to the ground side of the voltage (Vcc 2 ).

저항(R9)의 일단은 다이오드(D2)와 다이오드(D3)가 접속되는 점에 연결하며, 타단은 다이오드(D4)와 콘덴서(C4)의 중간점에 연결한다.One end of the resistor R 9 is connected to the point where the diode D 2 and the diode D 3 are connected, and the other end is connected to the midpoint of the diode D 4 and the capacitor C 4 .

트랜지스터(TR5)의 베이스측과 에미터측은 다이오드(D5)의 양단에 접속하고, 트랜지스터(TR5) 베이스측 일단은 다이오드(D2)와 다이오드(D3)의 접속점에 연결한다. 트랜지스터(TR4)의 에미터측은 MOSFET(F1)의 게이트에 연결하며, 저항(R10)은 트랜지스터(TR5)의 에미터와 콜렉터 양단에 연결하고, 다이오드(D4)의 일단은 저항(R9)과 콘덴서(C4)의 접속점은 연결하고 타단은 다이오드(D3)와 트랜스포머(T2) 2차측의 접점에 연결한다.The base side and the emitter side of the transistor TR 5 are connected to both ends of the diode D 5 , and one end of the base side of the transistor TR 5 is connected to the connection point of the diode D 2 and the diode D 3 . The emitter side of transistor TR 4 is connected to the gate of MOSFET F 1 , the resistor R 10 is connected across the emitter and collector of transistor TR 5 , and one end of diode D 4 is resistor The connection point of (R 9 ) and condenser (C 4 ) is connected and the other end is connected to the contact of the secondary side of diode (D 3 ) and transformer (T 2 ).

콘덴서(C4)는 MOSFET(F1)과 (F2)의 접속점에 연결하고 타단은 저항(R4)와 다이오드(D4)의 접속점에 연결한다.The capacitor C 4 is connected to the connection point of the MOSFET (F 1 ) and (F 2 ), and the other end is connected to the connection point of the resistor (R 4 ) and the diode (D 4 ).

그리고 데드타임조정회로(1)의 입력측 인버터 IC(I2) 입력은 집적회로(IC1)의 출력 일단에 연결하고 트랜스를 이용한 광대역 주파수 전송변조회로(2)의 입력은 난드게이트 IC(ND6)의 출력에 접속하고, 난드게이트 IC(ND6)의 입력단은 난드게이트 IC(ND4)의 출력에 접속한다.The input of the input side inverter IC (I 2 ) of the dead time adjustment circuit 1 is connected to one end of the output of the integrated circuit (IC 1 ), and the input of the wideband frequency transmission modulation circuit (2) using a transformer is a NAND gate IC (ND 6). connected to the output of a), and the input terminal of the NAND gate IC (ND 6) is connected to the output of the NAND gate IC (ND 4).

또한, 트랜지스터(TR1), (TR2), 저항(R5), (R6), 다이오드(D1)과 구성되는 출력증폭회로(3)의 입력은 난드게이트 IC(ND7)의 출력에 접속되고, 난드게이트 IC(ND7)의 입력 일단은 난드게이트 IC(ND5)의 출력에 접속한다.In addition, the input of the output amplifier circuit 3 constituted with the transistors TR 1 , TR 2 , resistors R 5 , R 6 , and diode D 1 is an output of the NAND gate IC ND 7 . The input end of the NAND gate IC ND 7 is connected to the output of the NAND gate IC ND 5 .

난드게이트 IC(ND6) 및 (ND7)의 입력 일단은 인버터 IC(I10)의 출력에 접속하여 구성한다. MOSFET(F1)(F2)는 각각 게이트 입력을 트랜지스터(TR5), (TR2)의 에미터측에 접속 구성한다.The input ends of the NAND gate ICs ND 6 and ND 7 are connected to the output of the inverter IC I 10 . The MOSFETs F 1 and F 2 connect the gate inputs to the emitter side of the transistors TR 5 and TR 2, respectively.

도면에 표시된 회로는 집적회로(IC1)의 3ø 출력을 각각 동일하게 증폭 스위칭하므로서, 3ø 전력은 얻게 된다. 도면중 미설명부호 Vcc1은 전원, A, B, C, D, E, F, G, H, I, J는 각 지점의 파형을 나타낸 것이다.The circuit shown in the figure amplifies and switches the 3 ° output of the integrated circuit IC 1 , respectively, so that 3 ° power is obtained. In the figure, reference numeral Vcc 1 denotes a power source, A, B, C, D, E, F, G, H, I, and J, respectively.

이와 같이 구성되는 본 고안의 회로는 유도형 3상 AC 모터의 스피드(Speed) 컨트롤용 인버터 회로인데, 주파수 제어범위가 0-300Hz 정도로 매우 광범위한 제어를 하게 된다.The circuit of the present invention configured as described above is an inverter circuit for speed control of an induction three-phase AC motor, and the frequency control range is 0-300 Hz, which makes a very wide range of control.

또한 0-300HZ의 신호는 1-5KHZ의 펄스폭변조(PWM)가 되기 때문에 MOSFET(F1)(F2)는 0-50KHZ 이상의 높은 주파수대역으로 전력 스위칭을 하게 된다. 그런데 전원(Vcc1)에 걸리는 전압은 AC 220V 입력일 경우 DC 300V이고, AC 440V 입력일 경우에는 DC 600V 이상이 고전압이 걸리고, MOSFET(F1)(F2)는 수십암페아 이상의 고전류 스위칭을 하게 되므로, MOSFET(F1)(F2)에 걸리는 드라이브사크날은 절연된 상태로 가해주어야만 된다.In addition, since the 0-300HZ signal is pulse width modulation (PWM) of 1-5KHZ, the MOSFET (F 1 ) (F 2 ) is power switching to a high frequency band of 0-50KHZ or more. However, the voltage applied to the power supply (Vcc 1 ) is DC 300V for AC 220V input, DC 600V or higher for AC 440V input, and MOSFET (F 1 ) (F 2 ) switches high current over tens of amps. In other words, drive sacks of MOSFET (F 1 ) (F 2 ) must be applied insulated.

또한 본 발명은 입력된 광범위한 주파수 대역의 시그날을 인버터 IC(I11-I14)에 의한 발진회로에서 10-30KHZ의 가청 주파수를 벗어난 주파수 대역으로 변조하고 트랜스포머(T1), (T2)에 의한 절연을 하여 MOSFET(F1) 게이트에 신호를 준 것이다.In addition, the present invention modulates the input signal of the wide frequency band to the frequency band outside the audible frequency of 10-30KHZ in the oscillator circuit by the inverter IC (I 11 -I 14 ) and to the transformer (T 1 ), (T 2 ) Isolation is performed to signal MOSFET (F 1 ) gate.

또한 데드타임조정회로(1)는 MOSFET(F1)(F2)가 교대로 온, 오프하는데 있어서, MOSFET(F1) 혹은 (F2)가 완전하게 오프되지 못한 상태에서 상대편인 MOSFET(F2) 혹은 (F1)이 온되면 짧은 순간동안 숏트상태가 되어 이때 과전류가 흘러 MOSFET(F1)(F2)가 파손되거나, 과열로 인한 열화 혹은 전력손실을 가져오게 된다.In addition, the dead time adjustment circuit 1 has the opposite MOSFET (F 1 ) when the MOSFET (F 1 ) (F 2 ) is alternately turned on and off, and the MOSFET (F 1 ) or (F 2 ) is not completely turned off. If 2 ) or (F 1 ) is turned on, it will be in a short state for a short time. At this time, overcurrent will flow and the MOSFET (F 1 ) (F 2 ) may be damaged, resulting in deterioration or power loss due to overheating.

본 발명은 MOSFET(F1) 혹은 (F2)가 완전하게 오프한후 적당한 시간이 지난후 MOSFET(F1) 혹은 (F2)가 온될 수 있도록 지연시간을 주는 회로이다. 데드타임조정회로(1)의 저항(R1), 콘덴서(C1)과 저항(R2), 콘덴서(C2)로 이루어지는 미분회로의 시정수에 의해서 입력파형의 오프시간이 길어진다.The present invention is a circuit for a delay time to be turned on is MOSFET (F 1) or (F 2) is a completely off after a suitable delay after MOSFET (F 1) or (F 2). The off-time of the input waveform is lengthened by the time constant of the differential circuit composed of the resistor R 1 , the capacitor C 1 , the resistor R 2 , and the capacitor C 2 of the dead time adjustment circuit 1.

제2도의 파형도에서 나타낸 바와 같이 난드게이트 IC(ND4)의 게이트 입력 A, B 파형은 B의 미분파형이 인버터 IC(I2)의 출력을 미분한 것이기 때문에 그 위상이 90° 다른 파형의 미분파가 된다.As shown in the waveform diagram of FIG. 2, the gate inputs A and B waveforms of the NAND gate IC ND 4 have waveforms different in phase by 90 ° because the differential waveform of B is different from the output of the inverter IC I 2 . Differential.

따라서 A의 입력파형이 상승할때 반대로 B의 입력파형은 저항(R1)×콘덴서(C1)의 시정수만큼 내려가는 파형이 되기 때문에 난드게이트 IC(ND4)의 입력파는 양쪽 입력이 동시에 하이(High)가 되지 않으면 출력이 로우(Low)로 되지 않기 때문에 B의 파형이 하이가 될 때까지 하이로 유지된다.Therefore, when the input waveform of A rises, the input waveform of B becomes the waveform falling by the time constant of the resistor (R 1 ) × capacitor (C 1 ), so that the input waves of the NAND gate IC (ND 4 ) are both high at the same time. If it is not high, the output will not go low, so it remains high until the waveform of B is high.

난드게이트 IC(ND5)에서는 난드게이트 IC(ND4)의 정반대 상황이 된다. 따라서 난드게이트 IC(ND4)와 난드게이트 IC(ND5)의 출력파형은 오프시간이 연장된 출력이 나오게 된다.In the NAND gate IC ND 5 , the situation is the opposite of that of the NAND gate IC ND 4 . Therefore, the output waveforms of the NAND gate IC ND 4 and the NAND gate IC ND 5 are output with an extended off time.

또한 트랜스를 이용한 광대역 주파수 전송변조회로(2)의 인버터 IC(I14), (IC13)는 고주파 발진회로이고, 인버터 IC(I12)는 출력증폭용이며, 인버터 IC(I11)는 난드게이트 IC(ND9)의 게이트파형을 난드게이트 IC(ND8)과는 180° 다른파를 가해주기 위한 위상반전용이다.Inverter ICs I 14 and IC 13 of the wideband frequency transmission modulation circuit 2 using a transformer are high frequency oscillation circuits, inverter IC I 12 is for output amplification, and inverter IC I 11 is NAND. a gate IC (ND 9) the gate waveform NAND gate IC (ND 8) is the phase of the half-cycle is applied for only a 180 ° different wave.

따라서 난드게이트 IC(ND6)의 출력파형 D는 난드게이트 IC(ND8)와 난드게이트 IC(ND9)에 의해서 위상이 180° 다르게 변조된다.Therefore, NAND gate output waveform D of the IC (ND 6) is modulated differently phase is 180 ° by the NAND gate IC (ND 8) and the NAND gate IC (ND 9).

변조된 신호는 트랜지스터(TR3), (TR4)에 의해서 각각 증폭된후 파형 G, J의 형태로 트랜스포머(T1)(T2)의 트랜스에 인가된다.The modulated signal is amplified by transistors TR 3 and TR 4 , respectively, and is then applied to the transformer of transformers T 1 and T 2 in the form of waveforms G and J.

이때 트랜스의 역기전압에 의해서 (-)쪽으로 파형 G와 같은 파형이 생기게 되는데 다이오드(D2)(D3)에 의해 (+)전압만 정류해서 믹서(Mix)하면 파형 H와 같이 변조전의 파형 D와 같은 원래의 파형을 얻을 수 있다.At this time, due to the counter-electromotive voltage of the transformer, a waveform such as waveform G is generated toward the (-) side. If the mixer (Mix) rectifies only the positive voltage by the diode (D 2 ) (D 3 ), the waveform D before modulation as shown by the waveform H You can get the original waveform as

또한 다이오드(D5), 트랜지스터(TR5), 저항(R10)(R9), 다이오드(D4), 콘덴서(C4)는 파형의 하강시간을 단축하기 위한 것으로, 다이오드(D4), 콘덴서(C4)에 의한 (-)전압발생회로에 의해서 (-)전압을 얻은후 저항(R9)를 통해서 (-)바이어스를 걸어주게 되어 파형 I와 같이 (-)쪽으로 바이어스가 걸리게 되므로 MOSFET(F1)의 오프특성을 좋게 한다.In addition, the diode (D 5), a transistor (TR 5), resistor (R 10) (R 9) , diodes (D 4), a capacitor (C 4) is designed to shorten the fall time of the waveform, a diode (D 4) After getting the (-) voltage by the (-) voltage generation circuit by the capacitor (C 4 ), apply a (-) bias through the resistor (R 9 ) and bias it toward (-) like the waveform I. The off characteristic of the MOSFET F 1 is improved.

이때의 신호전류는 트랜지스터(TR3), (TR4)와 트랜스포머(T1), (T2)의 크기에 따라 얼마든지 느리거나 줄일 수 있기 때문에 MOSFET뿐 아니라 트랜지스터 인버터의 경우에도 같이 적용된다.At this time, since the signal current can be slowed or reduced depending on the size of the transistors TR 3 , TR 4 , and transformers T 1 , T 2 , the same applies to the transistor inverter as well as the MOSFET.

이와 같이 본 고안은 데드타임조정회로(1)에 의해서 오프되는 시간을 연장하여 2개의 MOSFET(F1)(F2)가 한순간이라도 동시에 온 되는 것을 방지할 수 있는 효과가 있고, 또 트랜스를 이용한 광대역 주파수 전송변조회로(2)를 부가 구성하므로서 좀더 회로를 간략화할 수 있으며, 주파수 대역폭이 넓어져서 DC 성분의 신호전달도 가능할뿐 아니라 신호효율이 좋은 경제적인 스위칭회로를 제공할 수 있는 효과가 있다.Thus, the present invention has the effect of prolonging the time that is turned off by the dead time adjustment circuit 1 to prevent two MOSFETs (F 1 ) (F 2 ) from being turned on at the same time for one instant. The broadband frequency transmission modulation circuit 2 can be additionally configured to simplify the circuit, and the frequency bandwidth is wider, which enables the signal transmission of DC components as well as providing an economical switching circuit with good signal efficiency. .

Claims (1)

인버터 IC(I2), (I3) 난드게이트 IC(ND4), (ND5)와 저항(R1,R2) 콘덴서(C1,C2)로 이루어진 미분회로의 데드타임조정회로(1)에 인버터 IC(I14), (I13), (I12), (I11) 난드게이트 IC(ND8), (ND9) 트랜스포머(T1), (T2) 다이오드(D2), (D4), (D5), 트랜지스터(TR3), (TR4), (TR5) 콘덴서(C3), (C4) 및 저항(R7), (R8), (R3), (R4), (R10)으로 이루어지는 트랜스를 이용한 광대역 주파수 전송변조회로(2)를 부가 구성하여 입력파를 각각 180° 다른 위상으로 펄스변조하여 각각의 다른 트랜스로 전송한 다음 정류 믹서하므로서 원래의 파형 그대로 재생시켜 반도체 스위칭소자의 드라이브를 DC 적으로는 절연할 수 있게 함을 특징으로 하는 스위칭회로.Dead time control circuit of differential circuit consisting of inverter IC (I 2 ), (I 3 ) NAND gate IC (ND 4 ), (ND 5 ) and resistors (R 1 , R 2 ) capacitors (C 1 , C 2 ) 1) Inverter ICs (I 14 ), (I 13 ), (I 12 ), (I 11 ) NANDGATE ICs (ND 8 ), (ND 9 ) Transformers (T 1 ), (T 2 ) Diodes (D 2 ), (D 4 ), (D 5 ), transistors (TR 3 ), (TR 4 ), (TR 5 ) capacitors (C 3 ), (C 4 ) and resistors (R 7 ), (R 8 ), ( R 3 ), (R 4 ), (R 10 ) using a wideband frequency transmission modulation circuit (2) using a transformer additionally configured to pulse the input wave 180 degrees out of phase each to transmit to each other transformer Switching circuit characterized in that the rectifier mixer to reproduce the original waveform as it is to insulate the drive of the semiconductor switching device from DC.
KR1019880015219A 1988-11-18 1988-11-18 Switching circuit KR910009080B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880015219A KR910009080B1 (en) 1988-11-18 1988-11-18 Switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880015219A KR910009080B1 (en) 1988-11-18 1988-11-18 Switching circuit

Publications (2)

Publication Number Publication Date
KR900008775A KR900008775A (en) 1990-06-04
KR910009080B1 true KR910009080B1 (en) 1991-10-28

Family

ID=19279399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015219A KR910009080B1 (en) 1988-11-18 1988-11-18 Switching circuit

Country Status (1)

Country Link
KR (1) KR910009080B1 (en)

Also Published As

Publication number Publication date
KR900008775A (en) 1990-06-04

Similar Documents

Publication Publication Date Title
US4967332A (en) HVIC primary side power supply controller including full-bridge/half-bridge driver
US5986498A (en) Audio direct from power supply
JP4821339B2 (en) Bidirectional pulse signal transmission circuit and isolated switching power supply
JP2004522343A (en) High efficiency switching amplifier and method
US5892665A (en) Overcurrent protection circuit
US4317165A (en) Inverter having improved efficiency and regulation
CA2414965A1 (en) Amplifier
US5227961A (en) Symmetrical delay circuit
US4800476A (en) PWM inverter with a saturable core
KR19990083014A (en) Resonance type switching power source
JP2638625B2 (en) MOS-FET gate drive circuit
US20030164721A1 (en) Gate drive circuitry
US5099202A (en) Phase shift generator
JP4055115B2 (en) Gate drive circuit
KR910009080B1 (en) Switching circuit
JP3346543B2 (en) Switching power supply
JP4028921B2 (en) Switching power supply circuit
JP2565475Y2 (en) Inverter device
EP0099232A2 (en) Burst length modulation for switching power supplies
JPS6211194Y2 (en)
JPS60128865A (en) Large power fet drive circuit
JPS642556Y2 (en)
JPS584257Y2 (en) 2 wire isolator
JP2805861B2 (en) Power supply
JP2504698Y2 (en) Inverter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940929

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee