JPH07107672B2

JPH07107672B2 - 制御プログラムフアイル破壊救済方式

Info

Publication number: JPH07107672B2
Application number: JP62008923A
Authority: JP
Inventors: 典昭内田; 和信三村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-01-20
Filing date: 1987-01-20
Publication date: 1995-11-15
Anticipated expiration: 2010-11-15
Also published as: JPS63178355A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、補助記憶装置内に格納されている制御プログ
ラムを制御メモリへ格納して用いる計算機システムに係
り、特に、ユーザフアイルと同一の補助記憶装置に制御
プログラムを格納している計算機システムに用いて好適
な制御プログラムフアイル破壊救済方式に関する。

〔従来の技術〕

一般に、計算機システムへの電源投入時、補助記憶装置
内に格納されている制御プログラムを制御メモリへ格納
して動作する計算機システムにおいては、制御プログラ
ムフアイルを専用の補助記憶装置に格納しておくことに
より、あるいは、補助記憶装置を読出し専用の記憶装置
とすること等により、制御プログラムフアイルを保護し
ている。

近年、補助記憶装置の大容量化が進み、制御プログラム
フアイルと、ユーザフアイルとを同一の補助記憶装置に
格納する方式が、小規模な計算機システムを中心に採用
されている。

このような、制御プログラムフアイルと、ユーザフアイ
ルとを同一の補助記憶装置に格納している計算機システ
ムにおける制御プログラムフアイルの保護は、制御プロ
グラムフアイルを読出し専用フアイルとして扱つたり、
制御プログラムフアイルの格納領域の書込みを、補助記
憶装置の制御プログラムにより禁止する等により行われ
ている。

この種、フアイル破壊の回復、保護に関する従来技術と
して、例えば、特開昭53-136442号公報、特開昭53-8963
2号公報等に記載された技術が知られている。この公報
記載の従来技術のうち、前者は、交流電源遮断時の主記
憶装置内の記憶内容を保護するために補助直流電源を用
いる技術であり、後者は、複数の補助記憶装置の記憶内
容を、計算機システムが正常運転されている間に定期的
に複写する手段を備えることにより、補助記憶装置の一
部が障害となつた場合に、その補助記憶装置のバツクア
ツプを可能としたものである。

〔発明が解決しようとする問題点〕

前記従来技術のうち、制御プログラムフアイルを専用の
補助記憶装置に格納しておく技術は、システム的にコス
ト高となるという問題点を有する。また、制御プログラ
ムフアイルとユーザフアイルとを同一の補助記憶装置に
格納した場合の制御プログラムの保護のための技術は、
プログラムやハードウエアの異常による制御プログラム
フアイルの破壊に対する保護手段について充分な配慮が
なされておらず、制御プログラムフアイルが破壊されて
しまうことがあり、システムの再立上げができなくなる
という問題点があつた。さらに、公報記載の従来技術
は、制御プログラムフアイルとユーザフアイルとを同一
の補助記憶装置に格納した場合の制御プログラムの保護
に対する配慮がなされていなかつた。

本発明の目的は、前述した従来技術の問題点を解決し、
信頼性の高い、安価な計算機システムを実現することを
可能とし、かつ、確実に制御プログラムフアイルの保護
を行うことのできる制御プログラムフアイル破壊救済方
式を提供することにある。

〔問題点を解決するための手段〕

本発明によれば、前記目的は、制御プログラムフアイル
制御装置において、システムの電源切断指示を検出した
場合に、補助記憶装置内に格納されている制御プログラ
ムフアイルの破壊の有無をチエツクし、破壊が検出され
た場合に、補助記憶装置内の制御プログラムの訂正を行
い、その後、電源切断を許可するように制御することに
より達成される。

〔作用〕

一般に、制御プログラムフアイルとユーザフアイルとを
同一の補助記憶装置に格納しておく計算機システムにお
いて、補助記憶装置内の制御プログラムフアイルの破壊
は、電源投入中、計算機システムの稼動中に、ユーザプ
ログラムの異常、あるいはハードウエアの異常等によつ
て発生する。しかし、計算機システムの稼動開始時に、
補助記憶装置から計算機システム内の制御メモリ内に移
されている制御プログラムが破壊されることはない。従
つて、計算機システムの電源断が指示された場合、制御
プログラムフアイル制御装置において、補助記憶装置内
の制御プログラムフアイルと、制御メモリ内の制御プロ
グラムとを比較することにより、あるいは補助記憶装置
内の制御プログラムフアイルに設けられたチエツク情報
に基づいて、補助記憶装置内の制御プログラムフアイル
の破壊の有無をチエツクし、破壊が検出された場合に、
破壊されたプログラムフアイルを訂正しておくことによ
り、計算機システムの電源投入中の補助記憶装置内の制
御プログラムフアイルの破壊を救済することができる。

〔実施例〕

以下、本発明による制御プログラムフアイル破壊救済方
式の一実施例を図面により詳細に説明する。

第１図は本発明の一実施例の基本的構成図、第２図は本
発明の一実施例の詳細な構成図、第３図は制御プログラ
ムフアイルのフオーマツトを示す図、第４図は動作を説
明するフローチヤートである。

第１図、第２図において、１は制御プログラムフアイル
制御装置、２は補助記憶装置、３は制御メモリ、４は比
較回路、５は訂正回路、８は制御プログラムフアイル、
９は制御プログラム、10は制御メモリバツフア、11は補
助記憶装置バツフア、12は補助記憶装置アドレスレジス
タ、13は制御メモリアドレスレジスタ、14は制御回路、
15は電源装置、16はブロツクカウンタである。

本発明の一実施例の基本的な構成を示す第１図におい
て、磁気デイスク装置等による補助記憶装置２内には、
制御プログラムフアイル８が格納されているとともに、
図示しないユーザフアイルが格納されている。この制御
プログラムフアイル８は、図示本発明の実施例を含む計
算機システム内の制御メモリ３内に制御プログラム９と
して移され、計算機システムを稼動可能とする。また、
本発明による制御プログラムフアイル救済機能を有する
制御プログラムフアイル制御装置１は、補助記憶装置２
と制御メモリ３に接続されており、制御プログラムフア
イル８の内容と制御プログラム９の内容を比較すること
により、制御プログラムフアイル８の破壊を検出する比
較回路４と、制御プログラムフアイル８を訂正する訂正
回路５とを備えて構成される。

このように構成された本発明の一実施例において、計算
機システムの稼動中止のため、電源切断指示信号６が制
御プログラムフアイル制御装置１に印加されると、該制
御装置１は、補助記憶装置２内の制御プログラムフアイ
ル８と、制御メモリ３内の制御プログラム８とを順次読
出し、比較回路４により比較することにより、制御プロ
グラムフアイル８の破壊の有無を検出する。比較回路４
により、制御プログラムフアイル８の破壊が検出された
場合、訂正回路５は、制御プログラム９の内容を補助記
憶装置２に書込むことにより、制御プログラムフアイル
８を訂正する。その後、制御プログラムフアイル制御装
置１は、電源切断許可信号７を発して処理を終了する。

前述のような制御プログラムフアイル制御装置１の動作
により、補助記憶装置２内の制御プログラムフアイル８
の破壊救済を行うことができるのは、すでに述べたよう
に、制御プログラムフアイル８の破壊が、計算機システ
ムの稼動中に、ユーザプログラムの異常、あるいはハー
ドウエアの異常によつて発生するのに対し、制御メモリ
３内に移されている制御プログラム９は、計算機システ
ムの稼動中破壊されることがないためである。

なお、前述した例では、制御プログラムフアイル８の破
壊を、比較回路４を用いて制御プログラム９の内容と比
較して検出し、制御プログラム９の内容により訂正して
いるが、制御プログラムフアイル８にチエツク情報を設
け、このチエツク情報に基づいて制御プログラムフアイ
ルの破壊を検出してもよく、また、このチエツク情報に
誤り訂正機能を持たせることにより、このチエツク情報
に基づいて破壊された制御プログラムフアイルの訂正を
行つてもよい。

本発明の一実施例の詳細が第２図に示されており、この
実施例において、電源装置15は、補助記憶装置２、制御
メモリ３及び制御プログラムフアイル制御装置１に電源
を供給し、計算機システムを稼動可能にしており、外部
から電源断の指令が与えられたとき、直ちに電源を断と
することなく、制御プログラムフアイル制御装置１に電
源切断指示信号６を送り、制御プログラムフアイル制御
装置１から電源切断許可信号７を受取つたとき、電源の
供給を停止する。補助記憶装置２に格納されている制御
プログラムフアイル８は、第３図に示すように、フアイ
ル名所（FN）17、補助記憶装置２内の格納アドレスを示
すフアイルアドレス（FA）18、制御メモリ３の固定格納
アドレスを示すロードアドレス（LA）19、制御プログラ
ムフアイル８の大きさを示すフアイルブロツク長（BL）
20及び複数の固定長ブロツクより成る制御プログラム部
（Ｄ）21より成るフオーマツトにより構成される。制御
メモリ３内の制御プログラム９には、前述の制御プログ
ラム８のFN17以外の部分、すなわち、FA18、LA19、BL2
0、D21が格納される。

制御プログラムフアイル制御装置１は、この装置全体を
制御する制御回路14、制御回路14により補助記憶装置２
及び制御メモリ３のアドレスが設定される補助記憶装置
アドレスレジスタ12、制御メモリアドレスレジスタ13、
これらのアドレスレジスタ12、13の内容により読出され
た制御プログラムフアイル８、制御プログラム９を一時
的に蓄積する補助記憶装置バツフア11、制御メモリバツ
フア10、制御回路14の指示により両バツフア10、11の内
容を比較し、比較結果を制御回路に報告する比較回路
４、制御回路14の指示により制御メモリバツフア10の内
容を補助記憶装置アドレスレジスタ12のアドレスに従つ
て、補助記憶装置バツフア11を介して補助記憶装置２に
書込む訂正回路５、制御回路14が制御プログラムフアイ
ル８の破壊検出及び訂正処理の実行に用いるブロツクカ
ウンタ16より構成される。

このように構成された第２図に示す本発明の実施例にお
ける制御プログラムフアイル１の動作を第４図に示すフ
ローチヤートに従つて以下に説明する。

（１）電源装置15は、電源切断の指示を検出すると、
制御回路14に電源切断指示信号６を送りその旨を報告す
る。制御回路14は、制御メモリアドレスレジスタ13に固
定のロードアドレス19を設定し、このアドレスにより制
御メモリ３内の制御プログラム９のフアイルアドレス18
とフアイルブロツク長20を制御メモリバツフア10へ読出
す。この制御メモリバツフア10に読出されたフアイルア
ドレス18は補助記憶装置アドレスレジスタ12にセツトさ
れ、フアイルブロツク長20はブロツクカウンタ16に設定
される（フロー41）。

（２）制御回路14は、前述でアドレスレジスタ12、13
に設定したアドレスに基づいて、制御プログラムフアイ
ル８の１ブロツク分の内容を補助記憶装置バツフア11
へ、制御メモリ３内の制御プログラム９の制御プログラ
ム部21の１ブロツク分の内容を制御メモリバツフア10へ
読出し格納する。このとき、制御回路14は、図示しない
フラグをオフとするとともに、制御プログラム部21の１
ブロツクのバイト数を計数するバイトカウンタｉを“1"
にセツトする（フロー42、43）。

（３）制御回路14は、補助記憶装置バツフア11及び制
御メモリバツフア10の内容を順次１バイトづつ比較回路
４に与え、補助記憶装置２内の制御プログラムフアイル
８の破壊の有無を検出する。比較の結果、一致が得ら
れ、そのバイトに破壊が無いことが確認されると、前記
バイトカウンタが１ブロツクを示していないことを確認
し、該カウンタを＋１して、次のバイトの比較動作が実
行される。第４図では、制御プログラム部21の１ブロツ
ク長を512バイトとしており、この動作は、バイトカウ
ンタが512となる迄続けられる。なお、この比較動作
は、１バイト単位でなく複数バイト単位で行つてもよい
（フロー44,47,48）。

（４）比較器４による比較の結果、一致が得られず、
制御プログラムフアイル８が破壊されていることが検出
されると、制御回路14は、訂正回路５を退動する。訂正
回路５は、これにより、破壊が検出されたバイトについ
て、制御メモリバツフア10内の制御プログラム部21を読
取り、補助記憶装置バツフア11を書替える。制御回路14
は、同時にフラグをオンとする（フロー44〜46）。

（５）前述した動作が制御プログラムフアイル８及び
制御プログラム９の制御プログラム部21の１ブロック分
について終了すると、制御回路14は、フラグのチエツク
を行い、フラグがオンである場合、制御プログラムフア
イル８に破壊が発生したことを示しており、訂正された
内容が補助記憶装置バツフア11にセツトされているの
で、訂正回路５を起動し、補助記憶装置バツフア11の内
容を補助記憶アドレスレジスタ12の示すアドレスに従つ
て、その１ブロツクを補助記憶装置２内の制御プログラ
ムフアイル８に格納する（フロー47、49、50）。

（６）制御回路14は、前述の動作が終了した場合、あ
るいは、フラグがオフとなつていて、このブロツクの制
御メモリフアイル８の破壊が無かつた場合、補助記憶装
置アドレスレジスタ12、制御メモリアドレスカウンタ13
を更新し、ブロツクカウンタ16を−１する（フロー5
1）。

（７）制御回路14は、前述したフロー42〜フロー51の
処理を繰返すことにより、制御プログラムフアイル８の
全ブロツクの破壊の有無の検出と、破壊のあつたブロツ
クの訂正の終了とをブロツクカウンタ16が“0"になつた
ことにより確認すると、電源装置15に電源切断許可信号
７を送り処理を終了する。これにより、電源装置15は、
システムの電源を切断する（フロー52,53）。

前述した本発明の実施例によれば、制御プログラムフア
イルが破壊された場合、電源切断指示のあつたときに、
制御プログラムフアイルを修復し、その後、電源の切断
を行うため、計算機システムの電源投入中の、制御プロ
グラムフアイルの破壊の救済が可能となる。

前述した実施例における比較結果は、図示しない手段に
より出力装置に出力することができ、このようにする
と、オペレータは、計算機システムの稼動中に制御プロ
グラムフアイルのどの部分に破壊が発生しているかを知
ることができ、オペレータを介在した制御プログラムの
訂正が可能となるとともに、計算機システムの保守運用
をより容易に行うことが可能となる。

また、比較回路を用いることなく、制御プログラムフア
イル８に誤りチエツク情報を設けて、制御プログラムフ
アイルの破壊の検出と訂正を行つてもいことはすでに説
明したとおりである。この場合、制御プログラムフアイ
ル８を構成する制御プログラム部21の各ブロツクに、垂
直パリテイ、ECC（Error Correcting Code）等の誤りチ
エツク情報を設け、制御プログラムフアイル８を補助記
憶装置バツフア11に格納するときに、制御回路14が、前
述の誤りチエツク情報により制御プログラムフアイル８
の破壊の有無を検出し、制御プログラムフアイル８の破
壊を検出した場合、この誤りチエツク情報により制御プ
ログラムフアイルの修復を行うことができる。

さらに、前述した本発明の実施例において、制御プログ
ラムフアイル制御装置１は、独立に設ける必要はなく、
例えば、本発明が適用される計算機システム内に含まれ
るサービスプロセツサ内、補助記憶装置制御装置内等に
設けられてもよい。

また、第２図における制御プログラムフアイル制御装置
１を、例えばマイクロプロセツサアーキテクチヤとする
ことにより、比較回路４、訂正回路５、補助記憶装置ア
ドレスレジスタ12、制御メモリアドレスレジスタ13、制
御回路14の機能をマイクロプロセツサにより実現するこ
とが可能である。この場合、制御プログラムフアイル制
御装置１は、すでに説明した第４図に示すフローチヤー
トに従つて、第２図に示す実施例の場合と全く同様に動
作する。

〔発明の効果〕

以上説明したように、本発明によれば、計算機システム
の稼動中に制御プログラムフアイルが破壊されても、電
源切断指示のあつたとき、直ちに電源を切断することな
く、制御プログラムフアイルを読出して修復するので、
短時間で制御プログラムフアイルを確実に修復すること
が可能となり、信頼性の高い計算機システムを実現する
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例の基本的構成図、第２図は本
発明の一実施例の詳細な構成図、第３図は制御プログラ
ムフアイルのフオーマツトを示す図、第４図は動作を説
明するフローチヤートである。１……制御プログラムフアイル制御装置、２……補助記
憶装置、３……制御メモリ、４……比較回路、５……訂
正回路、８……制御プログラムフアイル、９……制御プ
ログラム、10……制御メモリバツフア、11……補助記憶
装置バツフア、12……補助記憶装置アドレスレジスタ、
13……制御メモリアドレスレジスタ、14……制御回路、
15……電源装置、16……ブロツクカウンタ。

Claims

【特許請求の範囲】

【請求項１】制御プログラムを制御プログラムフアイル
として格納している補助記憶装置から、制御メモリへ制
御プログラムを移して稼動する計算機システムにおい
て、電源切断指示があつたとき、補助記憶装置内の制御
プログラムフアイルの破壊の有無を検出し、破壊があつ
た場合に制御プログラムフアイルの訂正を行い、電源切
断の可否を制御する制御プログラムフアイル制御装置を
備えたことを特徴とする制御プログラムフアイル破壊救
済方式。
【請求項２】前記制御プログラムフアイル制御装置がサ
ービスプロセツサ内に設けられ、該サービスプロセツサ
により制御されることを特徴とする特許請求の範囲第１
項記載の制御プログラムフアイル破壊救済方式。
【請求項３】前記制御プログラムフアイル制御装置は、
補助記憶装置内の制御プログラムフアイルと、制御メモ
リ内の制御プログラムを比較し、一致が得られない場
合、計算機システムの電源接断を許可しないことを特徴
とする特許請求の範囲第１項または第２項記載の制御プ
ログラムフアイル破壊救済方式。
【請求項４】前記制御プログラムフアイル制御装置は、
補助記憶装置内の制御プログラムフアイルと、制御メモ
リ内の制御プログラムを比較し、一致が得られない場
合、補助記憶装置内の制御プログラムフアイルの内容を
訂正した後、計算機システムの電源断を許可することを
特徴とする特許請求の範囲第１項または第２項記載の制
御プログラムフアイル破壊救済方式。
【請求項５】前記制御プログラムフアイルの内容の訂正
は、制御メモリ内の制御プログラムを該制御プログラム
フアイルに書込むことにより行われることを特徴とする
特許請求の範囲第４項記載の制御プログラムフアイル破
壊救済方式。
【請求項６】前記制御プログラムフアイル制御装置は、
比較の結果を出力装置に出力することを特徴とする特許
請求の範囲第３項または第４項記載の制御プログラムフ
アイル破壊救済方式。
【請求項７】前記補助記憶装置内の制御プログラムフア
イルに誤りチエツク情報が設けられ、前記制御プログラ
ムフアイル制御装置は、電源切断指示があつたとき、制
御プログラムフアイルを読出し、前記誤りチエツク情報
により、制御プログラムフアイルの破壊の有無を検出す
ることを特徴とする特許請求の範囲第１項または第２項
記載の制御プログラムフアイル破壊救済方式。
【請求項８】前記補助記憶装置内の制御プログラムフア
イルに誤りチエツク情報が設けられ、前記制御プログラ
ムフアイル制御装置は、電源切断指示があつたとき、制
御プログラムフアイルを読出し、前記誤りチエツク情報
により、制御プログラムフアイルの破壊の有無を検出
し、訂正を行うことを特徴とする特許請求の範囲第１項
または第２項記載の制御プログラムフアイル破壊救済方
式。