JPH07107389A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH07107389A JPH07107389A JP5265392A JP26539293A JPH07107389A JP H07107389 A JPH07107389 A JP H07107389A JP 5265392 A JP5265392 A JP 5265392A JP 26539293 A JP26539293 A JP 26539293A JP H07107389 A JPH07107389 A JP H07107389A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- solid
- photoelectric conversion
- upper electrode
- conversion film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 センサチップ上で映像信号の差動出力が得ら
れる固体撮像装置を提供する。 【構成】 Ｐ型半導体基板７上に形成したＮ+ 型拡散層
６を有する蓄積ダイオード部と、Ｎ+ 型拡散層６に接続
された下部電極３と該下部電極３上に下部キャリア注入
阻止層４-2を介して設けられた光電変換膜２と該光電変
換膜２上に上部キャリア注入阻止層４-1を介して設けら
れた上部電極１とからなる積層型光電変換膜部とを備
え、更に前記上部電極１に光信号蓄積動作中に少なくと
も１度は、前記拡散層６にリセット時に印加されるリセ
ット電位ＶR よりも高い又は低い電位から低い又は高い
電位に変化する駆動電位を印加する手段を設けて固体撮
像装置を構成する。
れる固体撮像装置を提供する。 【構成】 Ｐ型半導体基板７上に形成したＮ+ 型拡散層
６を有する蓄積ダイオード部と、Ｎ+ 型拡散層６に接続
された下部電極３と該下部電極３上に下部キャリア注入
阻止層４-2を介して設けられた光電変換膜２と該光電変
換膜２上に上部キャリア注入阻止層４-1を介して設けら
れた上部電極１とからなる積層型光電変換膜部とを備
え、更に前記上部電極１に光信号蓄積動作中に少なくと
も１度は、前記拡散層６にリセット時に印加されるリセ
ット電位ＶR よりも高い又は低い電位から低い又は高い
電位に変化する駆動電位を印加する手段を設けて固体撮
像装置を構成する。
Description
【０００１】
【産業上の利用分野】この発明は、動体検出に適した固
体撮像装置に関する。
体撮像装置に関する。
【０００２】
【従来の技術】従来、動体検出には、図７の概念図に示
すようなイメージセンサを使用した動体検出カメラシス
テムが用いられている。図７において、101 はＣＣＤ
（ChargeCoupled Device ）などを用いたイメージセン
サで、該イメージセンサ101 の各画素からの時系列の信
号群は、信号線102 を介してフレームメモリ103 に伝送
される。このフレームメモリ103 には、１フレームに亘
る映像信号が記憶され、そしてその１フレームに亘る映
像信号と、イメージセンサ101 から順次伝送される次の
フレームの映像信号の各画素における差分を、処理回路
104 で演算することにより、出力端子105 より連続する
２フレーム間で、各画素の信号に変化のあった画素群か
らのみ、“０”でない信号が出力される。そして、この
“０”でない信号を検出することにより、動体の認識を
行うようになっている。
すようなイメージセンサを使用した動体検出カメラシス
テムが用いられている。図７において、101 はＣＣＤ
（ChargeCoupled Device ）などを用いたイメージセン
サで、該イメージセンサ101 の各画素からの時系列の信
号群は、信号線102 を介してフレームメモリ103 に伝送
される。このフレームメモリ103 には、１フレームに亘
る映像信号が記憶され、そしてその１フレームに亘る映
像信号と、イメージセンサ101 から順次伝送される次の
フレームの映像信号の各画素における差分を、処理回路
104 で演算することにより、出力端子105 より連続する
２フレーム間で、各画素の信号に変化のあった画素群か
らのみ、“０”でない信号が出力される。そして、この
“０”でない信号を検出することにより、動体の認識を
行うようになっている。
【０００３】
【発明が解決しようとする課題】ところで、従来の動体
検出カメラシステムにおいては、前述のとおり、フレー
ムメモリの使用が不可欠である。このフレームメモリが
必要なため、従来の動体検出カメラシステムは高価なも
のとなり、またシステムの形体も大きくなる結果、安価
且つ簡易型の動体追跡システム用には不向きであるとい
う欠点があった。
検出カメラシステムにおいては、前述のとおり、フレー
ムメモリの使用が不可欠である。このフレームメモリが
必要なため、従来の動体検出カメラシステムは高価なも
のとなり、またシステムの形体も大きくなる結果、安価
且つ簡易型の動体追跡システム用には不向きであるとい
う欠点があった。
【０００４】本発明は、従来の動体検出カメラシステム
における上記問題点を解消するためになされたもので、
システム全体のコンパクト化並びに低価格化が可能な動
体検出カメラシステムを実現することができる固体撮像
装置を提供することを目的とする。
における上記問題点を解消するためになされたもので、
システム全体のコンパクト化並びに低価格化が可能な動
体検出カメラシステムを実現することができる固体撮像
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、積層型光電変換膜部と蓄積ダイ
オード部とを有する固体撮像装置において、前記光電変
換膜部は上部及び下部電極と、キャリア注入阻止層と、
半導体層より構成されるブロッキング構造を有し、該光
電変換膜部の下部電極は蓄積ダイオード部を構成する半
導体中に形成された拡散層と電気的に接続されており、
前記光電変換膜部の光入射側に形成された上部電極に、
光信号蓄積動作中に少なくとも１度は、前記拡散層にリ
セット動作時に印加されるリセット電圧よりも高い又は
低い電位から低い又は高い電位に変化する駆動電位を印
加する手段を設けて構成するものである。
決するため、本発明は、積層型光電変換膜部と蓄積ダイ
オード部とを有する固体撮像装置において、前記光電変
換膜部は上部及び下部電極と、キャリア注入阻止層と、
半導体層より構成されるブロッキング構造を有し、該光
電変換膜部の下部電極は蓄積ダイオード部を構成する半
導体中に形成された拡散層と電気的に接続されており、
前記光電変換膜部の光入射側に形成された上部電極に、
光信号蓄積動作中に少なくとも１度は、前記拡散層にリ
セット動作時に印加されるリセット電圧よりも高い又は
低い電位から低い又は高い電位に変化する駆動電位を印
加する手段を設けて構成するものである。
【０００６】一般に、Ｐ−Ｎ接合型ホトダイオードにお
いては、Ｐ型半導体表面に形成されたＮ+ 接合拡散層
に、リセット時に正の逆バイアスを印加し、その後受光
時はフローティング状態を保持する。受光時には、光に
より生成された電子−正孔対のうち、電子のみがＮ+ 拡
散層に蓄積される。このように、単結晶あるいは多結晶
もしくは非晶質よりなるＰ−Ｎ接合型ホトダイオード、
更にはＭＯＳ型ホトダイオードにおいては、光発生電子
−正孔対のうち、一種類のキャリアのみが蓄積ダイオー
ドに蓄積される。
いては、Ｐ型半導体表面に形成されたＮ+ 接合拡散層
に、リセット時に正の逆バイアスを印加し、その後受光
時はフローティング状態を保持する。受光時には、光に
より生成された電子−正孔対のうち、電子のみがＮ+ 拡
散層に蓄積される。このように、単結晶あるいは多結晶
もしくは非晶質よりなるＰ−Ｎ接合型ホトダイオード、
更にはＭＯＳ型ホトダイオードにおいては、光発生電子
−正孔対のうち、一種類のキャリアのみが蓄積ダイオー
ドに蓄積される。
【０００７】本発明は、上記のように、ブロッキング構
造の積層型光電変換膜部を用いるものであるが、この積
層型光電変換膜部においては、その上部電極の印加電圧
を変えることにより、蓄積ダイオード部に正孔あるいは
電子の両タイプのキャリアが転送可能である。そこで、
例えば、一画素の光信号蓄積動作（受光期間）中の前半
の期間を、蓄積ダイオード部に正孔を転送するモード
（このモードは上部電極の印加電圧により設定される）
に設定し、後半の期間を電子を転送するモードに設定す
ると、光信号蓄積動作中に同一強度の光が入射した場合
は、正孔と電子とが打ち消し合い信号は０（暗出力）と
なる。光強度に変化がある場合のみ、０ではない信号が
出力される。この０でない信号出力を検出することによ
り、動体の検出が可能となる。
造の積層型光電変換膜部を用いるものであるが、この積
層型光電変換膜部においては、その上部電極の印加電圧
を変えることにより、蓄積ダイオード部に正孔あるいは
電子の両タイプのキャリアが転送可能である。そこで、
例えば、一画素の光信号蓄積動作（受光期間）中の前半
の期間を、蓄積ダイオード部に正孔を転送するモード
（このモードは上部電極の印加電圧により設定される）
に設定し、後半の期間を電子を転送するモードに設定す
ると、光信号蓄積動作中に同一強度の光が入射した場合
は、正孔と電子とが打ち消し合い信号は０（暗出力）と
なる。光強度に変化がある場合のみ、０ではない信号が
出力される。この０でない信号出力を検出することによ
り、動体の検出が可能となる。
【０００８】
【実施例】次に実施例について説明する。図１は、本発
明に係る固体撮像装置の第１実施例の基本構成を示す図
である。図１において、１はＩＴＯ（Indium Tin Oxid
e）あるいは数百Åの厚さを有するアルミニウム等より
なる上部電極、２はアモルファスシリコン（ａ−Si）あ
るいはアモルファスセレン（ａ−Se）等よりなる光電変
換膜、３はアルミニウムよりなる下部電極で、該下部電
極は半導体中に形成されたＮ+ −Ｐ型ダイオード部のＮ
+ 型拡散層６と電気的に導通している。７はＰ型半導体
基板で、５はSiＯ2 等よりなる絶縁膜である。また４-
1，４-2は数百Åの厚さを有するSiＮ膜（チッ化シリコ
ン膜）等の材料よりなる上部及び下部キャリア注入阻止
層（キャリアブロッキング層）であり、上部電極１ある
いは下部電極３よりの正孔あるいは電子のキャリアの光
電変換膜２への注入を阻止する役割を果たすものであ
る。なお光電変換膜２から各電極１，３へのキャリアの
注入は可能である。
明に係る固体撮像装置の第１実施例の基本構成を示す図
である。図１において、１はＩＴＯ（Indium Tin Oxid
e）あるいは数百Åの厚さを有するアルミニウム等より
なる上部電極、２はアモルファスシリコン（ａ−Si）あ
るいはアモルファスセレン（ａ−Se）等よりなる光電変
換膜、３はアルミニウムよりなる下部電極で、該下部電
極は半導体中に形成されたＮ+ −Ｐ型ダイオード部のＮ
+ 型拡散層６と電気的に導通している。７はＰ型半導体
基板で、５はSiＯ2 等よりなる絶縁膜である。また４-
1，４-2は数百Åの厚さを有するSiＮ膜（チッ化シリコ
ン膜）等の材料よりなる上部及び下部キャリア注入阻止
層（キャリアブロッキング層）であり、上部電極１ある
いは下部電極３よりの正孔あるいは電子のキャリアの光
電変換膜２への注入を阻止する役割を果たすものであ
る。なお光電変換膜２から各電極１，３へのキャリアの
注入は可能である。
【０００９】そして、Ｎ+ 型拡散層６は、積層型ＣＣＤ
イメージセンサにおいては、転送ＭＯＳゲートを介して
垂直ＣＣＤ転送路につながっており、一方、積層型ＡＭ
Ｉ（Amplified MOS Intelligent Imager）においては、
画素毎に設けられた読み出し用増幅ＭＯＳＦＥＴのゲー
ト電極につながるようになっている。そして、上部電極
１には、バイアス電位を印加する図示しないセンサチッ
プ上、あるいはセンサチップ外部に設けられたバイアス
印加手段が接続されている。また下部電極３及び拡散層
６には、積層型ＡＭＩにおいては、各画素中に形成され
た図示しないリセットトランジスタによりリセット電位
が、信号読み出し動作後印加され、一方積層型ＣＣＤに
おいては、垂直ＣＣＤ転送路に信号を転送すると同時に
リセット電位が印加されるようになっている。
イメージセンサにおいては、転送ＭＯＳゲートを介して
垂直ＣＣＤ転送路につながっており、一方、積層型ＡＭ
Ｉ（Amplified MOS Intelligent Imager）においては、
画素毎に設けられた読み出し用増幅ＭＯＳＦＥＴのゲー
ト電極につながるようになっている。そして、上部電極
１には、バイアス電位を印加する図示しないセンサチッ
プ上、あるいはセンサチップ外部に設けられたバイアス
印加手段が接続されている。また下部電極３及び拡散層
６には、積層型ＡＭＩにおいては、各画素中に形成され
た図示しないリセットトランジスタによりリセット電位
が、信号読み出し動作後印加され、一方積層型ＣＣＤに
おいては、垂直ＣＣＤ転送路に信号を転送すると同時に
リセット電位が印加されるようになっている。
【００１０】次に、このように構成された固体撮像装置
の一般的な動作について説明する。まず、バイアス印加
手段からの印加電位により、拡散層６を半導体基板７に
対して逆バイアス状態とし、蓄積ダイオード部のリセッ
ト動作を行い、次いでフローティング状態に保持する。
拡散層６がＮ+ 型の場合、逆バイアス電位ＶR は、例え
ば３Ｖ程度とする。次いで、入射光８が上部電極１及び
上部ブロッキング層４-1を通過し、光電変換膜２に入射
すると、この光電変換膜２中で正孔−電子対を発生す
る。この際、上部電極１に上記逆バイアス電位ＶR より
高い電位ＶH を印加しておくと、光生成キャリアの中、
正孔が下部ブロッキング層４-2及び下部電極３を通り、
Ｎ+ 型拡散層６に流れる。
の一般的な動作について説明する。まず、バイアス印加
手段からの印加電位により、拡散層６を半導体基板７に
対して逆バイアス状態とし、蓄積ダイオード部のリセッ
ト動作を行い、次いでフローティング状態に保持する。
拡散層６がＮ+ 型の場合、逆バイアス電位ＶR は、例え
ば３Ｖ程度とする。次いで、入射光８が上部電極１及び
上部ブロッキング層４-1を通過し、光電変換膜２に入射
すると、この光電変換膜２中で正孔−電子対を発生す
る。この際、上部電極１に上記逆バイアス電位ＶR より
高い電位ＶH を印加しておくと、光生成キャリアの中、
正孔が下部ブロッキング層４-2及び下部電極３を通り、
Ｎ+ 型拡散層６に流れる。
【００１１】その結果、Ｎ+ −Ｐ型ダイオード部におい
て、Ｎ+ 型拡散層６中の電子数が減少し、Ｎ+ 型拡散層
６に対する逆バイアスは、より大きくなる。逆に、上部
電極１に、前記逆バイアス電位ＶR より低い電位ＶL が
印加した場合は、光生成電子がＮ+ 型拡散層６に流れる
結果、Ｎ+ 型拡散層６中の電子数が増大し、逆バイアス
状態が弱くなる。すなわち、光電変換膜２における光電
変換動作中に生じる拡散層６中の電子数の増減、つまり
拡散層電位の増減を、ＣＣＤイメージセンサでは電荷数
を直接検出し、ＡＭＩでは電位の増減をＭＯＳＦＥＴに
より変調し、光信号として検出する。
て、Ｎ+ 型拡散層６中の電子数が減少し、Ｎ+ 型拡散層
６に対する逆バイアスは、より大きくなる。逆に、上部
電極１に、前記逆バイアス電位ＶR より低い電位ＶL が
印加した場合は、光生成電子がＮ+ 型拡散層６に流れる
結果、Ｎ+ 型拡散層６中の電子数が増大し、逆バイアス
状態が弱くなる。すなわち、光電変換膜２における光電
変換動作中に生じる拡散層６中の電子数の増減、つまり
拡散層電位の増減を、ＣＣＤイメージセンサでは電荷数
を直接検出し、ＡＭＩでは電位の増減をＭＯＳＦＥＴに
より変調し、光信号として検出する。
【００１２】次に、本発明特有の具体的な動作について
説明する。図２は、上部電極１に対する印加電位の時間
変化を示す図である。従来の積層型固体撮像装置におい
ては、一画素の信号蓄積期間、信号読み出し及びリセッ
ト期間中を通じ、常にダイオード部のリセット電位ＶR
に対し、図２の直線Ａに示すように、一定の正の電位Ｖ
H 、あるいは図２の直線Ｂに示すように、一定の負の電
位ＶL がＤＣ的に印加されており、一定の正の電位ＶH
を印加した場合、半導体中に形成された拡散層６には正
孔が流入し、逆に一定の負の電位ＶL を印加した場合は
電子が流入することになる。
説明する。図２は、上部電極１に対する印加電位の時間
変化を示す図である。従来の積層型固体撮像装置におい
ては、一画素の信号蓄積期間、信号読み出し及びリセッ
ト期間中を通じ、常にダイオード部のリセット電位ＶR
に対し、図２の直線Ａに示すように、一定の正の電位Ｖ
H 、あるいは図２の直線Ｂに示すように、一定の負の電
位ＶL がＤＣ的に印加されており、一定の正の電位ＶH
を印加した場合、半導体中に形成された拡散層６には正
孔が流入し、逆に一定の負の電位ＶL を印加した場合は
電子が流入することになる。
【００１３】本発明においては、図２の曲線Ｃに示すよ
うに、期間Ｔを有する信号蓄積時間の前半のＴ／２の期
間は、上部電極１に正の電位ＶH を印加し、後半のＴ／
２の期間は負の電位ＶL を印加する。なお、この場合、
信号蓄積時間の前半には負の電位ＶL を、後半には正の
電位ＶH を印加するようにしてもよい。
うに、期間Ｔを有する信号蓄積時間の前半のＴ／２の期
間は、上部電極１に正の電位ＶH を印加し、後半のＴ／
２の期間は負の電位ＶL を印加する。なお、この場合、
信号蓄積時間の前半には負の電位ＶL を、後半には正の
電位ＶH を印加するようにしてもよい。
【００１４】図２に示した上部電極１への電圧印加状態
におけるダイオード部の拡散層６の電位ＶP の時間的変
化を図３に示す。なお、この際一定の強さの入射光が照
射されている場合を示している。上部電極１に一定の正
の電位ＶH が印加された場合（直線Ａの場合）は、拡散
層６の電位ＶP は、図３の直線Ａで示すように、初期値
のＶR （リセット電位）より正の方向へ上昇する。逆に
上部電極１に一定の負の電位ＶL が印加された場合は、
拡散層６の電位ＶP は、図３の直線Ｂで示すように、初
期値ＶR より負の方向に下降する。
におけるダイオード部の拡散層６の電位ＶP の時間的変
化を図３に示す。なお、この際一定の強さの入射光が照
射されている場合を示している。上部電極１に一定の正
の電位ＶH が印加された場合（直線Ａの場合）は、拡散
層６の電位ＶP は、図３の直線Ａで示すように、初期値
のＶR （リセット電位）より正の方向へ上昇する。逆に
上部電極１に一定の負の電位ＶL が印加された場合は、
拡散層６の電位ＶP は、図３の直線Ｂで示すように、初
期値ＶR より負の方向に下降する。
【００１５】一方、本発明において、図２の曲線Ｃで示
すような電位を印加し上部電極１をバイアスした場合、
ダイオード部の拡散層６の電位ＶP は、図３の曲線Ｃに
示すように、初期値ＶR よりＴ／２の時刻までは正の方
向に上昇し、次に減少に転じ、時刻Ｔにおいては、一定
の強度の光が照射されている場合は、初期値ＶR と等し
い電位となる。すなわち上部電極１を本発明のように駆
動した場合は、時間的に均一な光が画素に入射している
場合には、ダイオード部の拡散層６の電位としては、リ
セット電圧の出力、つまり暗出力レベルが出力される。
光電変換膜２中で生成される暗電流で蓄積されるキャリ
アは、常に一定のレートで発生するため、本発明による
駆動方式を用いれば、図３の直線Ａに示す場合と同様
に、出力の変化は“０”となる。
すような電位を印加し上部電極１をバイアスした場合、
ダイオード部の拡散層６の電位ＶP は、図３の曲線Ｃに
示すように、初期値ＶR よりＴ／２の時刻までは正の方
向に上昇し、次に減少に転じ、時刻Ｔにおいては、一定
の強度の光が照射されている場合は、初期値ＶR と等し
い電位となる。すなわち上部電極１を本発明のように駆
動した場合は、時間的に均一な光が画素に入射している
場合には、ダイオード部の拡散層６の電位としては、リ
セット電圧の出力、つまり暗出力レベルが出力される。
光電変換膜２中で生成される暗電流で蓄積されるキャリ
アは、常に一定のレートで発生するため、本発明による
駆動方式を用いれば、図３の直線Ａに示す場合と同様
に、出力の変化は“０”となる。
【００１６】図３において、曲線Ｃ′は、画素に入射す
る光強度が、前半期より後半期の方が強い場合における
拡散層６の電位変化を示している。この場合、時刻Ｔに
おける拡散層６の電位は初期値ＶR よりも負の電位とな
る。すなわち、信号蓄積期間の前半に入射したホトン数
と、後半に入射したホトン数が異なる場合は、暗出力レ
ベルとは異なる出力が生じる。この暗出力レベルとは異
なるレベルを検出することにより、動体の検出が可能と
なる。
る光強度が、前半期より後半期の方が強い場合における
拡散層６の電位変化を示している。この場合、時刻Ｔに
おける拡散層６の電位は初期値ＶR よりも負の電位とな
る。すなわち、信号蓄積期間の前半に入射したホトン数
と、後半に入射したホトン数が異なる場合は、暗出力レ
ベルとは異なる出力が生じる。この暗出力レベルとは異
なるレベルを検出することにより、動体の検出が可能と
なる。
【００１７】なお、上記第１実施例においては、ダイオ
ード部をＮ+ −Ｐ型ダイオードとしたもので説明を行っ
たが、本発明はダイオード部をＰ+ −Ｎ型ダイオードで
構成した場合にも適用可能である。この場合は、リセッ
ト電位ＶR は半導体基板に対して負の電位となるが、積
層型光電変換膜部の構成及びその駆動方式については、
Ｎ+ −Ｐ型ダイオード部を用いた場合と同一である。
ード部をＮ+ −Ｐ型ダイオードとしたもので説明を行っ
たが、本発明はダイオード部をＰ+ −Ｎ型ダイオードで
構成した場合にも適用可能である。この場合は、リセッ
ト電位ＶR は半導体基板に対して負の電位となるが、積
層型光電変換膜部の構成及びその駆動方式については、
Ｎ+ −Ｐ型ダイオード部を用いた場合と同一である。
【００１８】次に、第２実施例について説明する。この
実施例は、上部電極への駆動電位を第１実施例と異なら
せたものである。第１実施例では、図２の曲線Ｃで示す
ような電位を上部電極に印加し駆動するようにしたもの
を示したが、この駆動電位には、多種のバリエーション
が存在する。この第２実施例は、図４に示すように、正
弦波的に変化させた駆動電位を上部電極に印加して駆動
するようにしたものである。このような波形の電位を印
加する場合においても、蓄積動作期間Ｔの中、Ｔ／２の
期間は拡散層６のリセット電位ＶR に対して、正のバイ
アスが印加されるようになっている。この実施例の特長
としては、第１実施例のように矩形波的に変動する電位
を上部電極に印加して駆動する場合に比べて、高速駆動
が可能であることが挙げられる。
実施例は、上部電極への駆動電位を第１実施例と異なら
せたものである。第１実施例では、図２の曲線Ｃで示す
ような電位を上部電極に印加し駆動するようにしたもの
を示したが、この駆動電位には、多種のバリエーション
が存在する。この第２実施例は、図４に示すように、正
弦波的に変化させた駆動電位を上部電極に印加して駆動
するようにしたものである。このような波形の電位を印
加する場合においても、蓄積動作期間Ｔの中、Ｔ／２の
期間は拡散層６のリセット電位ＶR に対して、正のバイ
アスが印加されるようになっている。この実施例の特長
としては、第１実施例のように矩形波的に変動する電位
を上部電極に印加して駆動する場合に比べて、高速駆動
が可能であることが挙げられる。
【００１９】次に、第１実施例の変形例として、図５
に、上部電極に蓄積動作期間Ｔの間に２周期以上変動す
る印加電圧を印加して駆動する場合の印加電圧波形を示
す。図６に示すように格子状のパターンが画素上を高速
に移動する時のように光量が変化する場合、第１実施例
においては、暗出力に近い出力信号が出力される。つま
り移動物体はないものと誤って判断されるが、この変形
例のように、上部電極に印加する駆動電位の周期を高速
化すると、移動物体の検出が可能となる。すなわち、こ
の変形例のような駆動電位を用いることにより、より正
確な光量の変動の認識が可能となる。勿論、この変形例
においても、図４に示した第２実施例と同様に、駆動電
位の各矩形波を正弦波的にスムーズに変動させるように
してもよいことは、説明するまでもない。
に、上部電極に蓄積動作期間Ｔの間に２周期以上変動す
る印加電圧を印加して駆動する場合の印加電圧波形を示
す。図６に示すように格子状のパターンが画素上を高速
に移動する時のように光量が変化する場合、第１実施例
においては、暗出力に近い出力信号が出力される。つま
り移動物体はないものと誤って判断されるが、この変形
例のように、上部電極に印加する駆動電位の周期を高速
化すると、移動物体の検出が可能となる。すなわち、こ
の変形例のような駆動電位を用いることにより、より正
確な光量の変動の認識が可能となる。勿論、この変形例
においても、図４に示した第２実施例と同様に、駆動電
位の各矩形波を正弦波的にスムーズに変動させるように
してもよいことは、説明するまでもない。
【００２０】次に、第３実施例について説明する。この
実施例は、ＣＣＤイメージセンサあるいはＸＹアドレス
型イメージセンサに本発明を適用した場合の実施例であ
る。積層型ホトダイオード構造のＣＣＤイメージセンサ
は、通常、非晶質シリコンとシリコンカーバイト層より
なるＰ−Ｎ接合方式の積層膜構成となっているが、第１
実施例で説明したように、ブロッキング構造の積層膜構
成とすることによって、本発明を適用することができ
る。ＣＣＤイメージセンサにおいては、垂直ブランキン
グ期間に、１フィールドあるいは１フレーム分の各受光
部に蓄積された画素信号は一括して、転送ＭＯＳＦＥＴ
を介して垂直ＣＣＤ信号転送路に移される。すなわち、
イメージセンサの全画素の受光動作開始時期と受光動作
終了時期は、同一時刻となる。以上の理由により、ＣＣ
Ｄイメージセンサに本発明を適用する場合は、上部電極
は、全画素共通な構造にしてＡＣ駆動すれば良い。
実施例は、ＣＣＤイメージセンサあるいはＸＹアドレス
型イメージセンサに本発明を適用した場合の実施例であ
る。積層型ホトダイオード構造のＣＣＤイメージセンサ
は、通常、非晶質シリコンとシリコンカーバイト層より
なるＰ−Ｎ接合方式の積層膜構成となっているが、第１
実施例で説明したように、ブロッキング構造の積層膜構
成とすることによって、本発明を適用することができ
る。ＣＣＤイメージセンサにおいては、垂直ブランキン
グ期間に、１フィールドあるいは１フレーム分の各受光
部に蓄積された画素信号は一括して、転送ＭＯＳＦＥＴ
を介して垂直ＣＣＤ信号転送路に移される。すなわち、
イメージセンサの全画素の受光動作開始時期と受光動作
終了時期は、同一時刻となる。以上の理由により、ＣＣ
Ｄイメージセンサに本発明を適用する場合は、上部電極
は、全画素共通な構造にしてＡＣ駆動すれば良い。
【００２１】一方、積層光導電膜構造を有するＡＭＩ等
の増幅型イメージセンサあるいはＭＯＳ型エリアセンサ
は、Ｘ−Ｙアドレス方式となっている。Ｘ−Ｙアドレス
方式では、一行毎に光電変換動作期間、信号読み出し期
間及びリセット動作期間が異なる。すなわち、一行の信
号読み出し動作及びリセット動作が終了すると、次の行
の２つの動作が開始され、前行は光電変換動作期間に入
る。以上の理由により、Ｘ−Ｙアドレス方式を有するイ
メージセンサに本発明を適用する場合は、各行毎にスト
ライプ状に上部画素電極を個別に形成し、各行の動作に
同期させて、上部電極を本発明の趣旨に従って駆動する
ように構成すればよい。
の増幅型イメージセンサあるいはＭＯＳ型エリアセンサ
は、Ｘ−Ｙアドレス方式となっている。Ｘ−Ｙアドレス
方式では、一行毎に光電変換動作期間、信号読み出し期
間及びリセット動作期間が異なる。すなわち、一行の信
号読み出し動作及びリセット動作が終了すると、次の行
の２つの動作が開始され、前行は光電変換動作期間に入
る。以上の理由により、Ｘ−Ｙアドレス方式を有するイ
メージセンサに本発明を適用する場合は、各行毎にスト
ライプ状に上部画素電極を個別に形成し、各行の動作に
同期させて、上部電極を本発明の趣旨に従って駆動する
ように構成すればよい。
【００２２】なお、この場合は、イメージセンサを形成
する半導体チップの同一基板上に、各行の上部電極を駆
動するための垂直駆動回路を形成し、各行の上部電極と
該垂直駆動回路を電気的に結線する構成をとることが望
ましい。なおＡＭＩにおいても、ＣＣＤイメージセンサ
と同じく、全画素共通に上部電極を駆動することも可能
であるが、上部電極がリセット電位ＶR より高（低）電
位になっている期間の位置がライン毎に異なる。
する半導体チップの同一基板上に、各行の上部電極を駆
動するための垂直駆動回路を形成し、各行の上部電極と
該垂直駆動回路を電気的に結線する構成をとることが望
ましい。なおＡＭＩにおいても、ＣＣＤイメージセンサ
と同じく、全画素共通に上部電極を駆動することも可能
であるが、上部電極がリセット電位ＶR より高（低）電
位になっている期間の位置がライン毎に異なる。
【００２３】以上、第３実施例においては、Ｎ×Ｍ画素
を有するイメージセンサの全画素を、第１実施例で説明
した駆動電位の印加方式に適用することを念頭において
説明を行ったが、本発明においては、Ｎ×Ｍ画素全部で
はなく、一部分の画素のみに第１実施例で説明した駆動
方式を採用し、残りの画素は通常の駆動方式を適用した
イメージセンサの構成とすることも可能である。この場
合、動体検出を行いながら、同時に通常の映像信号を得
ることができ、動体の追尾等には最適の構成となる。こ
の場合の具体的な構成としては、Ｎ×Ｍ画素のうち、ｎ
行（列）（ｎ＝２，３，４，・・・ ）毎に、本発明による
駆動方式を適用するイメージセンサの構成等が挙げられ
る。
を有するイメージセンサの全画素を、第１実施例で説明
した駆動電位の印加方式に適用することを念頭において
説明を行ったが、本発明においては、Ｎ×Ｍ画素全部で
はなく、一部分の画素のみに第１実施例で説明した駆動
方式を採用し、残りの画素は通常の駆動方式を適用した
イメージセンサの構成とすることも可能である。この場
合、動体検出を行いながら、同時に通常の映像信号を得
ることができ、動体の追尾等には最適の構成となる。こ
の場合の具体的な構成としては、Ｎ×Ｍ画素のうち、ｎ
行（列）（ｎ＝２，３，４，・・・ ）毎に、本発明による
駆動方式を適用するイメージセンサの構成等が挙げられ
る。
【００２４】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、センサチップ上で時間的な映像信号の
差動出力が得られる固体撮像装置を実現することがで
き、この固体撮像装置を使用することにより、コンパク
トな動体検出用カメラシステムの実現が可能となる。
本発明によれば、センサチップ上で時間的な映像信号の
差動出力が得られる固体撮像装置を実現することがで
き、この固体撮像装置を使用することにより、コンパク
トな動体検出用カメラシステムの実現が可能となる。
【図１】本発明に係る固体撮像装置の第１実施例の基本
構成を示す図である。
構成を示す図である。
【図２】図１に示した固体撮像装置において、上部電極
に対する印加電位の時間変化を示す図である。
に対する印加電位の時間変化を示す図である。
【図３】ダイオード部の拡散層の電位の時間的変化を示
す図である。
す図である。
【図４】本発明の第２実施例における上部電極に対する
印加電位の時間変化を示す図である。
印加電位の時間変化を示す図である。
【図５】図２に示した上部電極に対する印加電位の変形
例を示す図である。
例を示す図である。
【図６】格子状パターンが高速に移動する場合の光量変
化を示す図である。
化を示す図である。
【図７】従来の動体検出カメラシステムを示す概念図で
ある。
ある。
１ 上部電極 ２ 光電変換膜 ３ 下部電極 ４-1 上部キャリア注入阻止層 ４-2 下部キャリア注入阻止層 ５ 絶縁膜 ６ Ｎ+ 型拡散層 ７ Ｐ型半導体基板 ８ 入射光
Claims (4)
- 【請求項１】 積層型光電変換膜部と蓄積ダイオード部
とを有する固体撮像装置において、前記光電変換膜部は
上部及び下部電極と、キャリア注入阻止層と、半導体層
より構成されるブロッキング構造を有し、該光電変換膜
部の下部電極は蓄積ダイオード部を構成する半導体中に
形成された拡散層と電気的に接続されており、前記光電
変換膜部の光入射側に形成された上部電極に、光信号蓄
積動作中に少なくとも１度は、前記拡散層にリセット動
作時に印加されるリセット電圧よりも高い又は低い電位
から低い又は高い電位に変化する駆動電位を印加する手
段を備えていることを特徴とする固体撮像装置。 - 【請求項２】 前記上部電極に印加する駆動電位は、矩
形波状であることを特徴とする請求項１記載の固体撮像
装置。 - 【請求項３】 前記上部電極に印加する駆動電位は、正
弦波状であることを特徴とする請求項１記載の固体撮像
装置。 - 【請求項４】 前記固体撮像装置の全画素の一部分の画
素のみの上部電極に対して前記駆動電位を印加するよう
に構成されていることを特徴とする請求項１〜３のいず
れか１項に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265392A JPH07107389A (ja) | 1993-09-30 | 1993-09-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5265392A JPH07107389A (ja) | 1993-09-30 | 1993-09-30 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07107389A true JPH07107389A (ja) | 1995-04-21 |
Family
ID=17416543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5265392A Withdrawn JPH07107389A (ja) | 1993-09-30 | 1993-09-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07107389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187544A (ja) * | 2010-03-05 | 2011-09-22 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
-
1993
- 1993-09-30 JP JP5265392A patent/JPH07107389A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011187544A (ja) * | 2010-03-05 | 2011-09-22 | Sony Corp | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器 |
| US8704924B2 (en) | 2010-03-05 | 2014-04-22 | Sony Corporation | Solid-state imaging device with a photoelectric conversion element, and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0538886B1 (en) | Signal processor having avalanche photodiodes | |
| JP3645585B2 (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| US4862237A (en) | Solid state image sensor | |
| US4731665A (en) | Image sensing apparatus with read-out of selected combinations of lines | |
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| US5841180A (en) | Photoelectric conversion device, method of driving photoelectric conversion device, and system having the device | |
| US4688098A (en) | Solid state image sensor with means for removing excess photocharges | |
| JPS5846070B2 (ja) | 固体撮像装置 | |
| US5274459A (en) | Solid state image sensing device with a feedback gate transistor at each photo-sensing section | |
| JPH05211321A (ja) | アバランシェフォトダイオード、及びそれを具備する信号処理装置 | |
| JPS6386973A (ja) | 露光ブロツキング素子をもつ感光ピクセル | |
| JPS5831669A (ja) | 固体撮像装置 | |
| US6046446A (en) | Photoelectric conversion apparatus having semiconductor structure and refresh feature, and method for driving same | |
| US5414275A (en) | Photoelectric converting device and image processing apparatus utilizing the same | |
| EP0543391A2 (en) | Photoelectric conversion device and method of driving the same | |
| US11647641B2 (en) | Photo-sensitive device and a method for light detection in a photo-sensitive device | |
| JPH05235317A (ja) | 固体撮像素子 | |
| JPH07107389A (ja) | 固体撮像装置 | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JPH0730816A (ja) | 固体撮像素子 | |
| US5539458A (en) | TFT-drive image sensor capable of producing an offset-free image signal | |
| JPH09260718A (ja) | 光電変換装置とその駆動方法及びそれを有するシステム | |
| JPS6042666B2 (ja) | 固体撮像装置 | |
| JP2790096B2 (ja) | 赤外線固体撮像素子の駆動方法及びその装置 | |
| JPH10270673A (ja) | 撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |