JPH0710477Y2 - 入力信号発生回路 - Google Patents
入力信号発生回路Info
- Publication number
- JPH0710477Y2 JPH0710477Y2 JP14762189U JP14762189U JPH0710477Y2 JP H0710477 Y2 JPH0710477 Y2 JP H0710477Y2 JP 14762189 U JP14762189 U JP 14762189U JP 14762189 U JP14762189 U JP 14762189U JP H0710477 Y2 JPH0710477 Y2 JP H0710477Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sine wave
- analog modulation
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、シンクロ受信機を有するサーボ計器（以下
「シンクロ計器」という）をディジタル的に発生させた
模擬データで動作させる場合に用いる入力信号発生回路
に関するものである。
「シンクロ計器」という）をディジタル的に発生させた
模擬データで動作させる場合に用いる入力信号発生回路
に関するものである。
〈従来の技術〉 従来、この種の入力信号発生回路として、第４図の従来
の信号発生回路の構成を示すブロック回路図に示すよう
なものが一般に使用されていた。以下この図面及び第５
図の第４図の説明に供するタイムチャートを用いて従来
の技術を説明する。
の信号発生回路の構成を示すブロック回路図に示すよう
なものが一般に使用されていた。以下この図面及び第５
図の第４図の説明に供するタイムチャートを用いて従来
の技術を説明する。
第４図乃至第５図において、１はシンクロ計器を所定の
値に模擬動作させる為のディジタル信号Diを発生させる
デジタル信号発生手段、２はデジタル信号発生手段１か
らのディジタル信号Diを入力して第５図（ｉ）に示すよ
うなディジタルデータの更新周期τにおいてステップ状
に変化するようなアナログ変調信号（電圧信号）に変換
するDAC（デジタルアナログ信号変換回路）、３は第５
図（ii）に示すような正弦波信号（電圧信号）Siを発生
させる正弦波発生手段、４はDAC1で生成されたアナログ
変調信号Aiと正弦波発生回路３からの正弦波信号Siとの
乗算を行い第５図（iii）に示すような振幅変調正弦波
信号SHoutを発生する乗算回路である。この乗算回路２
からの信号がシンクロ計器（図省略）にディジタル的に
発生させた入力信号（模擬データ）として導かれること
となる。
値に模擬動作させる為のディジタル信号Diを発生させる
デジタル信号発生手段、２はデジタル信号発生手段１か
らのディジタル信号Diを入力して第５図（ｉ）に示すよ
うなディジタルデータの更新周期τにおいてステップ状
に変化するようなアナログ変調信号（電圧信号）に変換
するDAC（デジタルアナログ信号変換回路）、３は第５
図（ii）に示すような正弦波信号（電圧信号）Siを発生
させる正弦波発生手段、４はDAC1で生成されたアナログ
変調信号Aiと正弦波発生回路３からの正弦波信号Siとの
乗算を行い第５図（iii）に示すような振幅変調正弦波
信号SHoutを発生する乗算回路である。この乗算回路２
からの信号がシンクロ計器（図省略）にディジタル的に
発生させた入力信号（模擬データ）として導かれること
となる。
〈考案が解決しようとする課題〉 この従来の入力信号発生回路にあっては、シンクロ計器
に導かれる信号SHoutは、第５図（iii）に示すように、
ステップ状に変化する信号となるので、ディジタルデー
タの更新周期τがシンクロ受信機の応答速度に比べて遅
い場合にあっては、シンクロ計器の動作がスムーズでな
い、という問題点があった。
に導かれる信号SHoutは、第５図（iii）に示すように、
ステップ状に変化する信号となるので、ディジタルデー
タの更新周期τがシンクロ受信機の応答速度に比べて遅
い場合にあっては、シンクロ計器の動作がスムーズでな
い、という問題点があった。
本考案は、従来の技術の有するこのような問題点に鑑み
てなされたものであり、その目的とするところは、DAC
で生成されたディジタルデータの更新周期τにおいてス
テップ状に変化するようなアナログ変調信号であって
も、シンクロ計器をスムーズに動作させることができる
模擬データを出力できる入力信号発生回路を提供するも
のである。
てなされたものであり、その目的とするところは、DAC
で生成されたディジタルデータの更新周期τにおいてス
テップ状に変化するようなアナログ変調信号であって
も、シンクロ計器をスムーズに動作させることができる
模擬データを出力できる入力信号発生回路を提供するも
のである。
〈課題を解決するための手段〉 上記目的と達成するために、本考案は、ディジタル信号
を、ディジタル信号の更新周期においてステップ状に変
化するアナログ変調信号に変換し、乗算回路で前記アナ
ログ変調信号を正弦波信号と乗算した上でシンクロ計器
に模擬データとして出力する入力信号発生回路におい
て、前記アナログ変調信号を、ステップ状に変化する２
点間についてステップの振幅に応じた傾きを持つ直線で
結んだような信号に変換する機能を具備する信号変換回
路で信号変換し、前記乗算回路に導いた上で前記正弦波
信号と乗算する構成としたことを特徴とするものであ
る。
を、ディジタル信号の更新周期においてステップ状に変
化するアナログ変調信号に変換し、乗算回路で前記アナ
ログ変調信号を正弦波信号と乗算した上でシンクロ計器
に模擬データとして出力する入力信号発生回路におい
て、前記アナログ変調信号を、ステップ状に変化する２
点間についてステップの振幅に応じた傾きを持つ直線で
結んだような信号に変換する機能を具備する信号変換回
路で信号変換し、前記乗算回路に導いた上で前記正弦波
信号と乗算する構成としたことを特徴とするものであ
る。
〈作用〉 ディジタル信号をディジタルアナログ変換してステップ
状に変化するアナログ変調信号を得て、このアナログ変
調信号のステップ状に変化する２点間について、ステッ
プの振幅に応じた傾きを持つ直線で結んだような信号に
変換する機能を持つ信号変換回路を介して得た信号につ
いて乗算回路で正弦波信号と乗算をする。
状に変化するアナログ変調信号を得て、このアナログ変
調信号のステップ状に変化する２点間について、ステッ
プの振幅に応じた傾きを持つ直線で結んだような信号に
変換する機能を持つ信号変換回路を介して得た信号につ
いて乗算回路で正弦波信号と乗算をする。
〈実施例〉 実施例について図面を参照して説明する。
尚、以下の図面において、第４図乃至第５図と重複する
部分は同一番号を付してその説明は省略する。
部分は同一番号を付してその説明は省略する。
第１図は本考案の信号発生回路の構成を示すブロック回
路図、第２図は第１図の説明に供する回路図、第３図は
第１図乃至第２図の説明に供するタイムチャートであ
る。
路図、第２図は第１図の説明に供する回路図、第３図は
第１図乃至第２図の説明に供するタイムチャートであ
る。
第１図において、５はアナログ変調信号Aiのステップ状
に変化する２点間について、ステップの振幅に応じた傾
きを持つ直線で結んだような勾配信号に変換する機能を
持つ信号変換回路（以下「ステップ／勾配信号変換回
路」という）である。このステップ／勾配信号変換回路
５の具体的な回路構成は第２図のように第１の変換回路
5aと第２の変換回路5bで構成することができる。
に変化する２点間について、ステップの振幅に応じた傾
きを持つ直線で結んだような勾配信号に変換する機能を
持つ信号変換回路（以下「ステップ／勾配信号変換回
路」という）である。このステップ／勾配信号変換回路
５の具体的な回路構成は第２図のように第１の変換回路
5aと第２の変換回路5bで構成することができる。
第２図において、第１の変換回路5aは、非反転端子が接
地された反転端子にアナログ変調信号Aiが供給される抵
抗R1の他端が接続されるOPアンプQ1,OPアンプQ1の出力
端子と反転端子との間に接続されるコンデンサC,OPアン
プQ1の出力が供給されるサンプルホールド回路S/H、サ
ンプルホールド回路S/Hの出力端子とOPアンプQ1の反転
端子との間に接続される抵抗R2とから成り、抵抗の値は
R1＝R2＝Ｒとし、Ｒ×Ｃの値はディジタルデータの更新
周期と一致するように決定し、更に又、サンプルホール
ド回路S/Hのホールド端子にはディジタルデータの更新
と同期した信号が入力される。
地された反転端子にアナログ変調信号Aiが供給される抵
抗R1の他端が接続されるOPアンプQ1,OPアンプQ1の出力
端子と反転端子との間に接続されるコンデンサC,OPアン
プQ1の出力が供給されるサンプルホールド回路S/H、サ
ンプルホールド回路S/Hの出力端子とOPアンプQ1の反転
端子との間に接続される抵抗R2とから成り、抵抗の値は
R1＝R2＝Ｒとし、Ｒ×Ｃの値はディジタルデータの更新
周期と一致するように決定し、更に又、サンプルホール
ド回路S/Hのホールド端子にはディジタルデータの更新
と同期した信号が入力される。
第２の変換回路5bは信号極性を反転させる回路構成から
成り、具体的には、OPアンプQ1の出力が抵抗R3を介して
反転端子に供給されるOPアンプQ2（非反転端子は接地さ
れる）,OPアンプQ2の出力端子と反転端子との間に接続
される抵抗R4とから成り、ゲイン１の反転増幅回路で構
成できる。OPアンプQ2の出力SAiが乗算回路４に出力さ
れることとなる。
成り、具体的には、OPアンプQ1の出力が抵抗R3を介して
反転端子に供給されるOPアンプQ2（非反転端子は接地さ
れる）,OPアンプQ2の出力端子と反転端子との間に接続
される抵抗R4とから成り、ゲイン１の反転増幅回路で構
成できる。OPアンプQ2の出力SAiが乗算回路４に出力さ
れることとなる。
このような第１図及び第２図のような回路構成の動作を
第３図のタイムチャートを用いながら説明する。尚、第
３図の（ｉ）〜（vii）の各部の波形については第１図
乃至第２図の各部に夫々同符号（ｉ）〜（vii）を付し
て以下説明する。
第３図のタイムチャートを用いながら説明する。尚、第
３図の（ｉ）〜（vii）の各部の波形については第１図
乃至第２図の各部に夫々同符号（ｉ）〜（vii）を付し
て以下説明する。
第１図乃至第３図において、ディジタル信号DiをDAC2で
ディジタルアナログ変換し、ステップ状に変化する例え
ば第３図（ｉ）に示すようにアナログ変調信号Aiをステ
ップ／勾配信号変換回路５に入力する。この時に各サイ
クル（ディジタルデータ更新サイクル）T1，T2，…Tn期
間中の（ｉ）の電圧値Aiをa1，a2，…anとする。
ディジタルアナログ変換し、ステップ状に変化する例え
ば第３図（ｉ）に示すようにアナログ変調信号Aiをステ
ップ／勾配信号変換回路５に入力する。この時に各サイ
クル（ディジタルデータ更新サイクル）T1，T2，…Tn期
間中の（ｉ）の電圧値Aiをa1，a2，…anとする。
ステップ／勾配信号変換回路５においては、アナログ変
調信号Aiは次のように変換される。
調信号Aiは次のように変換される。
時刻t0〜t1のサイクルT1で、時刻t0でのサンプルホール
ド回路S/Hの出力（iii）を“0"とすると、OPアンプQ1の
出力（ii）は、 −（1/RC）∫a1dt＝ −（1/RC）a1ｔ …（１） で決定される時間に対して直線的に減少する信号とな
る。この時、抵抗とコンデンサによって決められるRCの
時定数はデータ更新周期（t1−t0）に等しく選んだの
で、OPアンプQ1出力（ii）の時刻t1での電圧値は“−
a1”と等しくなる。又、この電圧値“−a1”は、時刻t1
で加えられるホールド信号（iv）によりサンプルホール
ドされて、次サイクル期間中のサンプルホールド回路S/
H出力（iii）となる。
ド回路S/Hの出力（iii）を“0"とすると、OPアンプQ1の
出力（ii）は、 −（1/RC）∫a1dt＝ −（1/RC）a1ｔ …（１） で決定される時間に対して直線的に減少する信号とな
る。この時、抵抗とコンデンサによって決められるRCの
時定数はデータ更新周期（t1−t0）に等しく選んだの
で、OPアンプQ1出力（ii）の時刻t1での電圧値は“−
a1”と等しくなる。又、この電圧値“−a1”は、時刻t1
で加えられるホールド信号（iv）によりサンプルホール
ドされて、次サイクル期間中のサンプルホールド回路S/
H出力（iii）となる。
時刻t1〜t2のサイクルT2では、アナログ変調信号Aiによ
るOPアンプQ1出力（ii）は、 −a1−（1/RC）∫（a2−a1）dt −（1/RC）∫a1dt …（２） となる。ところで、この式の最後の項“−（1/RC）∫a1
dt"はサンプルホールド回路S/H出力（iii）からのフィ
ードバック信号によりキャンセルされるので、結局、
（２）式は、 −a1−（1/RC）∫（a2−a1）dt＝ −a1−（1/RC）（a2−a1）ｔ …（３） となり、時刻t2の電圧値は“−a2”となる。この電圧値
は“−a2”は、時刻t2で加えられるホールド信号（iv）
によりサンプルホールドされて、次サイクル期間中のサ
ンプルホールド回路S/H出力（iii）となる。
るOPアンプQ1出力（ii）は、 −a1−（1/RC）∫（a2−a1）dt −（1/RC）∫a1dt …（２） となる。ところで、この式の最後の項“−（1/RC）∫a1
dt"はサンプルホールド回路S/H出力（iii）からのフィ
ードバック信号によりキャンセルされるので、結局、
（２）式は、 −a1−（1/RC）∫（a2−a1）dt＝ −a1−（1/RC）（a2−a1）ｔ …（３） となり、時刻t2の電圧値は“−a2”となる。この電圧値
は“−a2”は、時刻t2で加えられるホールド信号（iv）
によりサンプルホールドされて、次サイクル期間中のサ
ンプルホールド回路S/H出力（iii）となる。
以下、各サイクルで同様の動作が行われる。
この結果、ステップ状に変化するアナログ変調信号Aiの
２点間について、ステップの振幅に応じた傾きを持つ直
線で結んだような信号、即ち第３図（ii）に示すような
信号に変換することできる。
２点間について、ステップの振幅に応じた傾きを持つ直
線で結んだような信号、即ち第３図（ii）に示すような
信号に変換することできる。
ところで、第３図（ii）からも分るように、第１の変換
回路5aの信号は入力される元の信号Aiに対して極性が反
転しているので、これを元に戻す必要がある。これを第
２の変換回路（極性反転回路）5bにおいて信号極性を反
転させる。即ち、第３図（ii）の信号を元の極性に戻し
た第３図（ｖ）の信号を得るようにする必要がある。
回路5aの信号は入力される元の信号Aiに対して極性が反
転しているので、これを元に戻す必要がある。これを第
２の変換回路（極性反転回路）5bにおいて信号極性を反
転させる。即ち、第３図（ii）の信号を元の極性に戻し
た第３図（ｖ）の信号を得るようにする必要がある。
このようにしてステップ／勾配信号変換回路５から得た
信号SAiは乗算回路４に導かれて、この乗算回路におい
て第３図（vi）に示すような正弦波信号Siと乗算され、
その結果として第３図（vii）に示すような信号Houtを
得ることができ、シンクロ計器への信号とされる。
信号SAiは乗算回路４に導かれて、この乗算回路におい
て第３図（vi）に示すような正弦波信号Siと乗算され、
その結果として第３図（vii）に示すような信号Houtを
得ることができ、シンクロ計器への信号とされる。
尚、第２の変換回路5bはここではステップ／勾配信号変
換回路５内に組込んだ形で説明したが、この回路は必ず
しも必要なものではない。
換回路５内に組込んだ形で説明したが、この回路は必ず
しも必要なものではない。
例えば、第４図との位相関係、即ち、乗算回路４におい
て正弦波と乗算する時の位相関係の点において必要とす
るのであれば、正弦波側に正弦波の位相を反転する回路
を設けて、この位相が反転した正弦波と第１の変換回路
5aとの信号を乗算させるように構成してもよい。更に
又、第４図との関係にこだわらない場合、つまり、乗算
回路からの模擬データの各時刻における値において第４
図との間に相違があってもよいのであれば、第２の変換
回路を具備させる必要はなくなる。この差異は実際上の
使用に当たって模擬データを発生させる際の調整の仕方
によって容易に吸収できる。
て正弦波と乗算する時の位相関係の点において必要とす
るのであれば、正弦波側に正弦波の位相を反転する回路
を設けて、この位相が反転した正弦波と第１の変換回路
5aとの信号を乗算させるように構成してもよい。更に
又、第４図との関係にこだわらない場合、つまり、乗算
回路からの模擬データの各時刻における値において第４
図との間に相違があってもよいのであれば、第２の変換
回路を具備させる必要はなくなる。この差異は実際上の
使用に当たって模擬データを発生させる際の調整の仕方
によって容易に吸収できる。
〈考案の効果〉 本考案は、以上説明したように構成されているので、次
に記載するような効果を奏する。
に記載するような効果を奏する。
ディジタル信号を用いてシンクロ計器を動作させる場合
に、データの更新周期がシンクロの応答速度に比べて遅
い時でも、シンクロへの入力信号の変化をステップ状か
ら直線上へと変換したことにより、スムーズに動作させ
ることができる。
に、データの更新周期がシンクロの応答速度に比べて遅
い時でも、シンクロへの入力信号の変化をステップ状か
ら直線上へと変換したことにより、スムーズに動作させ
ることができる。
第１図は本考案の信号発生回路の構成を示すブロック回
路図、第２図は第１図の説明に供する回路図、第３図は
第１図乃至第２図の説明に供するタイムチャート、第４
図は従来の信号発生回路の構成を示すブロック回路図、
第５図は第４図の説明に供するタイムチャートである。 １…デジタル信号発生手段、２…DAC（デジタルアナロ
グ信号変換回路）、３…正弦波発生手段、４…乗算回
路、５…信号変換回路（ステップ／勾配信号変換回路。
路図、第２図は第１図の説明に供する回路図、第３図は
第１図乃至第２図の説明に供するタイムチャート、第４
図は従来の信号発生回路の構成を示すブロック回路図、
第５図は第４図の説明に供するタイムチャートである。 １…デジタル信号発生手段、２…DAC（デジタルアナロ
グ信号変換回路）、３…正弦波発生手段、４…乗算回
路、５…信号変換回路（ステップ／勾配信号変換回路。
Claims (1)
- 【請求項１】ディジタル信号を、ディジタル信号の更新
周期においてステップ状に変化するアナログ変調信号に
変換し、乗算回路で前記アナログ変調信号を正弦波信号
と乗算した上でシンクロ計器に模擬データとして出力す
る入力信号発生回路において、前記アナログ変調信号
を、ステップ状に変化する２点間についてステップの振
幅に応じた傾きを持つ直線で結んだような信号に変換す
る機能を具備する信号変換回路で信号変換し、前記乗算
回路に導いた上で前記正弦波信号と乗算する構成とした
ことを特徴とする入力信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14762189U JPH0710477Y2 (ja) | 1989-12-21 | 1989-12-21 | 入力信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14762189U JPH0710477Y2 (ja) | 1989-12-21 | 1989-12-21 | 入力信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0386490U JPH0386490U (ja) | 1991-09-02 |
| JPH0710477Y2 true JPH0710477Y2 (ja) | 1995-03-08 |
Family
ID=31694127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14762189U Expired - Lifetime JPH0710477Y2 (ja) | 1989-12-21 | 1989-12-21 | 入力信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710477Y2 (ja) |
-
1989
- 1989-12-21 JP JP14762189U patent/JPH0710477Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0386490U (ja) | 1991-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2918578B2 (ja) | デジタル復調器 | |
| TW331679B (en) | Analog-to-digital converter. | |
| JPH0710477Y2 (ja) | 入力信号発生回路 | |
| US4603425A (en) | Interpolation pulse duration modulation circuit | |
| JP2847913B2 (ja) | アナログ掛算器 | |
| EP0559499A1 (en) | A multiplier circuit and method of operation therefor | |
| JPH05175850A (ja) | Ｄ／ａ変換装置 | |
| SU1356184A1 (ru) | Балансный модул тор | |
| SU752375A1 (ru) | Функциональный преобразователь | |
| JP3171466B2 (ja) | ベクトル電圧比測定方法およびベクトル電圧比測定装置 | |
| JPS6170437U (ja) | ||
| JPS63289462A (ja) | 掛算器 | |
| JPS6329287Y2 (ja) | ||
| SU909596A1 (ru) | Способ линеаризации амплитудной характеристики параметрического измерительного преобразовател и устройство дл его осуществлени | |
| JPS6029036A (ja) | アナログ・ディジタル変換回路 | |
| SU1555806A1 (ru) | Формирователь повтор ющихс частотно-модулированных сигналов | |
| JP2503568Y2 (ja) | 位相変調回路 | |
| SU1423949A2 (ru) | Устройство дл выделени сигналов в спектрометре электронного парамагнитного резонанса | |
| JPS6029685Y2 (ja) | 積算器 | |
| SU1128275A1 (ru) | Устройство дл регистрации информации | |
| SU578645A1 (ru) | Аналого-цифровой интегратор | |
| SU790102A1 (ru) | Устройство прецизионного формировани повтор ющихс частотно-модулированных сигналов | |
| SU1278897A1 (ru) | Устройство дл синусно-косинусного цифроаналогового преобразовани | |
| JPH019809Y2 (ja) | ||
| JPH0969858A (ja) | 信号生成器 |