JPH07104771B2 - 計算機 - Google Patents
計算機Info
- Publication number
- JPH07104771B2 JPH07104771B2 JP60097769A JP9776985A JPH07104771B2 JP H07104771 B2 JPH07104771 B2 JP H07104771B2 JP 60097769 A JP60097769 A JP 60097769A JP 9776985 A JP9776985 A JP 9776985A JP H07104771 B2 JPH07104771 B2 JP H07104771B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- difference
- state
- circuit
- exponent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/485—Adding; Subtracting
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は計算機による浮動小数点データ同志の演算方式
に係り、特に誤差の発生しやすい、演算精度面の困難を
伴なう演算命令列の実行に好適な演算装置の機能ならび
に方式に関するものである。
に係り、特に誤差の発生しやすい、演算精度面の困難を
伴なう演算命令列の実行に好適な演算装置の機能ならび
に方式に関するものである。
計算機による浮動小数点データ同志の演算において誤差
の発生はデータ表現表の有限性から避けられないもので
あるが、特に加減算において、“桁落ち”ならびに“積
み残し”と呼ばれる２つの大きな誤差発生要因のある事
が知られている。前者は、値の近接した２つのデータ同
志を減算する場合に仮数部の有効桁が減る状況を指し、
その極端な場合として演算結果の仮数部がゼロ、すなわ
ち有効桁が無くなるケースは“有意性喪失”と呼ばれ
る。後者の“積み残し”は２つのデータの大きさが極端
に異なる場合に、桁合わせ後に絶対値の小さなデータの
仮数が有効桁の下位からあふれてゼロとなり演算結果に
反映されない状況を指し、これはこのような小さなデー
タが多く集まつて演算結果に寄与する場合に演算順序に
注意を払わないと大きな誤差を招くことになる。
の発生はデータ表現表の有限性から避けられないもので
あるが、特に加減算において、“桁落ち”ならびに“積
み残し”と呼ばれる２つの大きな誤差発生要因のある事
が知られている。前者は、値の近接した２つのデータ同
志を減算する場合に仮数部の有効桁が減る状況を指し、
その極端な場合として演算結果の仮数部がゼロ、すなわ
ち有効桁が無くなるケースは“有意性喪失”と呼ばれ
る。後者の“積み残し”は２つのデータの大きさが極端
に異なる場合に、桁合わせ後に絶対値の小さなデータの
仮数が有効桁の下位からあふれてゼロとなり演算結果に
反映されない状況を指し、これはこのような小さなデー
タが多く集まつて演算結果に寄与する場合に演算順序に
注意を払わないと大きな誤差を招くことになる。
一般に誤差の発生量はデータの長精度化によつて減らす
事ができるが、これは主記憶の所要量と演算時間の増大
を招くので必要低減のデータの長精度化が要請される。
しかし、誤差の発生状況はデータに依存する事からプロ
グラム作成時には予測が困難であり、長精度化に有効な
情報を得るためには演算実行時の動的監視機構が要望さ
れる。ところで、先に述べた２つの誤差発生要因のう
ち、桁落ち、特に“有意性喪失”に関しては従来からそ
の監視機構が知られている（例えば、“IBM370Princibl
es of operation"第６章参照）が、“積み残し”に対し
ては適切な機構を欠いている。
事ができるが、これは主記憶の所要量と演算時間の増大
を招くので必要低減のデータの長精度化が要請される。
しかし、誤差の発生状況はデータに依存する事からプロ
グラム作成時には予測が困難であり、長精度化に有効な
情報を得るためには演算実行時の動的監視機構が要望さ
れる。ところで、先に述べた２つの誤差発生要因のう
ち、桁落ち、特に“有意性喪失”に関しては従来からそ
の監視機構が知られている（例えば、“IBM370Princibl
es of operation"第６章参照）が、“積み残し”に対し
ては適切な機構を欠いている。
本発明の目的は、従来方式のこのような不備を是正する
ために、演算中に発生する“積み残し状態”を監視・検
出する機構を演算装置に付与する事にある。
ために、演算中に発生する“積み残し状態”を監視・検
出する機構を演算装置に付与する事にある。
２つの浮動小数点データ間の加減算において、“積み残
し”状態は両データの指数値の差の絶対値が仮数部の桁
長よりも大きい場合に発生する。そこで、桁合わせ後の
両仮数部データの各々に対して全ビツトがゼロの状態を
検出する回路を付加し、そのオアにより“積み残し”状
態の発生を割り込み制御回路に通知する。その後、割り
込み動作によつて状態の発生をソフトウエアに通知す
る。
し”状態は両データの指数値の差の絶対値が仮数部の桁
長よりも大きい場合に発生する。そこで、桁合わせ後の
両仮数部データの各々に対して全ビツトがゼロの状態を
検出する回路を付加し、そのオアにより“積み残し”状
態の発生を割り込み制御回路に通知する。その後、割り
込み動作によつて状態の発生をソフトウエアに通知す
る。
以下、本発明の一実施例を第１図，第２図により説明す
る。
る。
第１図は、積み残し状態検出機構を有する計算機システ
ムの構成を示すものである。二重線はデータの流れを、
一重線は制御情報の流れを示す。第１図を用いて、演算
命令列の実行過程、ならびに積み残し状態が検出された
場合の動作について説明する。
ムの構成を示すものである。二重線はデータの流れを、
一重線は制御情報の流れを示す。第１図を用いて、演算
命令列の実行過程、ならびに積み残し状態が検出された
場合の動作について説明する。
演算命令列は主記憶装置１内の命令格納部６に格納され
ており、演算装置10内の命令制御部３が各演算命令を逐
次、主記憶装置から読み出して処理を行なう。処理中の
命令アドレスは常にプログラム状態語８に表示されてお
り、これはプログラムの進行に合わせて更新される。命
令制御部３が読み出した演算命令は演算制御部４に渡さ
れ、ここでデータの主記憶アドレス計算ならびにデータ
格納部７からのデータの読み出しが行なわれ、積み残し
状態検出機構付き演算回路９において所望の演算と状態
検出が実施される。当回路の構成ならびに動作に関して
は後に説明する。当該演算にて積み残し状態が検出され
た時、それは割り込み制御部２に通知され、割り込み動
作が開始される。すなわち、その時点におけるプログラ
ム状態語８の内容が主記憶装置内のプログラム状態語格
納部５に書き込まれ、また９より送られる指数値の差も
５に書き込まれる。逆に積み残し状態割り込み用に用意
されたプログラム状態語の内容が状態語格納部５からプ
ログラム状態語８に移される。引き続き、命令制御部３
により、８の内容（命令アドレスなど）に従つた命令列
が命令格納部６から読み出され、積み残し状態を発生し
た命令アドレスと指数値差の記録など適切な割り込み処
理が実施される。一般プログラマは割り込み処理ルーチ
ンにより表示出力される命令アドレスと指数値の情報に
もとづき、しかるべきデータの長精度化などの対策をと
り、積み残し状態を回避し演算精度の向上をはかる事が
できる。
ており、演算装置10内の命令制御部３が各演算命令を逐
次、主記憶装置から読み出して処理を行なう。処理中の
命令アドレスは常にプログラム状態語８に表示されてお
り、これはプログラムの進行に合わせて更新される。命
令制御部３が読み出した演算命令は演算制御部４に渡さ
れ、ここでデータの主記憶アドレス計算ならびにデータ
格納部７からのデータの読み出しが行なわれ、積み残し
状態検出機構付き演算回路９において所望の演算と状態
検出が実施される。当回路の構成ならびに動作に関して
は後に説明する。当該演算にて積み残し状態が検出され
た時、それは割り込み制御部２に通知され、割り込み動
作が開始される。すなわち、その時点におけるプログラ
ム状態語８の内容が主記憶装置内のプログラム状態語格
納部５に書き込まれ、また９より送られる指数値の差も
５に書き込まれる。逆に積み残し状態割り込み用に用意
されたプログラム状態語の内容が状態語格納部５からプ
ログラム状態語８に移される。引き続き、命令制御部３
により、８の内容（命令アドレスなど）に従つた命令列
が命令格納部６から読み出され、積み残し状態を発生し
た命令アドレスと指数値差の記録など適切な割り込み処
理が実施される。一般プログラマは割り込み処理ルーチ
ンにより表示出力される命令アドレスと指数値の情報に
もとづき、しかるべきデータの長精度化などの対策をと
り、積み残し状態を回避し演算精度の向上をはかる事が
できる。
次に第２図を用いて、積み残し状態検出機構を有する演
算回路の構成と動作について述べる。
算回路の構成と動作について述べる。
加減算演算のために主記憶装置から読み出された浮動小
数点データu,vはそれぞれ指数部と仮数部に分けて処理
される。指数部データはまず桁合わせのための指数調整
回路11に入力され、仮数部のシフト情報を生成した後、
結果正規化のための桁上げ調整回路12を経て、結果ｗの
指数部に送られる。一方仮数部データは、桁合わせのた
めの前置シフト回路13,14を経て、レジスタ15,16にセツ
トされ、さらに加減算器19と結果正規化のための後置シ
フト回路20を経て結果ｗの仮数部に送られる。
数点データu,vはそれぞれ指数部と仮数部に分けて処理
される。指数部データはまず桁合わせのための指数調整
回路11に入力され、仮数部のシフト情報を生成した後、
結果正規化のための桁上げ調整回路12を経て、結果ｗの
指数部に送られる。一方仮数部データは、桁合わせのた
めの前置シフト回路13,14を経て、レジスタ15,16にセツ
トされ、さらに加減算器19と結果正規化のための後置シ
フト回路20を経て結果ｗの仮数部に送られる。
この演算に並行して、指数差計算回路17により入力デー
タの指数値の差が計算されてレジスタ18にセツトされ、
ひき続き回路21により積み残し条件が検出されてライン
22により割り込み制御部に送られる。同時にライン23を
通して指数値差も送られる。
タの指数値の差が計算されてレジスタ18にセツトされ、
ひき続き回路21により積み残し条件が検出されてライン
22により割り込み制御部に送られる。同時にライン23を
通して指数値差も送られる。
本機構の具備により、積み残し状態の動的監視が可能と
なり、状態発生時の適切なソフトウエア処理によつてそ
の部位と入力データの収集が可能であるので、演算終了
後にそれらの情報にもとづいて、演算精度を強化するた
めに必要な効率の良いデータと演算の長精度化を実施す
る事ができる。
なり、状態発生時の適切なソフトウエア処理によつてそ
の部位と入力データの収集が可能であるので、演算終了
後にそれらの情報にもとづいて、演算精度を強化するた
めに必要な効率の良いデータと演算の長精度化を実施す
る事ができる。
第１図は積み残し状態検出機構を有する計算機システム
の構成図、第２図はその構成要素である積み残し状態検
出機構を有する加減算回路のブロツク図である。 １……主記憶装置、２……割り込み制御部、３……命令
制御部、４……演算制御部、５……プログラム状態語格
納部、６……命令格納部、７……データ格納部、８……
プログラム状態語、９……積み残し状態検出機構付き演
算回路、10……演算装置、11……指数部桁合わせ回路、
12……指定部正規化回路、13,14……仮数部前置シフト
回路、15,16……前置シフト結果格納レジスタ、17……
指数差計算回路、18……指数差保持レジスタ、19……加
減算器、20……後置シフト回路、21……積み残し状態検
出部、22……積み残し状態通知レジスタ、23……指数差
通知ライン。
の構成図、第２図はその構成要素である積み残し状態検
出機構を有する加減算回路のブロツク図である。 １……主記憶装置、２……割り込み制御部、３……命令
制御部、４……演算制御部、５……プログラム状態語格
納部、６……命令格納部、７……データ格納部、８……
プログラム状態語、９……積み残し状態検出機構付き演
算回路、10……演算装置、11……指数部桁合わせ回路、
12……指定部正規化回路、13,14……仮数部前置シフト
回路、15,16……前置シフト結果格納レジスタ、17……
指数差計算回路、18……指数差保持レジスタ、19……加
減算器、20……後置シフト回路、21……積み残し状態検
出部、22……積み残し状態通知レジスタ、23……指数差
通知ライン。
Claims (1)
- 【請求項１】二つの浮動小数点データの加算または減算
を行なう演算器と、 割り込み処理回路とを有し、 該演算器は、 該二つのデータの指数の差を検出する手段と、 該二つのデータの一方の仮数部を、その差に相当する桁
数だけシフトする手段と、 該指数の差に相当する桁数が、該仮数部の長さ以上にな
ったか否かを検出し、該指数の差に相当する桁数が、該
仮数部の長さ以上になったときに、割り込み信号を発生
し、該割り込み処理回路に該割り込み信号と該指数の差
を通知する手段とを有する計算機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097769A JPH07104771B2 (ja) | 1985-05-10 | 1985-05-10 | 計算機 |
| US06/860,845 US4907185A (en) | 1985-05-10 | 1986-05-08 | Program-controlled computer with an interrupt capability for floating-point operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097769A JPH07104771B2 (ja) | 1985-05-10 | 1985-05-10 | 計算機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256437A JPS61256437A (ja) | 1986-11-14 |
| JPH07104771B2 true JPH07104771B2 (ja) | 1995-11-13 |
Family
ID=14201063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097769A Expired - Lifetime JPH07104771B2 (ja) | 1985-05-10 | 1985-05-10 | 計算機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4907185A (ja) |
| JP (1) | JPH07104771B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2716166B2 (ja) * | 1988-11-07 | 1998-02-18 | 日本電気株式会社 | 情報処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4229801A (en) * | 1978-12-11 | 1980-10-21 | Data General Corporation | Floating point processor having concurrent exponent/mantissa operation |
| FR2455315B1 (fr) * | 1979-04-23 | 1986-10-24 | Anvar | Procede pour fournir un resultat de calcul numerique avec le nombre de chiffres significatifs exacts dans ce resultat et dispositif de calcul numerique mettant en oeuvre ce procede |
| JPS5741739A (en) * | 1980-08-23 | 1982-03-09 | Fujitsu Ltd | Program renewal control system |
| JPS5776634A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Digital signal processor |
| US4366548A (en) * | 1981-01-02 | 1982-12-28 | Sperry Corporation | Adder for exponent arithmetic |
| JPS59188740A (ja) * | 1983-04-11 | 1984-10-26 | Hitachi Ltd | フロ−テイング加算器 |
-
1985
- 1985-05-10 JP JP60097769A patent/JPH07104771B2/ja not_active Expired - Lifetime
-
1986
- 1986-05-08 US US06/860,845 patent/US4907185A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4907185A (en) | 1990-03-06 |
| JPS61256437A (ja) | 1986-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151669A (en) | Methods and apparatus for efficient control of floating-point status register | |
| US6138135A (en) | Propagating NaNs during high precision calculations using lesser precision hardware | |
| EP0450802B1 (en) | Floating point arithmetic unit | |
| EP0106670A2 (en) | CPU with multiple execution units | |
| TWI526928B (zh) | 向量浮點引數之減少 | |
| JPH0123806B2 (ja) | ||
| JPH0210427A (ja) | 精密浮動小数点例外用の方法及び装置 | |
| JPH0792739B2 (ja) | 浮動小数点データ正規化方式 | |
| JP3178746B2 (ja) | 浮動小数点数のためのフォーマット変換装置 | |
| JPH0544046B2 (ja) | ||
| US5574872A (en) | Method and apparatus for controlling the saving of pipelines in pipelined processors during trap handling | |
| US5341320A (en) | Method for rapidly processing floating-point operations which involve exceptions | |
| CN108139912B (zh) | 在浮点运算期间计算和保留误差边界的装置和方法 | |
| US6216222B1 (en) | Handling exceptions in a pipelined data processing apparatus | |
| EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
| JP3313560B2 (ja) | 浮動小数点演算処理装置 | |
| JP4219507B2 (ja) | コンピュータ動作方法 | |
| US6378067B1 (en) | Exception reporting architecture for SIMD-FP instructions | |
| JPH0343645B2 (ja) | ||
| US6212539B1 (en) | Methods and apparatus for handling and storing bi-endian words in a floating-point processor | |
| US6701427B1 (en) | Data processing apparatus and method for processing floating point instructions | |
| JPH07104771B2 (ja) | 計算機 | |
| KR100431726B1 (ko) | 부호달린나눗셈을이행하는방법 | |
| Schulte et al. | A software interface and hardware design for variable-precision interval arithmetic | |
| JP2824484B2 (ja) | パイプライン処理計算機 |