JPH07101402B2 - ディスク・キャッシュ制御装置 - Google Patents
ディスク・キャッシュ制御装置Info
- Publication number
- JPH07101402B2 JPH07101402B2 JP62202402A JP20240287A JPH07101402B2 JP H07101402 B2 JPH07101402 B2 JP H07101402B2 JP 62202402 A JP62202402 A JP 62202402A JP 20240287 A JP20240287 A JP 20240287A JP H07101402 B2 JPH07101402 B2 JP H07101402B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- disk
- memory
- access
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 『産業上の利用分野』 本発明は、計算機システムに設置されるディスク装置に
設けた２次記憶としてのキャッシュ・メモリを制御する
ディスク・キャッシュ制御装置に関し、このキャッシュ
・メモリに常駐させるデータの最適化を図るものであ
る。
設けた２次記憶としてのキャッシュ・メモリを制御する
ディスク・キャッシュ制御装置に関し、このキャッシュ
・メモリに常駐させるデータの最適化を図るものであ
る。
『従来の技術』 一般に、計算機システムに設置されるディスク装置にIC
メモリを設け、このICメモリを２次記憶のキャッシュ・
メモリとして、ディスク装置内の一部のデータを記憶さ
せてアクセスの効率化を図ることが多い。
メモリを設け、このICメモリを２次記憶のキャッシュ・
メモリとして、ディスク装置内の一部のデータを記憶さ
せてアクセスの効率化を図ることが多い。
このようなキャッシュ・メモリ付きディスク装置のアク
セス時間は、キャッシュ・メモリに対するヒット／ミス
に依存するが、アクセス時間を重視するリアルタイム計
算機では、このようなヒット率に依存する装置ではまだ
効率が悪く、最近よく用いられる半導体ディスクが有利
である。というのは、一般のキャッシュ・メモリ付きデ
ィスク装置は、LRU（Least Recently Used）方式を用い
最新のデータが更新格納されるので、ヒット／ミスは確
率の問題となり、最悪の場合は通常のディスク装置とア
クセス速度が同じかまたはキャッシュ・メモリ制御部動
作により遅くなり、キャッシュ・メモリにより高速化の
効果が有効に得られない理由による。しかし、半導体デ
ィスクは高価なICメモリを大量に使用するようにするた
めコスト高であった。
セス時間は、キャッシュ・メモリに対するヒット／ミス
に依存するが、アクセス時間を重視するリアルタイム計
算機では、このようなヒット率に依存する装置ではまだ
効率が悪く、最近よく用いられる半導体ディスクが有利
である。というのは、一般のキャッシュ・メモリ付きデ
ィスク装置は、LRU（Least Recently Used）方式を用い
最新のデータが更新格納されるので、ヒット／ミスは確
率の問題となり、最悪の場合は通常のディスク装置とア
クセス速度が同じかまたはキャッシュ・メモリ制御部動
作により遅くなり、キャッシュ・メモリにより高速化の
効果が有効に得られない理由による。しかし、半導体デ
ィスクは高価なICメモリを大量に使用するようにするた
めコスト高であった。
以上の問題に対して、従来は、第４図に示すように、計
算機側の起動により、ディスク装置Ｄの一部領域Ａ内の
全データをキャッシュ・メモリＣに常駐させる方式を採
用していた。
算機側の起動により、ディスク装置Ｄの一部領域Ａ内の
全データをキャッシュ・メモリＣに常駐させる方式を採
用していた。
『発明が解決しようとする問題点』 以上のような常駐方式では、キャッシュ・メモリＣに常
駐するデータの内、有効に利用されるのは例えば領域A
1,A2,A3の一部のデータであり、キャッシュ・メモリＣ
に常駐された全てのデータが有効に利用されていなかっ
た。
駐するデータの内、有効に利用されるのは例えば領域A
1,A2,A3の一部のデータであり、キャッシュ・メモリＣ
に常駐された全てのデータが有効に利用されていなかっ
た。
即ち、キャッシュ・メモリＣは、ディスク装置Ｄの領域
Ａにある、データ拡張のための予備データ、アクセス領
域の低いデータ等をも含むため、高価なICメモリの持つ
メモリ容量を十分に活用していないという問題があっ
た。
Ａにある、データ拡張のための予備データ、アクセス領
域の低いデータ等をも含むため、高価なICメモリの持つ
メモリ容量を十分に活用していないという問題があっ
た。
本発明は、以上のような問題を解決するためになされた
ものであり、キャッシュ・メモリ内に常駐させるデータ
の最適化を図り、アクセス時間の短縮を実現することを
目的とする。
ものであり、キャッシュ・メモリ内に常駐させるデータ
の最適化を図り、アクセス時間の短縮を実現することを
目的とする。
『問題点を解決するための手段』 本発明は、計算機側からのディスク・アクセスを監視す
ることによってキャッシュ・メモリに常駐させるデータ
を決定するものであり、その構成は次の通りである。
ることによってキャッシュ・メモリに常駐させるデータ
を決定するものであり、その構成は次の通りである。
即ち、計算機システムに設置されるディスク装置に設け
たキャッシュ・メモリを制御するディスク・キャッシュ
制御装置であって、前記計算機システムの起動によりキ
ャッシュ・メモリまたは前記ディスク装置に対して読み
出しまたは書き込み動作を実行するキャッシュ制御部
に、キャッシュ調整手段として、前記計算機システムか
ら前記ディスク装置へのアクセスを監視するディスク・
キャッシュ・アクセス・モニタと、前記ディスク装置を
連続アドレスに分割してブロック・アドレスとしてテー
ブル管理されこのブロック・アドレスについて前記ディ
スク・キャッシュ・アクセス・モニタで検出されるアク
セス回数を記憶する記憶手段と、前記ディスク・キャッ
シュ・アクセス・モニタ及び前記記憶手段を制御すると
ともに前記記憶手段内に記憶されたアクセス回数の多い
ブロック・アドレスを前記キャッシュ制御部に通知する
プロセッサ部とを設けたことを特徴とするディスク・キ
ャッシュ制御装置である。
たキャッシュ・メモリを制御するディスク・キャッシュ
制御装置であって、前記計算機システムの起動によりキ
ャッシュ・メモリまたは前記ディスク装置に対して読み
出しまたは書き込み動作を実行するキャッシュ制御部
に、キャッシュ調整手段として、前記計算機システムか
ら前記ディスク装置へのアクセスを監視するディスク・
キャッシュ・アクセス・モニタと、前記ディスク装置を
連続アドレスに分割してブロック・アドレスとしてテー
ブル管理されこのブロック・アドレスについて前記ディ
スク・キャッシュ・アクセス・モニタで検出されるアク
セス回数を記憶する記憶手段と、前記ディスク・キャッ
シュ・アクセス・モニタ及び前記記憶手段を制御すると
ともに前記記憶手段内に記憶されたアクセス回数の多い
ブロック・アドレスを前記キャッシュ制御部に通知する
プロセッサ部とを設けたことを特徴とするディスク・キ
ャッシュ制御装置である。
『作用』 はじめに、高速化すべきデータ処理のプログラムを実行
させ、プロセッサ部、ディスク・キャッシュ・アクセス
・モニタにより、ブロック・アドレス管理の記憶手段
に、ディスク・アクセスするブロック・アドレスとアク
セス回数を記憶させる。次に、プロセッサ部は、記憶手
段内のアクセス回数値によりアクセス回数の多いアドレ
ス・ブロックを常駐化キャッシュ・メモリの容量に合わ
せてキャッシュ制御部に通知し、ディスク装置からキャ
ッシュ・メモリに書き込む。
させ、プロセッサ部、ディスク・キャッシュ・アクセス
・モニタにより、ブロック・アドレス管理の記憶手段
に、ディスク・アクセスするブロック・アドレスとアク
セス回数を記憶させる。次に、プロセッサ部は、記憶手
段内のアクセス回数値によりアクセス回数の多いアドレ
ス・ブロックを常駐化キャッシュ・メモリの容量に合わ
せてキャッシュ制御部に通知し、ディスク装置からキャ
ッシュ・メモリに書き込む。
『実施例』 第１図は、本発明のディスク・キャッシュ制御装置を用
いたシステムの例を表わすブロック図である。
いたシステムの例を表わすブロック図である。
この図において、１はシステム全体を管理制御する計算
機システムであり、記憶部であるディスク装置Ｄ、この
ディスク装置を制御するディスク制御部４を設けるとと
もに、計算機システム１との中間部にキャッシュ・メモ
リ２、このキャッシュ・メモリ２を制御するキャッシュ
制御部３を備える。
機システムであり、記憶部であるディスク装置Ｄ、この
ディスク装置を制御するディスク制御部４を設けるとと
もに、計算機システム１との中間部にキャッシュ・メモ
リ２、このキャッシュ・メモリ２を制御するキャッシュ
制御部３を備える。
キャッシュ制御部３は、キャッシュ・メモリ２内にデー
タがあるかどうかよりヒット／ミスを判定し、ミスであ
ればディスク制御部４を起動する。
タがあるかどうかよりヒット／ミスを判定し、ミスであ
ればディスク制御部４を起動する。
本発明はこのような従来のシステムにおいて、キャッシ
ュ制御部３にキャッシュ・メモリ２に常駐させるデータ
を決定するキャッシュ調整手段５を備えることを特徴と
し、このキャッシュ調整手段５は表示／指示装置６によ
り動作を制御される。
ュ制御部３にキャッシュ・メモリ２に常駐させるデータ
を決定するキャッシュ調整手段５を備えることを特徴と
し、このキャッシュ調整手段５は表示／指示装置６によ
り動作を制御される。
このシステムの動作は、表示／指示装置６の指示によ
り、キャッシュ調整手段５を起動し、計算機システム１
からディスク装置Ｄへアクセスを監視し、その結果を用
いてキャッシュ制御部３に最適な常駐データを指定す
る。
り、キャッシュ調整手段５を起動し、計算機システム１
からディスク装置Ｄへアクセスを監視し、その結果を用
いてキャッシュ制御部３に最適な常駐データを指定す
る。
キャッシュ調整手段５の詳しい構成を第２図に表わす。
この図において、51はキャッシュ調整手段５を管理する
１チップ・マイコン等のプロセッサ部、52は計算機シス
テム１のディスク装置Ｄアクセスを監視するディスク・
キャッシュ・アクセス・モニタ、53はミス時にディスク
・アクセスを監視し通常動作時のヒット率を算出するデ
ィスク・アクセス・モニタ、54は種々の管理情報を記憶
するメモリ、55は表示／指示装置６との通信用のターミ
ナル・インターフェイスである。
１チップ・マイコン等のプロセッサ部、52は計算機シス
テム１のディスク装置Ｄアクセスを監視するディスク・
キャッシュ・アクセス・モニタ、53はミス時にディスク
・アクセスを監視し通常動作時のヒット率を算出するデ
ィスク・アクセス・モニタ、54は種々の管理情報を記憶
するメモリ、55は表示／指示装置６との通信用のターミ
ナル・インターフェイスである。
更に、メモリ54の論理構造は、第３図のように構成され
る。即ち、キャッシュ・メモリ２の管理データ長をブロ
ックとし、このブロック単位（例えば8Kバイト単位）で
ディスク装置Ｄ内を連続アドレスに分割し、ブロック・
アドレスのテーブル管理とする。そして、計算機システ
ム１から同一ディスク・ブロックがアクセスされる毎に
アクセス回数が＋１されて書き込まれ、同一のハッシュ
値を持つテーブルに既に他のブロック・アドレスが入っ
ていたら空領域にリンクして、元のテーブルからリンク
・ポイントを指定し新しい管理テーブルが作成される。
る。即ち、キャッシュ・メモリ２の管理データ長をブロ
ックとし、このブロック単位（例えば8Kバイト単位）で
ディスク装置Ｄ内を連続アドレスに分割し、ブロック・
アドレスのテーブル管理とする。そして、計算機システ
ム１から同一ディスク・ブロックがアクセスされる毎に
アクセス回数が＋１されて書き込まれ、同一のハッシュ
値を持つテーブルに既に他のブロック・アドレスが入っ
ていたら空領域にリンクして、元のテーブルからリンク
・ポイントを指定し新しい管理テーブルが作成される。
また、新しいブロック・アドレスが入力されるごとにエ
ントリ数が＋１され、このエントリ数が一杯になると、
メモリ全領域にデータが格納されたことを表わし、新し
いエントリを認めない。
ントリ数が＋１され、このエントリ数が一杯になると、
メモリ全領域にデータが格納されたことを表わし、新し
いエントリを認めない。
このテーブルの領域即ちメモリ容量はディスク容量、ま
たはキャッシュ・メモリ容量により一定ではないが、常
駐化するキャッシュ・メモリのブロック数の５〜10倍程
度が望ましい。例えば8Kバイトのブロックに分割して管
理するキャッシュ・メモリにおいて、常駐化するメモリ
容量が8Mバイトであれば、5K〜10Kエントリの容量が必
要であり、１エントリ分のテーブルに６バイトを使用す
ると、30K〜60Kバイトのメモリ容量が必要となる。
たはキャッシュ・メモリ容量により一定ではないが、常
駐化するキャッシュ・メモリのブロック数の５〜10倍程
度が望ましい。例えば8Kバイトのブロックに分割して管
理するキャッシュ・メモリにおいて、常駐化するメモリ
容量が8Mバイトであれば、5K〜10Kエントリの容量が必
要であり、１エントリ分のテーブルに６バイトを使用す
ると、30K〜60Kバイトのメモリ容量が必要となる。
さて、本発明の装置を用いてキャッシュ・メモリ２に常
駐化すべきデータが決定してしない時点から、常駐化さ
せるデータを決定する動作手順を次に説明する。
駐化すべきデータが決定してしない時点から、常駐化さ
せるデータを決定する動作手順を次に説明する。
はじめに、表示／指示装置６からオペレータが指示し、
キャッシュ調整手段５、キャッシュ制御部３の経路でキ
ャッシュ・メモリ２をオフとし、全データをバイパスさ
せるか、またはキャッシュ・メモリ２を非実装とする。
キャッシュ調整手段５、キャッシュ制御部３の経路でキ
ャッシュ・メモリ２をオフとし、全データをバイパスさ
せるか、またはキャッシュ・メモリ２を非実装とする。
そして、表示／指示装置６によりキャッシュ調整手段５
に計算機システムのアクセス監視を開始させる。
に計算機システムのアクセス監視を開始させる。
オペレータは計算機システム１を用いて高速化すべきデ
ータ処理のプログラムを起動する。
ータ処理のプログラムを起動する。
プロセッサ部51の制御により、ディスク・キャッシュ・
アクセス・モニタ52は計算機システム１からディスク装
置Ｄに対するアスセスを監視し、アクセスがあった時点
でメモリ54内における当該ブロック・アドレスのアクセ
ス回数を＋１する。そして、前述したように、同一のハ
ッシュ値を持つブロック・アドレスが入力されると、こ
のメモリ54の空領域に新しい管理テーブルを作成してブ
ロック・アドレス、アクセス回数、リンク・ポイントの
管理をする。
アクセス・モニタ52は計算機システム１からディスク装
置Ｄに対するアスセスを監視し、アクセスがあった時点
でメモリ54内における当該ブロック・アドレスのアクセ
ス回数を＋１する。そして、前述したように、同一のハ
ッシュ値を持つブロック・アドレスが入力されると、こ
のメモリ54の空領域に新しい管理テーブルを作成してブ
ロック・アドレス、アクセス回数、リンク・ポイントの
管理をする。
そして、オペレータは表示／指示装置６によりモニタ終
了を指示し、常駐化するキャッシュ・メモリ２の容量を
指定する。
了を指示し、常駐化するキャッシュ・メモリ２の容量を
指定する。
キャッシュ調整手段５は、メモリ54内のアクセス回数管
理テーブルを用い、アクセス回数の多いブロック・アド
レスをアクセス回数の多い順にキャッシュ制御部３に通
知する。
理テーブルを用い、アクセス回数の多いブロック・アド
レスをアクセス回数の多い順にキャッシュ制御部３に通
知する。
キャッシュ制御部３はキャッシュ・メモリ２に対し、デ
ィスク装置Ｄ、ディスク制御部４の経路で通知されるア
クセス回数の多いブロック・アドレスのデータをキャッ
シュ・メモリ２に転送する。
ィスク装置Ｄ、ディスク制御部４の経路で通知されるア
クセス回数の多いブロック・アドレスのデータをキャッ
シュ・メモリ２に転送する。
以後、定常動作状態へ移行する。
また、表示／指示装置６の起動によりキャッシュ調整手
段５内のディスク・アクセス・モニタ55はキャッシュ・
メモリ２に常駐されたデータの定常状態でのヒット率の
確認ができる。この場合、ディスク・アクセス・モニタ
53は、キャッシュ制御部３の上位、下位をモニタするだ
けであるのでキャッシュ・メモリ２、ディスク装置Ｄの
アクセス時間に影響を与えない。
段５内のディスク・アクセス・モニタ55はキャッシュ・
メモリ２に常駐されたデータの定常状態でのヒット率の
確認ができる。この場合、ディスク・アクセス・モニタ
53は、キャッシュ制御部３の上位、下位をモニタするだ
けであるのでキャッシュ・メモリ２、ディスク装置Ｄの
アクセス時間に影響を与えない。
このように、本発明装置によれば、アクセス回数の多い
データをキャッシュ・メモリに格納することによって、
常駐データの最適化を図ることができ、アクセス時間の
短縮を実現することができる。
データをキャッシュ・メモリに格納することによって、
常駐データの最適化を図ることができ、アクセス時間の
短縮を実現することができる。
『発明の効果』 本発明によれば次の効果が得られる。
従来、計算機システムの起動によりキャッシュ・メモリ
に常駐させるデータを決定していたが、本発明はキャッ
シュ調整手段を新たに設けたため、計算機システム側の
ディスク・アクセス方式を変更することなく、常駐デー
タの決定が行なえる。
に常駐させるデータを決定していたが、本発明はキャッ
シュ調整手段を新たに設けたため、計算機システム側の
ディスク・アクセス方式を変更することなく、常駐デー
タの決定が行なえる。
例えばプロセス制御用計算機システムのように高速処理
しなければならないデータ領域が固定されている場合に
有効である。
しなければならないデータ領域が固定されている場合に
有効である。
キャッシュ調整手段はオプションとして設置でき、常駐
化するデータが決定した後に取り外すこともできる。
化するデータが決定した後に取り外すこともできる。
第１図は本発明のディスク・キャッシュ制御装置を用い
たシステム全体の構成を表わすブロック図、第２図は本
発明のキャッシュ調整手段５の詳しい構成を表わす図、
第３図は本発明のキャッシュ調整手段内５のメモリ54の
論理構成図、第４図は従来のディスク装置とキャッシュ
・メモリの内容ｋ関係を表わす図である。 １……計算機システム、 2,C……キャッシュ・メモリ、 ３……キャッシュ制御部、４……ディスク制御部、 ５……キャッシュ調整手段、６……表示／指示装置、 51……プロセッサ部、 52……ディスク・キャッシュ・アクセス・モニタ、 53……ディスク・アクセス・モニタ、 54……メモリ、 55……ターミナル・インターフェイス、 Ｄ……ディスク装置。
たシステム全体の構成を表わすブロック図、第２図は本
発明のキャッシュ調整手段５の詳しい構成を表わす図、
第３図は本発明のキャッシュ調整手段内５のメモリ54の
論理構成図、第４図は従来のディスク装置とキャッシュ
・メモリの内容ｋ関係を表わす図である。 １……計算機システム、 2,C……キャッシュ・メモリ、 ３……キャッシュ制御部、４……ディスク制御部、 ５……キャッシュ調整手段、６……表示／指示装置、 51……プロセッサ部、 52……ディスク・キャッシュ・アクセス・モニタ、 53……ディスク・アクセス・モニタ、 54……メモリ、 55……ターミナル・インターフェイス、 Ｄ……ディスク装置。
Claims (1)
- 【請求項１】計算機システムに設置されるディスク装置
に設けたエキャッシュ・メモリを制御するディスク・キ
ャッシュ制御装置であって、前記計算機システムの起動
により前記キャッシュ・メモリまたは前記ディスク装置
に対して読み出しまたは書き込み動作を実行するキャッ
シュ制御部に、キャッシュ調整手段として、前記計算機
システムから前記ディスク装置へのアクセスを監視する
ディスク・キャッシュ・アクセス・モニタと、前記ディ
スク装置を連続アドレスに分割してブロック・アドレス
としてテーブル管理されこのブロック・アドレスについ
て前記ディスク・キャッシュ・アクセス・モニタで検出
されるアクセス回数を記憶する記憶手段と、前記ディス
ク・キャッシュ・アクセス・モニタ及び前記記憶手段を
制御するとともに前記記憶手段内に記憶されたアクセス
回数の多いブロック・アドレスを前記キャッシュ制御部
に通知するプロセッサ部とを設けたことを特徴とするデ
ィスク・キャッシュ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62202402A JPH07101402B2 (ja) | 1987-08-13 | 1987-08-13 | ディスク・キャッシュ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62202402A JPH07101402B2 (ja) | 1987-08-13 | 1987-08-13 | ディスク・キャッシュ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01131940A JPH01131940A (ja) | 1989-05-24 |
| JPH07101402B2 true JPH07101402B2 (ja) | 1995-11-01 |
Family
ID=16456909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62202402A Expired - Lifetime JPH07101402B2 (ja) | 1987-08-13 | 1987-08-13 | ディスク・キャッシュ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101402B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682342B2 (ja) * | 1989-06-06 | 1994-10-19 | 株式会社日立製作所 | ディスクキャッシュ制御方法 |
| JP3812928B2 (ja) * | 1999-07-14 | 2006-08-23 | 株式会社日立製作所 | 外部記憶装置及び情報処理システム |
| JP2010009442A (ja) * | 2008-06-30 | 2010-01-14 | Fujitsu Ltd | ディスクアレイシステム、ディスク制御装置及びその再構築処理方法 |
-
1987
- 1987-08-13 JP JP62202402A patent/JPH07101402B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01131940A (ja) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0077453B1 (en) | Storage subsystems with arrangements for limiting data occupancy in caches thereof | |
| US5513336A (en) | System and method for determining when and what position in cache memory to store data elements utilizing least and last accessed data replacement method | |
| US5926834A (en) | Virtual data storage system with an overrun-resistant cache using an adaptive throttle based upon the amount of cache free space | |
| US4875155A (en) | Peripheral subsystem having read/write cache with record access | |
| US5895488A (en) | Cache flushing methods and apparatus | |
| US6292871B1 (en) | Loading accessed data from a prefetch buffer to a least recently used position in a cache | |
| JPH0458051B2 (ja) | ||
| JPH02281350A (ja) | キヤツシユ・メモリ管理 | |
| JPH0524533B2 (ja) | ||
| Menon et al. | The IBM 3990 disk cache | |
| JPH07101402B2 (ja) | ディスク・キャッシュ制御装置 | |
| JP2943896B2 (ja) | 計算機システム及びディスク・データの制御方法 | |
| JPH0415493B2 (ja) | ||
| JP3130591B2 (ja) | キャッシュメモリを持つコンピュータ | |
| JP2854667B2 (ja) | ディスク・キャッシュ制御方式 | |
| EP0513784A1 (en) | Cache control system | |
| JP2854668B2 (ja) | ディスク・キャッシュ制御方式 | |
| JP2000047942A (ja) | キャッシュメモリ制御装置及びその制御方法 | |
| JP3083530B2 (ja) | キャッシュメモリのデータ管理方法およびキャッシュ制御装置 | |
| JPH0363741A (ja) | ディスク・キャッシュ装置 | |
| JPS63240649A (ja) | デ−タ処理装置 | |
| JPH0436847A (ja) | データ転送パス選択方法 | |
| JPS63106849A (ja) | キヤツシユメモリの制御方法 | |
| JPH09288615A (ja) | キャッシュメモリ装置 | |
| JPH0484243A (ja) | キャッシュメモリのデータ配置制御方式 |