JPH07101099A - 画像形成装置の印字ヘッド駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、回路の小形化とコスト的にも有利に
できる画像形成装置の印字ヘッド駆動回路を提供する。 【構成】コンデンサ２１、２５２を有し、まず、ＲＥＳ
ＥＴ信号でリセット回路２７によりコンデンサ２１、２
５２の各電圧を初期状態に設定し、次いで、変調データ
のパルス幅に応じたＦＶＭ信号により定電流回路２６に
よりコンデンサ２１、２５２にＦＶＭ信号のＯＮ期間だ
け定電流を流して、これらコンデンサ２１、２５２の電
圧を同じ方向に同じ割合で変化させ、そして、反転ドラ
イバ２５３の出力を反転してコンデンサ２１、２５２に
対し極性の異なる所定の電圧を与えて、それぞれの電圧
を変化させることでＦＥＴ２５１を導通し、コンデンサ
２１の電圧に応じたバッファ回路２２の内容を変調デー
タに応じたパルス出力として発生する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、荷電粒子（イオンまた
は電子）流の制御により記録体上に電荷潜像を形成する
イオノグラフィー技術に基づく画像形成装置の印字ヘッ
ト駆動回路に関するものである。

【０００２】

【従来の技術】近年、画像形成装置として、複数のイオ
ン通過孔を有し、記録信号に基づいてイオン通過孔を通
過するイオン流を制御することにより記録体上に静電荷
像を形成し、この静電荷像を現像して記録紙上に画像を
形成するようにしたものが多く用いられている。

【０００３】しかして、従来、この種の画像形成装置に
用いられる印字ヘッドとして、図１１に示すように構成
したものがある。この場合、ライン電極１に第１の誘電
体２を介してフィンガ電極３を配置し、このフィンガ電
極３に対し、スクリーン電極４を第２の誘電体５を介し
て対向配置し、さらにスクリーン電極４に記録媒体６を
対向配置し、また、このスクリーン電極４のイオン通過
孔４０１をフィンガ電極３のイオン発生孔３０１に対向
するようにしている。そして、ライン電極１とフィンガ
電極３の間に高周波高電圧を印加して、イオン発生孔３
１の内側のフィンガ電極３の周囲にコロナ放電を発生し
て、正負の電荷をもったイオンを発生させ、フィンガ電
極３とスクリーン電極４との間に、ドライブ回路１３に
よって変調電圧データに対応するパルス電圧を印加する
ことによりイオン流のイオン通過孔４０１の通過を制御
するようにしている。また、負イオンのみがスクリーン
電極４のイオン通過孔４０１から記録媒体６へ放出され
るようにスクリーン電極４の電位は記録体６の裏面にあ
る導電層の電位に対して負担っている。この状態で、フ
ィンガ電極３の電位がスクリーン電極４の電位に対して
負けに変化することにより、負イオンはフィンガ電極３
の周囲からスクリーン電極４の方向に移動し、スクリー
ン電極４の近傍に到達したイオンは、記録媒体６上に放
出され静電潜像が形成されるようになる。

【０００４】ところで、このような印字ヘッドの各イオ
ン発生孔３０１でのイオン放射量を制御するための駆動
回路８として、図１２に示すように構成したものがあ
る。この駆動回路は、電圧を保持するためのコンデンサ
１１、コンデンサ１１のアナログ電圧をバッファするバ
ッファ回路１２、外部からの一定の電圧＋Ｖｂｂと回路
出力１３の間にあって、同期信号（以降ＦＥＮＡと略
す）によってＯＦＦ状態となるスイッチ回路１４、バッ
ファ回路１２の出力と前記ＦＥＮＡ信号によってＯＮ状
態となるスイッチ回路１５、変調データに応じてパルス
幅が変調されているパルス変調信号（以降ＦＶＭと略
す）によって、その信号がＯＮ状態の時のみコンデンサ
１１に放電方向の定電流を流す定電流回路１６およびリ
セット信号（以降ＲＥＳＥＴと略す）によって、コンデ
ンサ１１の電圧を初期状態にするリセット回路１７から
なっている。また、スイッチ回路１５は、スイッチ素子
としてのＦＥＴ１５１、ＦＥＴ１５１のゲートを駆動す
るためのパルス・トランス１５２およびＦＥＮＡ信号に
よってパルス・トランス１５２の１次側を駆動するドラ
イバ回路１５３および保護抵抗１５４により構成してい
る。

【０００５】このように構成した駆動回路は、図１３の
タイミングチャートに示すように、まず、ＦＥＮＡ信号
がＯＦＦのとき、回路出力１３を＋Ｖｂｂにしている。
そして、ＲＥＳＥＴ信号がＯＮになると、コンデンサ１
１の電圧を＋Ｖｂｂに初期化する。

【０００６】次に、ＲＥＳＥＴ信号がＯＦＦとなり、Ｆ
ＶＭ信号がＯＮになると、定電流回路１６によりコンデ
ンサ１１に放電方向の定電流Ｉを流す。この場合、コン
デンサ１１の電圧は、一定勾配で下がって行き、ＦＶＭ
信号がＯＦＦとなると、コンデンサ１１は、その値を保
持する。

【０００７】この場合、ＦＶＭ信号のＯＮ時間をｔと
し、コンデンサ１１の容量をＣ、定電流回路１６の電流
をＩとすると、バッファ回路１２の入力電圧は、 Ｖｔ＝＋Ｖｂｂ−Ｉ＊ｔ／Ｃ となり、この電圧Ｖｔが保持される。

【０００８】次に、ＦＥＮＡ信号がＯＮとなると、スイ
ッチ回路１４がＯＦＦとなり、スイッチ回路１５のＦＥ
Ｔ１５１のゲートにパルス・トランス１５２を介して、
プラスの電圧Ｖ１が与えられ、ＦＥＴ１５１は、ＯＮと
なり、回路出力１３としてバッファ回路１２の保持電圧
Ｖｔに等しい変調データに応じたパルス状のＶｏｕｔを
出力する。

【０００９】

【発明が解決しようとする課題】ところが、このように
構成した駆動回路によると、スイッチ回路１５のＦＥＴ
１５１を駆動するのに、パルス・トランス１５２を使用
しているため、コスト的に不利になるとともに、回路の
小形化のためＩＣ化などを考慮した場合も、パルス・ト
ランス１５２は、ＩＣ化できないことから回路の小形化
が難しいという問題点があった。に本発明は、上記事情
に鑑みてなされたもので、回路の小形化とコスト的にも
有利にできる画像形成装置の印字ヘッド駆動回路を提供
することを目的とする。

【００１０】

【課題を解決するための手段】本発明は、複数の荷電粒
子通過孔を有し、変調データに基づいて前記荷電粒子通
過孔を通過される荷電粒子流を制御することにより記録
体上に静電荷像を形成する画像形成装置の印字ヘッド駆
動回路において、第１および第２のコンデンサと、これ
ら第１および第２のコンデンサのそれぞれの電圧を初期
状態に設定する手段と、この手段により初期状態に設定
された第１および第２のコンデンサに変調データのパル
ス幅に応じた期間だけ定電流を流しこれら第１および第
２のコンデンサの電圧を同じ方向に同じ割合で変化させ
る手段と、前記第１および第２のコンデンサに対し極性
の異なる所定の電圧を与えこれら第１および第２のコン
デンサの電圧を変化させる手段と、これら第１および第
２のコンデンサの電圧変化を待って導通され前記第１ま
たは第２のコンデンサの電圧を前記変調データに応じた
パルス出力として発生するスイッチング手段とにより構
成されている。

【００１１】

【作用】この結果、本発明によれば、第１および第２の
コンデンサを有し、まず、これら第１および第２のコン
デンサの各電圧を初期状態に設定し、この状態から、こ
れら第１および第２のコンデンサに変調データのパルス
幅に応じた期間だけ定電流を流して、これら第１および
第２のコンデンサの電圧を同じ方向に同じ割合で変化さ
せ、そして、これら第１および第２のコンデンサに対し
極性の異なる所定の電圧を与えて、それぞれの電圧を変
化させることでスイッチング手段を導通し、前記第１ま
たは第２のコンデンサの電圧を前記変調データに応じた
パルス出力として発生するようにしたので、パルス・ト
ランスを使用することなく初期の目的を実現でき、コス
ト的に有利にできるとともに、回路の小形化のためＩＣ
化などを考慮した場合にも、これに応じることができ
る。

【００１２】

【実施例】

（原理説明）まず、本発明の考え方を説明する。図１
は、同考え方を説明するための概略構成を示している。

【００１３】この場合、電圧を保持するためのコンデン
サ２１、コンデンサ２１のアナログ電圧をバッファする
バッファ回路２２、外部からの一定の電圧＋Ｖｂｂと回
路出力２３の間にあって、ＦＥＮＡ信号によってＯＦＦ
状態となるスイッチ回路２４、バッファ回路２２の出力
と、ＦＥＮＡ信号によってＯＮ状態となるスイッチ回路
２５、ＲＥＳＥＴ信号によって、コンデンサ２１と後述
するコンデンサ２５２の電圧を初期状態にするためのリ
セット回路２７、ＦＶＭ信号によってその信号がＯＮ状
態の時のみコンデンサ２１とコンデンサ２５２に定電流
を流すための定電流回路２６、これらリセット回路２７
および定電流回路２６とコンデンサ２１、２５２とを結
びつけるダイオード・マトリックス回路２８からなって
いる。

【００１４】この場合、スイッチ回路２５は、スイッチ
素子としてのＦＥＴ２５１、ＦＥＴ２５１のゲートを駆
動するためのコンデンサ２５２、ＦＥＮＡ信号によっ
て、コンデンサ２１側の出力電圧をコンデンサ２５２側
の出力電圧に対して相対的に低く変化させ、ＦＥＴ２５
１を導通状態にする２出力の反転ドライバ回路２５３お
よび保護抵抗２５４により構成している。

【００１５】このように構成した駆動回路の動作は、図
２のタイミングチャートに示すようになっている。ま
ず、ＦＥＮＡ信号がＯＦＦのとき、反転ドライバ回路２
５３は、コンデンサ２１側の出力をハイ・レベル、コン
デンサ２５２側の出力をロー・レベルとし、また、スイ
ッチ回路２４は、ＯＮ状態で、ＦＥＴ２５１はＯＦＦ状
態にあるものとする。

【００１６】これにより、ＦＥＮＡ信号がＯＦＦのとき
の回路出力２３は、＋Ｖｂｂになっている。次に、ＲＥ
ＳＥＴ信号がＯＮになると、リセット回路２７は、ダイ
オード・マトリクス回路２８を通して、コンデンサ２１
とコンデンサ２５２を初期電圧に設定する。この場合、
ＦＥＴ２５１は、ＯＦＦのままである。

【００１７】次に、ＲＥＳＥＴ信号がＯＦＦ、ＦＶＭ信
号がＯＮになると、定電流回路２６は、ダイオード・マ
トリクス回路２８を通して、コンデンサ２１とコンデン
サ２５２に定電流Ｉを流す。この場合の定電流Ｉは、コ
ンデンサ２１に流れる電流とコンデンサ２５２に流れる
電流の総和からなっている。

【００１８】コンデンサ２１とコンデンサ２５２は、ダ
イオード・マトリクス回路２８により接続されており、
これにより、コンデンサ２１とコンデンサ２５２の電圧
は、同じ方向に同じ割合で変化するようになる。

【００１９】この場合、ＦＶＭ信号のＯＮ時間をｔと
し、コンデンサ２１の容量をＣ１、コンデンサ２５２の
容量をＣ２、定電流回路２６の電流をＩとすると、これ
らコンデンサ２１、２５２の電圧の変化は、 Ｖｔ＝Ｉ＊ｔ／（Ｃ１＋Ｃ２） となる。その後、ＦＶＭ信号がＯＦＦすると、この電圧
Ｖｔはそれぞれコンデンサ２１とコンデンサ２５２に保
持される。

【００２０】次に、ＦＥＮＡ信号がＯＮすると、スイッ
チ回路２４は、ＯＦＦ状態となり、ドライバ回路２５３
の２つの出力が反転し、今度は、コンデンサ２１側がロ
ー・レベル、コンデンサ２５２側がハイ・レベルとな
り、これによる電圧変化が、コンデンサ２１とコンデン
サ２５２を通して、ＦＥＴ２５１のソースとゲートに伝
達される。

【００２１】この結果、ソース電圧とゲート電圧が逆転
して、ＦＥＴ２５１のゲート電圧がＦＥＴ２５１のソー
ス電圧よりも大きくなり、ＦＥＴ２５１は、ＯＮ状態と
なって、回路出力２３として、ＦＥＴ２５１のソース電
圧が出力される。この場合、ドライバ２５３のハイ・レ
ベルとロー・レベルの電圧差をＶｏとすると、回路出力
２３として、Ｖｏｕｔ＝Ｖｔ＋Ｖｏのパルス出力を発生
するようになる。

【００２２】次に、ＦＥＮＡ信号が、ＯＦＦになると、
回路出力２３は、再び＋Ｖｂｂになり、最初の状態に戻
される。従って、このようにすれば、スイッチ回路２５
のＦＥＴ２５１を駆動するのに、コンデンサ２１と２５
２を使用することで、パルス・トランスを使用すること
なく実現できるので、コスト的に有利にできるととも
に、回路の小形化のためＩＣ化などを考慮した場合に
も、これに応じることができ、回路の小形化も可能にな
る。

【００２３】次に、このような考え方に基づいた実施例
を図面に従い説明する。 （第１実施例）図３は、第１実施例の概略構成を示して
いる。

【００２４】この場合、リセット回路２７は、保護抵抗
２７１とＲＥＳＥ信号でＯＮするＦＥＴによる半導体ス
イッチ２７２からなり、これらが直列接続され、その一
端に＋Ｖｂｂがプル・アップされ、他端をダイオード・
マトリクス回路２８のダイオード２８１のアノード、バ
ッファ回路２２のトランジスタ２２１とトランジスタ２
２２のベースおよびコンデンサ２１にそれぞれ接続して
いる。

【００２５】ダイオード・マトリクス回路２８は、ダイ
オード２８１とダイオード２８２からなり、ダイオード
２８１のカソードとダイオード２８２のアノードを接続
し、この接続点をコンデンサ２５２とＦＥＴ２５１のゲ
ートに接続し、また、ダイオード２８２のカソードを、
定電流回路２６のトランジスタ２６４のコレクタに接続
している。

【００２６】定電流回路２６は、抵抗２６１、ゼナー・
ダイオード２６２、トリマ抵抗２６３、トランジスタ２
６４、ＦＶＭ信号によってＯＮするＦＥＴによる半導体
スイッチ２６５からなり、抵抗２６１の一端を＋Ｖｂｂ
に、他端をゼナー・ダイオード２６２のカソードとトラ
ンジスタ２６４のベースに接続し、トランジスタ２６４
のコレクタをダイオード・マトリクス回路２８のダイオ
ード２８２のカソードに、エミッタをトリマ抵抗２６３
を介して半導体スイッチ２６５に一端に接続するととも
に、ゼナー・ダイオード２６２のアノードに接続してい
る。そして、半導体スイッチ２６５は、他端を０Ｖに接
続している。

【００２７】コンデンサ２１と２５２は、反転ドライバ
回路２５３のノン・インバート型ＦＥＴドライバ２５３
１とインバート型ＦＥＴドライバ２５３２の出力端に接
続している。

【００２８】反転ドライバ回路２５３は、ノン・インバ
ート型ＦＥＴドライバ２５３１、インバート型ＦＥＴド
ライバ２５３２からなり、これらドライバ２５３１、２
５３２の入力端を共通に接続し、この接続点にＦＥＮＡ
が与えられるようになっている。

【００２９】バッファ回路２２は、ＮＰＮ型トランジス
タ２２１１とＰＮＰ型トランジスタ２２２からなり、そ
れぞれのベースおよびエミッタを共通接続し、また、ト
ランジスタ２２１のコレクタを、＋Ｖｂｂに接続し、ト
ランジスタ２２２のコレクタを０Ｖに接続している。そ
して、ベースをダイオード２８１とコンデンサ２１の接
続点に接続し、エミッタをＦＥＴ２５１のソースに接続
している。

【００３０】スイッチ回路２４は、ＦＥＮＡ信号がＯＮ
するとＯＦＦする半導体スイッチからなるもので、一端
を＋Ｖｂｂに接続し、他端を回路出力２３に接続すると
ともに、保護抵抗２５４を介してＦＥＴ２５１のドレイ
ンに接続している。

【００３１】この場合、ＦＥＴ２５１として、２ＳＫ型
のものが用いられる。次に、以上のように構成した第１
実施例を図４に示すタイムチャートにより説明する。

【００３２】まず、ＲＥＳＥＴ信号を入力すると、リセ
ット回路２７の半導体スイッチ２７２がＯＮして、コン
デンサ２１と２５２に、それぞれ、＋Ｖｂｂ、＋Ｖｂｂ
−Ｖｄの電圧が印加される。ここで、Ｖｄは、約０．５
Ｖで、ダイオード・マトリクス回路２８のダイオード２
８１の電圧降下分である。

【００３３】この場合、ＦＥＴ２５１は、ＯＦＦのまま
である。その後、ＲＥＳＥＴ信号がＯＦＦしてもこの電
圧は、コンデンサ２１と２５２によって保持される。次
に、ＦＶＭ信号が入力されると、定電流回路２６のスイ
ッチ２６５がＯＮとなり、コンデンサ２１と２５２に放
電方向の一定電流が時間ｔだけ流れる。

【００３４】この場合、ダイオード２８１の電圧降下に
より、ＦＥＴ２５１のゲート電圧のほうが、ソース電圧
よりＶｄだけ低い状態で、この状態を保って一定の勾配
で、下がって行く。

【００３５】従って、ＦＥＴ２５１は、依然としてＯＦ
Ｆのままである。また、そのとき降下する電圧Ｖｔは、 Ｖｔ＝（Ｖｚ／Ｒｖ）＊ｔ／（Ｃ１＋Ｃ２） で表わされる。

【００３６】次に、ＦＶＭ信号が、ＯＦＦになると、定
電流回路２６の半導体スイッチ２６５がＯＦＦになり、
これらの電圧は、保持状態になる。次に、ＦＥＮＡ信号
がＯＮすると、まず、スイッチ２４がＯＦＦになり、ス
イッチ回路２５を構成する反転ドライバ回路２５３のイ
ン・インバート型ＦＥＴドライバ２５３１の出力は、０
Ｖから＋１５Ｖに変化し、インバート型ＦＥＴドライバ
２５３２の出力は、＋１５Ｖから０Ｖに変化する。

【００３７】この電圧の変化は、コンデンサ２１と２５
２を通してＦＥＴ２５１にも伝えられる。すると、ＦＥ
Ｔ２５１のソース電圧は、先程の保持電圧より１５Ｖ降
下し、ゲート電圧は、１５Ｖ上昇し、結局、ゲート電圧
は、ソース電圧より約２９．５Ｖ高くなり、ＦＥＴ２５
１は、ＯＮ状態となり、ドレイン電圧が、ソース電圧と
等しくなる。

【００３８】これにより、回路出力２３には、バッファ
回路２２の電圧として、 ＋Ｖｂｂ−（Ｖｚ／Ｒｖ／（Ｃ１＋Ｃ２）＊ｔ＋１５） が変調データに応じたパルス出力として発生されること
になる。

【００３９】その後、ＦＥＮＡ信号が、ＯＦＦになる
と、スイッチ２４が再びＯＮとなり、回路出力２３は、
再び、＋Ｖｂｂとなる。従って、このようにすれば、上
述したようにパルス・トランスを使用しないようにでき
るので、コスト的に有利にできるとともに、回路の小形
化のためＩＣ化などを考慮した場合にも、これに応じる
ことができ、回路の小形化も可能になる。また、特に、
第１実施例の回路によれば、ダイオード・マトリクス回
路２８に使われるダイオードの数をが少なくでき、ま
た、スイッチ回路２５のＦＥＴ２５１がＯＦＦ時、ゲー
ト電圧がソース電圧よりも約０．５Ｖ低くなり、より完
全なＯＦＦ状態を得られ、さらに、回路出力２４のパル
スの波高の電圧が、＋Ｖｂｂを基準として決定されるた
め、回路の電源電圧によって、出力の波高値が影響を受
けずに、安定した出力を確保することもできる。

【００４０】（第２実施例）図５は、第２実施例の概略
構成を示している。この場合、ダイオード・マトリクス
回路２８は、ダイオード２８１、２８２、２８３、２８
４からなり、ダイオード２８１のカソードとダイオード
２８２のアノード、ダイオード２８３のカソードとダイ
オード２８４のアノードをそれぞれ接続し、また、ダイ
オード２８１と２８３のアノードを共通接続し、この接
続点をリセット回路２７の半導体スイッチ２７２に接続
し、ダイオード２８２と２８４のカソードを共通接続
し、この接続点を定電流回路２６のトランジスタ２６４
のコレクタに接続している。また、ダイオード２８１と
２８２の接続点をバッファ回路２２のトランジスタ２２
１とトランジスタ２２２のベースに接続するとともに、
コンデンサ２１にも接続している。また、ダイオード２
８３と２８４の接続点をコンデンサ２５２とＦＥＴ２５
１のゲートに接続している。

【００４１】その他は、上述した図３と同様であり、同
一部分には同符号を付して説明を省略する。次に、以上
のように構成した第２実施例を図６に示すタイムチャー
トにより説明する。

【００４２】まず、ＲＥＳＥＴ信号を入力すると、リセ
ット回路２７の半導体スイッチ２７２がＯＮして、コン
デンサ２１と２５２に、それぞれ、＋Ｖｂｂ−Ｖｄの電
圧が印加される。ここで、Ｖｄは、約０．５Ｖで、ダイ
オード・マトリクス回路２８のダイオード２８１、２８
３の電圧降下分である。

【００４３】この場合、ＦＥＴ２５１は、ＯＦＦのまま
である。その後、ＲＥＳＥＴ信号がＯＦＦしてもこの電
圧は、コンデンサ２１と２５２によって保持される。次
に、ＦＶＭ信号が入力されると、定電流回路２６のスイ
ッチ２６５がＯＮとなり、コンデンサ２１と２５２に放
電方向の一定電流が時間ｔだけ流れる。

【００４４】この場合、ダイオード２８１、２８３の電
圧降下により、ＦＥＴ２５１のゲート電圧とソース電圧
は、同じ状態を保ちつつ、一定の勾配で、下がって行
く。従って、ＦＥＴ２５１は、依然としてＯＦＦのまま
である。また、そのとき降下する電圧Ｖｔは、 Ｖｔ＝（Ｖｚ／Ｒｖ）＊ｔ／（Ｃ１＋Ｃ２） で表わされる。

【００４５】次に、ＦＶＭ信号が、ＯＦＦになると、定
電流回路２６の半導体スイッチ２６５がＯＦＦになり、
これらの電圧は、保持状態になる。次に、ＦＥＮＡ信号
がＯＮすると、まず、スイッチ２４がＯＦＦになり、ス
イッチ回路２５を構成する反転ドライバ回路２５３のノ
ン・インバート型ＦＥＴドライバ２５３１の出力は、０
Ｖから＋１５Ｖに変化し、インバート型ＦＥＴドライバ
２５３１の出力は、＋１５Ｖから０Ｖに変化する。

【００４６】この電圧の変化は、コンデンサ２１と２５
２を通してＦＥＴ２５１にも伝えられる。すると、ＦＥ
Ｔ２５１のソース電圧は、先程の保持電圧より１５Ｖ降
下し、ゲート電圧は、ソース電圧より１５Ｖ上昇し、結
局、ゲート電圧は、ソース電圧より約３０Ｖ高くなり、
ＦＥＴ２５１は、ＯＮ状態となり、ドレイン電圧が、ソ
ース電圧と等しくなる。

【００４７】これにより、回路出力２３には、バッファ
回路２２の電圧として ＋Ｖｂｂ−（Ｖｚ／Ｒｖ／（Ｃ１＋Ｃ２）＊ｔ＋１５＋
Ｖｄ） が変調データに応じたパルス出力として発生されること
になる。

【００４８】その後、ＦＥＮＡ信号が、ＯＦＦになる
と、スイッチ２４が再びＯＮとなり、回路出力２３は、
再び、＋Ｖｂｂとなる。従って、このようにすれば、パ
ルス・トランスを使用しないようにできるので、コスト
的に有利にできるとともに、回路の小形化のためＩＣ化
などを考慮した場合にも、これに応じることができ、回
路の小形化も可能になる。また、特に、第２実施例の回
路によれば、回路出力２４のパルスの波高の電圧が、＋
Ｖｂｂを基準として決定されるため、回路の電源電圧に
よって、出力の波高値が影響を受けずに、安定した出力
を確保することもできる。

【００４９】（第３実施例）図７は、第３実施例の概略
構成を示している。この場合、リセット回路２７は、保
護抵抗２７１、ＲＥＳＥ信号でＯＮするＦＥＴによる半
導体スイッチ２７２からなり、これらが直列接続され、
その一端が０Ｖにプル・ダウンされ、他端がダイオード
・マトリクス回路２８のダイオード２８２のカソード、
コンデンサ２５２にそれぞれ接続されている。

【００５０】ダイオード・マトリクス回路２８は、ダイ
オード２８１とダイオード２８２からなり、これらが直
列接続され、ダイオード２８１とダイオード２８２の接
続点をバッファ回路２２のトランジスタ２２１、２２２
のベースに接続している。

【００５１】定電流回路２６は、抵抗２６１、ゼナー・
ダイオード２６２、トリマ抵抗２６３、ＮＰＮ型トラン
ジスタ２６６、ＦＶＭ信号によってＯＮするＦＥＴによ
る半導体スイッチ２６５からなり、抵抗２６１の一端を
０Ｖに、他端をゼナー・ダイオード２６２のアノードと
トランジスタ２６４のベースに接続し、トランジスタ２
６４のエミッタをトリマ抵抗２６３を介して半導体スイ
ッチ２６５に一端に接続するとともに、ゼナー・ダイオ
ード２６２のカソードに接続し、コレクタをダイオード
・マトリクス回路２８のダイオード２８１のアノードに
接続している。そして、半導体スイッチ２６５は、他端
が＋Ｖｂｂにプル・アップされている。

【００５２】その他は、上述した図３と同様であり、同
一部分には同符号を付して説明を省略する。次に、以上
のように構成した第３実施例を図８に示すタイムチャー
トにより説明する。

【００５３】まず、ＲＥＳＥＴ信号を入力すると、リセ
ット回路２７の半導体スイッチ２７２がＯＮして、コン
デンサ２１と２５２に、それぞれ、Ｖｄ、０Ｖの電圧が
印加される。ここで、Ｖｄは、約０．５Ｖで、ダイオー
ド・マトリクス回路２８のダイオード２８１の電圧降下
分である。

【００５４】この場合、ＦＥＴ２５１は、ＯＦＦのまま
である。その後、ＲＥＳＥＴ信号がＯＦＦしてもこの電
圧は、コンデンサ２１と２５２によって保持される。次
に、ＦＶＭ信号が入力されると、定電流回路２６のスイ
ッチ２６５がＯＮとなり、コンデンサ２１と２５２に充
電方向の一定電流が時間ｔだけ流れる。

【００５５】この場合、ダイオード２８２の電圧降下に
より、ＦＥＴ３のゲート電圧のほうが、ソース電圧より
Ｖｄほど低い状態を保ちつつ、一定の勾配で上がってい
く。従って、ＦＥＴ３は、依然としてＯＦＦのままであ
る。また、そのときの上昇する電圧Ｖｔは、 Ｖｔ＝（Ｖｚ／Ｒｖ）＊ｔ／（Ｃ１＋Ｃ２） で表わされる。

【００５６】次に、ＦＶＭ信号が、ＯＦＦになると、定
電流回路２６の半導体スイッチ２６５がＯＦＦになり、
これらの電圧は、保持状態になる。次に、ＦＥＮＡ信号
がＯＮすると、まず、スイッチ２４がＯＦＦになり、ス
イッチ回路２５を構成する反転ドライバ回路２５３のノ
ン・インバート型ＦＥＴドライバ２５３１の出力は、０
Ｖから＋１５Ｖに変化し、インバート型ＦＥＴドライバ
２５３２の出力は、＋１５Ｖから０Ｖに変化する。

【００５７】この電圧の変化は、コンデンサ２１と２５
２を通してＦＥＴ２５１にも伝えられる。すると、ＦＥ
Ｔ２５１のソース電圧は、先程の保持電圧より１５Ｖ降
下し、ゲート電圧は、先程の保持電圧より１５Ｖ上昇
し、結局、ゲート電圧は、ソース電圧より約２９．５Ｖ
高くなり、ＦＥＴ２５１は、ＯＮ状態となり、ドレイン
電圧が、ソース電圧と等しくなる。

【００５８】これにより、回路出力２３には、バッファ
回路２２の電圧として ＋Ｖｂｂ−Ｖｃｃ＋（Ｖｚ／Ｒｖ／（Ｃ１＋Ｃ２）＊
ｔ）−１５＋Ｖｄ が変調データに応じたパルス出力として発生されること
になる。ここで、Ｖｃｃは、本回路の電源電圧である。

【００５９】その後、ＦＥＮＡが、ＯＦＦになると、ス
イッチ２４が再びＯＮとなり、回路出力２３は、再び、
＋Ｖｂｂとなる。従って、このようにすれば、パルス・
トランスを使用しないようにできるので、コスト的に有
利にできるとともに、回路の小形化のためＩＣ化などを
考慮した場合にも、これに応じることができ、回路の小
形化も可能になる。また、特に、第３実施例の回路によ
れば、ダイオード・マトリクス回路２８に使われるダイ
オードの数を少なくすることができる。

【００６０】（第４実施例）図９は、第４実施例の概略
構成を示している。この場合、ダイオード・マトリクス
回路２８は、ダイオード２８１、２８２、２８３、２８
４からなり、ダイオード２８１のカソードとダイオード
２８２のアノード、ダイオード２８３のカソードとダイ
オード２８４のアノードをそれぞれ接続し、また、ダイ
オード２８１と２８３のアノードを共通接続し、この接
続点を定電流回路２６のトランジスタ２６４のコレクタ
に接続し、ダイオード２８２と２８４のカソードを共通
接続し、この接続点をリセット回路２７の抵抗２７１に
接続している。また、ダイオード２８１と２８２の接続
点をコンデンサ２１に、ダイオード２８３と２８４の接
続点をコンデンサ２５２に接続している。

【００６１】その他は、上述した図７と同様であり、同
一部分には同符号を付して説明を省略する。次に、以上
のように構成した第４実施例を図１０に示すタイムチャ
ートにより説明する。

【００６２】まず、ＲＥＳＥＴ信号を入力すると、リセ
ット回路２７の半導体スイッチ２７２がＯＮして、コン
デンサ２１と２５２に、それぞれ、Ｖｄの電圧が印加さ
れる。ここで、Ｖｄは、約０．５Ｖで、ダイオード・マ
トリクス回路２８のダイオード２８２、２８４の電圧降
下分である。

【００６３】この場合、ＦＥＴ２５１は、ＯＦＦのまま
である。その後、ＲＥＳＥＴ信号がＯＦＦしてもこの電
圧は、コンデンサ２１と２５２によって保持される。次
に、ＦＶＭ信号が入力されると、定電流回路２６のスイ
ッチ２６５がＯＮとなり、コンデンサ２１と２５２に充
電方向の一定電流が時間ｔだけ流れる。

【００６４】この場合、ダイオード２８１と２８３の電
圧降下により、ＦＥＴ２５１のゲート電圧とソース電圧
は、同じ状態を保ちつつ、一定の勾配で上がっていく。
従って、ＦＥＴ２５１は、依然としてＯＦＦのままであ
る。また、そのときの上昇する電圧Ｖｔは、 Ｖｔ＝（Ｖｚ／Ｒｖ）＊ｔ／（Ｃ１＋Ｃ２） で表わされる。

【００６５】次に、ＦＶＭ信号が、ＯＦＦになると、定
電流回路２６の半導体スイッチ２６５がＯＦＦになり、
これらの電圧は、保持状態になる。次に、ＦＥＮＡ信号
がＯＮすると、まず、スイッチ２４がＯＦＦになり、ス
イッチ回路２５を構成する反転ドライバ回路２５３のノ
ン・インバート型ＦＥＴドライバ２５３１の出力は、０
Ｖから＋１５Ｖに変化し、インバート型ＦＥＴドライバ
２５３２の出力は、＋１５Ｖから０Ｖに変化する。

【００６６】この電圧の変化は、コンデンサ２１と２５
２を通してＦＥＴ２５１にも伝えられる。すると、ＦＥ
Ｔ２５１のソース電圧は、先程の保持電圧より１５Ｖ降
下し、ゲート電圧は、先程の保持電圧より１５Ｖ上昇
し、結局、ゲート電圧は、ソース電圧より約３０Ｖ高く
なり、ＦＥＴ２５１は、ＯＮ状態となり、ドレイン電圧
が、ソース電圧と等しくなる。

【００６７】これにより、回路出力２３には、バッファ
回路２２の電圧として ＋Ｖｂｂ−Ｖｃｃ＋（Ｖｚ／Ｒｖ／（Ｃ１＋Ｃ２）＊
ｔ）−１５＋Ｖｄ が変調データに応じたパルス出力として発生されること
になる。ここでＶｃｃは、本回路の電源電圧である。

【００６８】その後、ＦＥＮＡ信号が、ＯＦＦになる
と、スイッチ２４が再びＯＮとなり、回路出力２３は、
再び、＋Ｖｂｂとなる。従って、このようにしても、パ
ルス・トランスを使用しないようにできるので、コスト
的に有利にできるとともに、回路の小形化のためＩＣ化
などを考慮した場合にも、これに応じることができ、回
路の小形化も可能になる。なお、本発明は、上記実施例
にのみ限定されず、要旨を変更しない範囲で適宜変形し
て実施できる。

【００６９】

【発明の効果】本発明によれば、第１および第２のコン
デンサを有し、まず、これら第１および第２のコンデン
サの各電圧を初期状態に設定し、この状態から、これら
第１および第２のコンデンサに変調データのパルス幅に
応じた期間だけ定電流を流して、これら第１および第２
のコンデンサの電圧を同じ方向に同じ割合で変化させ、
そして、これら第１および第２のコンデンサに対し極性
の異なる所定の電圧を与えて、それぞれの電圧を変化さ
せることでスイッチング手段を導通し、前記第１または
第２のコンデンサの電圧を前記変調データに応じたパル
ス出力として発生するようにしたので、パルス・トラン
スを使用することなく初期の目的を実現でき、コスト的
に有利にできるとともに、回路の小形化のためＩＣ化な
どを考慮した場合にも、これに応じることができ、回路
の小形化も可能になる。

【００７０】因みに、３００ｄｐｉでＡ４サイズの短辺
の印字を可能にする印字ヘッドの場合、印字ヘッドのフ
ィンガ電極数は約２００個にもなり、本回路が２００組
必要となる。このことからして、ＩＣ化の不可能なパル
ス・トランスの変わりに、ＩＣ化可能な回路を実現する
ことは、装置の小型化と、コスト低減に大きく貢献する
ことが期待できる。

【図面の簡単な説明】

【図１】本発明の考え方を説明するための概略構成を示
す図。

【図２】同考え方を説明するためのタイムチャート。

【図３】本発明の第１実施例の概略構成を示す図。

【図４】第１実施例を説明するためのタイムチャート。

【図５】本発明の第２実施例の概略構成を示す図。

【図６】第２実施例を説明するためのタイムチャート。

【図７】本発明の第３実施例の概略構成を示す図。

【図８】第３実施例を説明するためのタイムチャート。

【図９】本発明の第４実施例の概略構成を示す図。

【図１０】第４実施例を説明するためのタイムチャー
ト。

【図１１】従来の画像形成装置の印字ヘッドの概略構成
を示す図。

【図１２】従来の画像形成装置の印字ヘッド駆動回路の
概略構成を示す図。

【図１３】同印字ヘッド駆動回路を説明するためのタイ
ムチャート。

【符号の説明】

２１…コンデンサ、２２…バッファ回路、２２１、２２
２…トランジスタ、２３…回路出力、２４…スイッチ回
路、２５…スイッチ回路、２５１…ＦＥＴ、２５２…コ
ンデンサ、２５３…反転ドライバ回路、２５３１…ノン
・インバート型ＦＥＴドライバ、２５３２…インバート
型ＦＥＴドライバ、２６…定電流回路、２６１…抵抗、
２６２…ゼナー・ダイオード、２６３…トリマ抵抗、２
６４…トランジスタ、２６５…スイッチ、２７…リセッ
ト回路、２７１…保護抵抗、２７２…スイッチ、２８…
ダイオード・マトリックス回路、２８１、２８２、２８
３、２８４…ダイオード。

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１０月２８日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】しかして、従来、この種の画像形成装置に
用いられる印字ヘッドとして、図１１に示すように構成
したものがある。この場合、ライン電極１に第１の誘電
体２を介してフィンガ電極３を配置し、このフィンガ電
極３に対し、スクリーン電極４を第２の誘電体５を介し
て対向配置し、さらにスクリーン電極４に記録媒体６を
対向配置し、また、このスクリーン電極４のイオン通過
孔４０１をフィンガ電極３のイオン発生孔３０１に対向
するようにしている。そして、ライン電極１とフィンガ
電極３の間に高周波高電圧を印加して、イオン発生孔３
０１の内側のフィンガ電極３の周囲にコロナ放電を発生
して、正負の電荷を持ったイオンを発生させ、フィンガ
電極３とスクリーン電極４との間に、ドライブ回路１３
によって変調電圧データに対応するパルス電圧を印加す
ることによりイオン流のイオン通過孔４０１の通過を制
御するようにしている。また、負イオンのみがスクリー
ン電極４のイオン通過孔４０１から記録媒体６へ放出さ
れるようにスクリーン電極４の電位は記録媒体６の裏面
にある導電層の電位に対して負になっている。この状態
で、フィンガ電極３の電位がスクリーン電極４の電位に
対して負に変化することにより、負イオンはフィンガ電
極３の周囲からスクリーン電極４の方向に移動し、スク
リーン電極４の近傍に到達したイオンは、記録媒体６上
に放出され静電潜像が形成されるようになる。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００７

【補正方法】変更

【補正内容】

【０００７】この場合、ＦＶＭ信号のＯＮ時間をｔと
し、コンデンサ１１の容量をＣ、定電流回路１６の電流
をＩとすると、バッファ回路１２の＋Ｖｂｂからの入力
電圧Ｖｔは、Ｖｔ＝Ｉ＊ｔ／Ｃ となり、この電圧Ｖｔが保持される。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】

【発明が解決しようとする課題】ところが、このように
構成した駆動回路によると、スイッチ回路１５のＦＥＴ
１５１を駆動するのに、パルス・トランス１５２を使用
しているため、コスト的に不利になるとともに、回路の
小形化のためＩＣ化などを考慮した場合も、パルス・ト
ランス１５２は、ＩＣ化できないことから回路の小形化
が難しいという問題点があった。本発明は、上記事情に
鑑みてなされたもので、回路の小形化とコスト的にも有
利にできる画像形成装置の印字ヘッド駆動回路を提供す
ることを目的とする。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】この場合、リセット回路２７は、保護抵抗
２７１とＲＥＳＥＴ信号でＯＮするＦＥＴによる半導体
スイッチ２７２からなり、これらが直列接続され、その
一端に＋Ｖｂｂがプル・アップされ、他端をダイオード
・マトリクス回路２８のダイオード２８１のアノード、
バッファ回路２２のトランジスタ２２１とトランジスタ
２２２のベースおよびコンデンサ２１にそれぞれ接続し
ている。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】反転ドライバ回路２５３のノン・インバー
ト型ＦＥＴドライバ２５３１の出力はコンデンサ２５２
に、またインバート型ＦＥＴドライバ２５３２の出力
は、コンデンサ２１にそれぞれ接続している。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２９

【補正方法】変更

【補正内容】

【００２９】バッファ回路２２は、ＮＰＮ型トランジス
タ２２１とＰＮＰ型トランジスタ２２２からなり、それ
ぞれのベースおよび、それぞれのエッミタを共通接続
し、また、トランジスタ２２１のコレクタを、＋Ｖｂｂ
に接続し、トランジスタ２２２のコレクタを０Ｖに接続
している。そして、ベースをダイオード２８１とコンデ
ンサ２１の接続点に接続し、エミッタをＦＥＴ２５１の
ソースに接続している。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００４９

【補正方法】変更

【補正内容】

【００４９】（第３実施例）図７は、第３実施例の概略
構成を示している。この場合、リセット回路２７は、保
護抵抗２７１、ＲＥＳＥＴ信号でＯＮするＦＥＴによる
半導体スイッチ２７２からなり、これらが直列接続さ
れ、その一端が０Ｖにプル・ダウンされ、他端がダイオ
ード・マトリクス回路２８のダイオード２８２のカソー
ド、コンデンサ２５２にそれぞれ接続されている。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００５１

【補正方法】変更

【補正内容】

【００５１】定電流回路２６は、抵抗２６１、ゼナー・
ダイオード２６２、トリマ抵抗２６３、ＰＮＰ型トラン
ジスタ２６６、ＦＶＭ信号によってＯＮするＦＥＴによ
る半導体スイッチ２６５からなり、抵抗２６１の一端を
０Ｖに、他端をゼナー・ダイオード２６２のアノードと
トランジスタ２６４のベースに接続し、トランジスタ２
６４のエミッタをトリマ抵抗２６３を介して半導体スイ
ッチ２６５に接続するとともに、ゼナー・ダイオード２
６２のカソードに接続し、コレクタをダイオード・マト
リクス回路２８のダイオード２８１のアノードに接続し
ている。そして、半導体スイッチ２６５は、他端が＋Ｖ
ｂｂにプル・アップされている。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の荷電粒子通過孔を有し、変調デー
   タに基づいて前記荷電粒子通過孔を通過される荷電粒子
   流を制御することにより記録体上に静電荷像を形成する
   画像形成装置の印字ヘッド駆動回路において、 第１および第２のコンデンサと、 これら第１および第２のコンデンサのそれぞれの電圧を
   初期状態に設定する手段と、 １つの定電流源から前記手段により初期状態に設定され
   た第１および第２のコンデンサに変調データのパルス幅
   に応じた期間だけ電流を流しこれら第１および第２のコ
   ンデンサの電圧を同じ方向に同じ割合で変化させる手段
   と、 前記第１および第２のコンデンサに対し極性の異なる所
   定の電圧を与えこれら第１および第２のコンデンサの電
   圧を変化させる手段と、 これら第１および第２のコンデンサの電圧変化を待って
   導通され前記第１または第２のコンデンサの電圧を前記
   変調データに応じたパルス出力として発生するスイッチ
   ング手段とを具備したことを特徴とする画像形成装置の
   印字ヘッド駆動回路。