JPH0697767B2 - 分散制御型クロスポイント交換機 - Google Patents

分散制御型クロスポイント交換機

Info

Publication number
JPH0697767B2
JPH0697767B2 JP2255473A JP25547390A JPH0697767B2 JP H0697767 B2 JPH0697767 B2 JP H0697767B2 JP 2255473 A JP2255473 A JP 2255473A JP 25547390 A JP25547390 A JP 25547390A JP H0697767 B2 JPH0697767 B2 JP H0697767B2
Authority
JP
Japan
Prior art keywords
port
control device
controller
buses
control devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2255473A
Other languages
English (en)
Other versions
JPH03154544A (ja
Inventor
クリストス・ジエー・ゲオリギオー
アニユジアン・エム・バルマ
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH03154544A publication Critical patent/JPH03154544A/ja
Publication of JPH0697767B2 publication Critical patent/JPH0697767B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q3/00Selecting arrangements
    • H04Q3/42Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は電子交換機に関するもので、特に、コンピュー
タ・ネットワーク用の片側クロスポイント交換機に関す
る。
B.従来技術および課題 クロスポイント交換機は、電子産業およびコンピュータ
産業において、通信回線間のデータ交換に使用される。
クロスポイント交換機の一形態は、クリストス・ジョー
ジョ(Christos Georgiou)が米国特許第4635250号で
述べている片側クロスポイント交換機である。
第1図は、従来の片側クロスポイント交換機の一例であ
る。101−116はデータ回線で、内部バス201−208と交差
しており、両者併せて交換マトリックスを形成する。ク
ロスポイント交換素子(クロスポイント)は各交点に位
置しており、第1図のマトリックスでは、128個のクロ
スポイント交換素子が存在する。また各データ回線は、
ポート・アダプタを介して、交換ポート(ポート)に接
続している。2本のデータ回線間(すなわち2つのポー
ト間)の接続は、適当な内部バスと各データ回線との交
点に位置するクロスポイント交換素子を、ONすることに
よって行われる。たとえば、データ回線104と112間(す
なわちデータ回線104と同102とにつながる各ポート間)
の接続は、交換素子10と12をONすることにより、バス20
6を用いて行うことができる。同一の接続を、他の内部
バスを用いて行うことも可能である。ただし、選択した
内部バスが、別のポート対間の接続に共用中でないこと
が条件となる。すべてのポート間で同時に対接続を行う
には、バスの本数がポートの総数の少なくとも半分あれ
ばよい。このような交換システムは、あるポート間の対
接続が別のポート間の対接続によってブロックされるこ
とがないところから、ノンブロッキング交換機と呼ばれ
る。第1図に示す交換機は、ポート16個に対して内部バ
スが8本あるため、ノンブロッキングである。
片側クロスポイント・マトリックスは、一般に1個以上
の交換チップによって構成される。システムのポート数
が少ない場合には、マトリックス全体を単一のチップに
受け持たせることができる。ポート数が多い場合は、マ
トリックスを矩形のブロックに区画し、個々のブロック
を適当なサイズの交換チップによって受け持たせること
になる。各ブロックないし区画は、それぞれが小規模な
片側クロスポイント交換機である。したがって、片側ク
ロスポイント交換機は、それ自身が小型の片側クロスポ
イント交換機であるようなコンポーネントから成る、と
見なすことができる。これらコンポーネントは、一般に
は碁盤目状に配置される。第1図を例にとって示せば、
この交換マトリックスは4個の交換チップから成り、各
チップは8本の水平なデータ回線と、4本の垂直な内部
バスを有している。
片側クロスポイント交換機の大きな特徴のひとつは、内
部バスが…他のポート間の対接続に共用中でない限り…
柔軟に対接続を行えることにある。これによって、一部
のバスに障害が発生しても、システムは稼動を続けるこ
とが可能になる。バスが故障するごとに同時に行い得る
対接続数が減少し、システムの能力も低下するが、故障
したバスを共用から外しても、ポートはひとつとして使
用不能になることはない。
第1図に示すように、クロスポイント交換機の交換ゲー
トは、制御バス16を介し、制御装置14によって制御され
る。制御装置14は、ポート・アダプタ・バス18を通じて
ポート・アダプタからの接続/切断要求を受け取り、マ
トリックス上の適当なクロスポイントを活動させたり休
止させたりする。要求の頻度が高くなると、それを捌く
には高速な制御装置が必要になる。これは、交換機がマ
ルチプロセッサ・システムにおいてコンピュータ同士を
連結する場合にしばしば見られることで、個々の接続の
持続時間はきわめて短いものとなる。
片側クロスポイントのネットワークを制御するための制
御装置の一例が、クリストス・ジョージョに授与された
米国特許第4630045号である。この制御装置は、パイプ
ライン処理によって高速を達成している。ちなみにパイ
プライン処理とは、ある要求のある段階を、別の要求の
別の段階と同時に処理することである。
しかしながら、交換マトリックスにおけるポート数が増
大すると、単一の制御装置を用いた米国特許第4630045
号のやり方では限界がある。たとえば複数の接続/切断
要求が、同時ないしは短時間に少数のポートに殺到した
場合、長い待ち時間を過ごすものでてくる。単一の制御
装置では、パイプライン処理を用いたとしても、1マシ
ン・サイクルあたり高々ひとつの要求にしか対応できな
いからである。さらに、制御装置に障害が発生した際に
は、制御装置自身が作業を続けられず、システム全体が
稼動不能になってしまう。制御装置がシステム全体の障
害を招きかねない要に位置しているからである。バック
アップ用の制御装置を設置することで障害に対する抗站
性を持たせはできるものの、それによって正常稼動時の
性能を向上させることは期待できない。
本発明はこれらふたつの問題点を、単一の制御装置に代
えて複数の制御装置に交換マトリックスの制御を分散す
ることにより、いささかなりとも克服しようとするもの
である。
両側クロスポイント交換機での分散制御は、アムダール
(Amdahl)他に授与された米国特許第3226688号に記載
されている。ただし、両側クロスポイント・ネットワー
クでは、あるポート対を接続する場合に単一の交換経路
しか存在せず、また全てのポート間で任意に対接続を行
うこともできない。前記特許においてアムダールは、両
側クロスポイント交換機を介して互いに接続された一群
の制御モジュールと一群の被制御モジュールを有する、
モジュール化コンピュータ・システムについて述べてい
る。一群のセンス・ユニットがクロスポイントを制御す
ることによって、同一マシン・サイクル内でひとつ以上
の要求を処理できるようにしたものである。しかしなが
ら、各要求が前もって特定の制御装置に割り振られてい
るため、制御装置に障害が発生すれば、これらの要求も
影響を受けることになる。さらに、この手法は、片側ク
ロスポイント・ネットワークには適用できない。片側ク
ロスポイント・ネットワークにおいては接続経路が膨大
な数にのぼるとともに、任意のポート間で対接続を行う
ことが可能だからである。
C.発明の概要および解決課題 本発明は、従来技術における上述の課題の解決を意図し
ており、単一の制御装置に替えて複数の制御装置に片側
クロスポイント交換マトリックスの制御を分散すること
により、 (a)大規模な片側クロスポイント交換機の速度を改善
し、 (b)片側クロスポイント交換機によって設定/解除し
得る接続数を1マシン・サイクルあたりひとつ以上に増
大させ、 (c)片側クロスポイント交換機の信頼性を高め、 (d)片側クロスポイント交換機制の御装置の機能に冗
長度をもたせる、 などの目的を達成しようとするものである。すなわち、
同一規格の制御装置を並列に稼動させ、各制御装置には
交換マトリックスの所定の範囲内における接続を受け持
たせるわけである。ポートからの接続/切断要求は、複
数の制御装置に分散して振り分けられる。その際、各要
求に各1台の制御装置が、漏れなく対応できるようにし
ておく。制御装置に障害が発生した場合には、各要求が
障害のない制御装置へと迂回するよう、分散方法を変更
する。これにより、少なくとも1台の制御装置が完全に
機能している限り、交換機は稼動を続けることが可能に
なる。
上記の手法によれば、故障した制御装置に割り振られた
制御機能を、生きている制御装置に移管できるため、信
頼性が向上する。また、多数の要求に平行して対応でき
るため、性能も向上する。制御装置の台数にこれといっ
た決まりはなく、コスト、性能、信頼性などなどの面か
ら、最適な台数を選べばよいのである。
D.実施例 本発明の実施例の概略図を、第2図に示す。16ポートを
有する片側クロスポイント交換機が16個の交換チップに
よって構成されており、各チップ4行4列の碁盤目状に
配置されている。個々の交換チップは、4本の水平なデ
ータ回線と4本の垂直な内部バスから成る交換マトリッ
クスを収容している。各交換チップの内部バスの本数は
全て同じであっても、碁盤目上の縦のチップ列ごとに別
の本数であっても、どちらでもよい。その本数は、ポー
トからの要求を制御装置間にどう分散するかとか、ブロ
ッキングをどの程度まで許すかなどの、設計上の絡みに
よって左右される。本数を決める際の基本的な考え方に
ついては、後ほど述べることにする。
システム内の垂直な内部バスの総本数は、各バス群ごと
の本数を合計したものとなる。第2図の例では、最初の
チップ列に4本、中央2つのチップ列に各3本、最後の
チップ列に2本で、計12本の内部バスが存在することに
なる。これに対し、単一の制御装置に交換マトリックス
を受け持たせた場合、システムをノンブロッキングで稼
動するために必要な内部バスは(16ポートに対して)8
本で済む。余分な4本は、制御の分散にともなうオーバ
ーヘッドを意味するものである。オーバーヘッドは、制
御装置を何台にするか、ポートからの要求を制御装置間
にどう分散するか、ブロッキングをどの程度まで許すか
など、さまざまな要素によって左右される。オーバーヘ
ッドの詳細については、要求を制御装置間に分散する方
法と関連して、後ほど述べることにする。
第2図の実施例においては、各ステップ列はそれぞれ1
台の制御装置によって制御される。したがって、制御装
置の総数は4台となり、チップ列の数に一致する。ただ
し、各チップ列に制御装置を1台ずつ割り当てているの
は、便宜上の問題にすぎない。各制御装置に少なくとも
1本の内部バスがつながっている限り、制御装置の台数
は自由に設定することができる。一般には、制御装置の
台数、内部バスの本数およびその制御装置への割り当て
は、設計時点で意図したコスト、性能、信頼性に見合う
ように決められる。しかしながら、以下においては、制
御装置の台数はチップ列の数と等しいものとして説明を
行うことにする。
ポート・アダプタ20で発生した接続/切断要求は、ポー
ト・バス18を介して制御装置へと送られる。一般に要求
のデータ構造は、ポート対の入口側と出口側の各ポート
番号と、実行すべき動作から成る。実行すべき動作と
は、接続するのかまたは切断するのかの別である。各制
御装置はシステム支援プロセッサ22によってプログラム
され、接続/切断要求によって指定された入口/出口の
番号(ポート対)が然るべき組み合わせであった場合、
これに応じた接続/切断動作を行うようになる。ポート
から送り出された要求は、ポート・バス18を介して全て
の制御装置に到達する。しかし、これを認識できるの
は、この要求が指定するポート対に関して接続/切断を
行うようにプログラムされた、特定の制御装置だけであ
る。各ポートのステータス、つまり各ポートが開放状態
か接続状態かの別は、ポート・ステータス表24に保存さ
れ、制御装置の閲覧に供される。各制御装置は、ポート
・ステータス・アクセス・バス26を介して、閲覧を行
う。また、各制御装置は、システム支援バス28を介し
て、システム支援プロセッサ22に接続される。そして、
システム支援プロセッサ22は、システムの初期設定を通
じて、制御装置をプログラムする役割を担う。これによ
り、各制御装置は特定のポート対からの要求に対して反
応するようになるわけである。同プロセッサはまた、制
御装置の障害を検出し、障害を起こしていない制御装置
をプログラムし直す役割をも担う。これにより、故障し
た制御装置の機能を、故障していないものに分散して振
り替えるわけである。さらに、システム支援プロセッサ
22に付設されたオペレータ・コンソール30によって、シ
ステム構成を設定し、システムの運用を監視することが
できる。
第2図の制御装置の詳細を、第3図に示す。制御装置は
システム内の任意の2つのポートを接続することができ
るが、そのために使用する垂直な内部バスは、自らが制
御を担当するバスの内、いずれか1本に限られる。つま
り、制御装置は空いているバスを1本選んで、このバス
と目的のポートにつながる2本のデータ回線との交点に
位置する各クロスポイントをONすることにより、両ポー
トの間の接続を行うわけである。切断の場合は、OFFす
ることになる。ちなみに空いているバスとは、接続を行
おうとした時点で、他の接続のために供用されていない
バスを指す。クロスポイントの特定は、制御装置がアド
レス回線の行番号と列番号とを指定することによって行
う。行番号によってデータ回線を選び出し、列番号によ
って内部バスを選び出すわけである。行番号と列番号の
組み合わせが決まればクロスポイントが決まり、制御回
線32によって、このクロスポイントをONしたりOFFした
りできるようになる。なお、図において制御回線は、1
本の線で略記してある。
各制御装置は所定のポート対についてのみ、接続/切断
要求を認識できるようプログラムされる。これを受け持
つのは、制御装置内のポート番号一覧表34である。ポー
ト番号一覧表34である。ポート番号一覧表はランダム・
アクセス・メモリ(RAM)でできており、ポート・バス1
8からの要求が指定する入口側と出口側の各ポートの番
号が、この表と照合される。たとえば、ポートの総数が
256ならば、各ポート番号は8ビットで表わされ、ポー
ト番号一覧表は、容量65536ビットのRAMを使うことにな
る。メモリ・サイズは、65536ワード×1ビットであ
る。また、第2図の例のようにポートの総数が16なら
ば、メモリ・サイズは256ワード×1ビットとなる。制
御装置が、あるポート対の入口側と出口側の各ポートの
番号を認識できるようにプログラムされている場合は、
ポート番号一覧表のそのポート対に当たるビットに‘1"
が立ち、そうでない場合は‘0'が立つ。ポート番号一覧
表34の中身となるデータは、サービス・バス28を介し
て、システム支援プロセッサ22から供給される。システ
ムの初期化を通じて、システム支援プロセッサは、どの
制御装置がどのポート対を受け持つかを決定し、それに
したがってポート番号一覧表の中身を供給するわけであ
る。同様に、支援プロセッサがある制御装置を故障と判
断したならば、その制御装置のポート番号一覧表を変更
し、故障した制御装置に割り振られていたポート対を、
生きている制御装置間に分散して振り替える。
接続要求を処理するに当たって、まず処理制御装置は、
出口側のポートのステータスを確かめなければならな
い。そのポートが他の接続によって、入口側にせよ出口
側にせよ、既に使用中かも知れないからである。ところ
で、ポート・ステータス表24は、各ポートのステータス
…空いているか、塞がっているか…を保存するものであ
った。ポート・ステータス表はマルチ・ワードRAMでで
きており、このRAMの各番地は各ポートに対応してい
る。番地ごとに指定された記憶場所には、対応するポー
トのステータスがそれぞれ記憶されているわけである。
なお、ステータス情報としては、最低限、当該ポートが
空いているか塞がっているかを現わすための1ビットが
必要である。
ポート・ステータス表24は、全ての制御装置によって共
有されており、各制御装置は、ポート・ステータス・ア
クセス・バス26を介して同表を閲覧する。このバスを通
じてステータス表を収めたRAMにアクセスできる制御装
置は、一時に1台に限られる。入口側ポートAと出口側
ポートBとの間で対接続を行おうとすれば、制御装置は
ポート・ステータス表でAおよびBの各ステータスをチ
ェックしなければならない。両方とも空いていたなら
ば、制御装置はポート・ステータス表上の両ポートのス
テータスを“接続中”に更新する。なお、閲覧と更新
は、いつでも一体化した作業として行われる。ある制御
装置が閲覧中のステータス表は、その更新が終わるま
で、別の制御装置が閲覧することはできない。言い替え
れば、制御装置は閲覧/更新作業が完了するまで、バス
26を占有していることになる。
ポート・ステータス・アクセス・バス26を制御装置が共
有する方法は、いろいろある。単純なものとしては時分
割多重方式があるが、この方式では、各制御装置は当該
バスに対して順番にアクセスを行い、所定の持ち時間ず
つこれを占有する。占有している間に閲覧/更新作業を
完了しなければならないため、持ち時間は複数のバス・
サイクルに亘ることになる。別の方式としては、各制御
装置が三々五々、必要に応じてバスに要求を出し、バス
が空いていたならばアクセスを行うというやり方もあ
る。複数の制御装置から同時に要求が出された場合は、
ラウンドロビン(順繰り総当たり方式)などの調整規則
によって解決を図るわけである。
ポート・アダプタで発生した接続要求は、以下のように
処理される。要求がポートAで発生し、出口としてポー
トBを指定しているものとする。各制御装置は、バスを
通じてこの要求を受け取り、AおよびBのポート番号の
対をポート番号一覧表と照合する。当該番号対のビット
に‘1'が立っている制御装置は1台だけで、その制御装
置が要求の処理へと進み、他の制御装置は要求を無視す
る。
要求の処理へと進んだ制御装置はポート・ステータス表
を閲覧し、ポートAおよびBが空いているかどうかを確
かめて、空いていたならば、両ポートのステータスを
“接続中”に更新する。次に制御装置は、自らの制御下
にある垂直な内部バスを1本選び、接続に備える。自ら
の制御下にあるバスで、その時点において他の接続に供
用されていないものであれば、どれを選んでも構わな
い。実際に接続を行うに当たっては、バス・ステータス
・レジスタ36の助けを借りることになる。このレジスタ
においては、当該制御装置の制御下にあるバスごとにそ
れぞれ1ビットが割り当てられており、各バスのステー
タス…空きか、使用中が…を表わす。たとえば、使用中
のバスについては‘0'が立ち、未使用のバスについて
は、‘1"が立つといった具合である。さらに優先度エン
コーダ(図示せず)が、レジスタからの出力に基づい
て、選択すべき空きバスの番号を決める。バス番号が決
まった時点で、制御装置は、そのバスとポートAおよび
Bにつながる各データ回線との交点に位置するクロスポ
イントをそれぞれONして、接続を行うわけである。これ
ら一連の作業の流れは、制御ロジック38によって進行状
況が計時され、調整される。制御ロジックは、回路素子
に対して所要の制御信号を提供する役割を担っている。
一方、ポート・ステータス表を閲覧した結果、ポートA
またはBいずれかのステータスが既に接続中となってい
たならば、制御装置はこの要求をポートから外す。次い
で、制御装置は入口側のポート・アダプタに対し、接続
できない旨をポート・バスを介して通知する。これを受
けてポート・アダプタは、あるレベルの‘リジェクト’
(接続拒否)メッセージを返すことにより、ポートの他
端の要求を発した装置に対して、その旨を伝達する。制
御装置が担当するチップ列の全てのバスが使用中だった
場合は、別のレベルのリジェクト・メッセージが返され
る。全てのバスが使用中というのは、ブロッキング状態
に他ならない。ブロッキングを回避するには、自らが担
当する範囲において同時に発生し得る最大接続数を捌け
るだけのバスを、各制御装置に割り当てておけばよい。
各制御装置の制御下にある個々の垂直な内部バスのステ
ータスを保存するバス・ステータス・レジスタは、各制
御装置ごとに専用のものが用意されている。これら内部
バスは、各制御装置が独占的に使用するものだからであ
る。これに対し、各ポートのステータスを保存するポー
ト・ステータス表は、全ての制御装置に共有されるもの
である。
切断要求の処理も、同様のやり方で、接続要求を処理し
たのと同じ制御装置によって行われれる。制御装置は、
その切断要求が自らに向けたものと判明したならば、接
続のために使われていたクロスポイントをOFFすること
により、バスを解放する。したがって、バス・ステータ
ス・レジスタ上のこのバスのステータスは、“空き”に
戻される。ポート・ステータス表も、対応する2本のバ
スが“空き”であることを表わすように更新される。
本発明の利点のひとつは障害に対する抗站性、特に制御
装置の障害に対する抗站性にある。制御装置が故障する
と、その影響は、当該制御装置が本来担当することにな
っていた全ての要求に及ぶ。制御装置に障害に対する抗
站性を持たせるには、ふたつのステップを遂行しなけれ
ばならない。すなわち、(i)障害を検出し、(ii)生
きている制御装置をプログラムし直して、これらに故障
した制御装置の機能を移管する、の両ステップである。
制御装置の障害を検出するには、いろいろな方法があ
る。ひとつのやり方は、自己テストを行わせることで、
各制御装置が正常動作時には繰り返し自らをテストし、
誤りが見つかった場合はシステム支援プロセッサに報告
するよう設計しておけばよい。このような自己テスト回
路の設計技術については、下記各文献及びそこにおける
引用文献に記載されている旨を付記することで、説明に
代える。
1.J.P.Hays and E.J.McCluskey,“Testability cons
iderations in microprocessor-based design,"IEEE
Computer,Vol.13,No.3,March 1980,pp.17-26. 2.E.J.McCluskey,"Built-in self-test techniques,"
IEEE Design and Test,Vol.2,No.2,April 1985,pp.
21-28. 障害を検出するもうひとつの方法は、システム支援プロ
セッサが、各制御装置を定期的にテストするように設計
しておくことである。いずれかの方法によって制御装置
の故障が発見されたならば、システム支援プロセッサは
故障した制御装置の機能を、残りの制御装置間に分散し
て振り分ける。つまり、故障した制御装置に本来割り振
られていた要求は、生きている制御装置間に振り替えら
れるわけである。これを行うには、生きている制御装置
のポート番号一覧表を更新し、それまでは故障した制御
装置が認識することになっていた入口/出口の番号の組
み合わせ(ポート対)を、生きている制御装置が認識で
きるようにすることが考えられる。制御装置が故障すれ
ば、対応する内部バスも使用不能に陥るのはいうまでも
ない。その結果、一部にブロッキングが生じることもあ
り得る。生きている制御装置が自らに振り向けられた要
求の全てを捌くには、バスが足りないかも知れないから
である。しかしながら、ポートは全て、依然として使用
可能である。また、このようなブロッキングへの対策と
して、設計段階において、いずれかの制御装置が故障し
た際に発生する余分な負荷を受け持つためのバスを、あ
らかじめ追加しておくことも考えられよう。
片側クロスポイント・マトリックスによって得られる抗
站性を活かして、本発明は信頼性の高い交換システムを
構築するために用いることができる。全ての制御装置に
よって共有されるポート・ステータス表が、システム全
体の障害を招く要となるのを避けるには、誤り訂正コー
ドによって保護すればよい。ポート・バスは二重化によ
って信頼性を高めることができるし、性能も向上する。
二重化した結果、要求を2本の独立した経路を通して、
制御装置に振り向けられるからである。
要求の分散方法 上記において、m台の制御装置はおのおの、要求によっ
て指定された入口側と出口側のポート番号が所定のもの
であった場合に、その要求を認識するようにセットされ
ている。システムの総ポート数をN個とし、各ポートは
自分以外の任意のポートへの接続を要求できるものとす
れば、全部でN(N−1)個の独立した要求が発生し得
る。各要求はそれぞれが、独自の入口側と出口側のポー
ト番号の対を指定しているわけである。これらN(N−
1)個の接続要求…すなわち、それによって指定された
ポート対…を制御装置に分散して割り振っておき、接続
要求が発生した場合、ただ1台の制御装置だけがこれを
認識できるようにしなければならない。
ポート対を個々の制御装置に割り振るに当たっては、全
体をどのように分散するかについて、何らかの規則や方
針が必要になる。この分散規則に基づいて策定された割
り振りにしたがって、システム支援プロセッサは各制御
装置のポート番号一覧表をセットするわけである。以下
においては、どのような割り振りがよいかを選ぶための
基準を検討し、割り振りを行うための具体的な方法につ
いて説明する。
ふたつのポートを仮にAおよびBとし、両ポート間が接
続されているならば、いずれか一方が要求を発する側の
ポート(入口側のポート)となり、他方が出口側のポー
トとなる。もちろんAB間の接続においては、Aから要求
が発生することもあれば、Bから要求が発生することも
ある。つまり、どちらが入口側になるかということで、
Aから要求が発生すればBが出口側になり、Bから要求
が発生すればAが出口側になる。したがって、両ポート
にまつわる要求は、いずれがその要求を発した側である
かに関わらず、同一の制御装置が処理するはずである。
すなわち、どの制御装置に割り振るかを考えるに当たっ
ては、ポート対AB(Aが入口側・Bが出口側)は、ポー
ト対BAと同様に扱われることになる。そこで、要求を制
御装置に割り振る方法のひとつとして、AおよびBから
成るポート対を、Aが先であるかBが先であるかを区別
せずに、同一の制御装置に割り振るやり方が考えられ
る。
総数N(N−1)個の独立したポート対があったとして
も、各ポート対についてどちらのポートが先かを区別し
ないとすれば、N(N−1)/2個のみを考えればよいこ
とになる。N(N−1)/2個のポート対は、第4図のよ
うな矩形のグリッドとして表わすことができる(図で
は、N=16の場合を示す)。第4図において各点はそれ
ぞれ1個のポート対を表わし、全部でN(N−1)/2個
のポート対が示されている(図では、120個)。たとえ
ば、ポート1と4とにまつわる要求は、グリッドの下か
ら1行目と左から4列目の交点に当たり、(1、4)と
表記される。これらの点は、全体が三角形に配置されて
おり、底辺に沿って(N−1)個、底辺に沿っても(N
−1)個の点があるのが分かる。これにより、要求を制
御装置に割り振る問題を、第4図の各点が表わすポート
対をどの制御装置に割り振るかという問題として、視覚
的にとらえることが可能になったわけである。
全ての点がいずれかの制御装置に割り振られ、どの点も
複数の制御装置には割り振られていない限り、割り振り
方がどうであれ、機能自体に支障はない。しかしなが
ら、割り振り方によっては、以下のような問題が生じる
可能性がある。
1.[問題]特定の制御装置に負荷が集中する懸念があ
り、せっかくの平行処理能力に制約を与え、システムの
速度を低下させることにつながる。これは、多数の点を
1台の制御装置に割り振った場合に、起こり得ることで
ある。[対策]理想をいえば、ポートからの要求が、各
制御装置に均等に割り振られるのが望ましい。そのよう
な場合、各ポートが他のポートにアクセスする割り合い
が全て等しいと仮定すれば、第4図の各点での対接続が
発生する確率も全て等しいものとなる。したがって、通
常は、これらの点をほぼ同じサイズの群に区画し、各群
を個別の制御装置に割り当てることにより、負荷の均等
化が図れる。
2.[問題]遊休中のポート間で接続を行おうとした場
合、これらのポートを担当する制御装置に割り当てられ
た垂直バスのうち1本が、空き状態でなければならな
い。
[対策]理想をいえば、各制御装置に充分な本数のバス
が与えられ、次からつぎへとどのような要求が来たとし
ても、さらに要求が指定した入口側と出口側のポートが
いずれも遊休中で、したがって全ての要求を処理しなけ
ればならないとしても、空きバスが必ず1本見つかるこ
とが望ましい。単一の制御装置で片側マトリックスを制
御する場合は、バスがN/2本あれば、これを満たすこと
が可能である。一方、分散制御を行う場合においては、
各制御装置が交換機をノンブロッキング化するためのバ
スを、適当な本数保有していなければならない。その本
数は、各点のポート対を制御装置に割り振るやり方によ
って左右される。話を分かりやすくするために、第4図
において(1、2)、(1、3)、(1、4)、(1、
5)(1、6)、(1、7)、(1、8)、(1、9)
の8点が、1台の制御装置に割り当てられていると仮定
する。ポート1がいずれのポート対にも関係しているた
め、対接続は同時にひとつしか行えない。したがって、
バスが1本あれば、これら8つのポート対全てをカバー
することができる。つぎに、(1、2)、(3、4)、
(5、6)、(7、8)(9、10)、(11、12)、(1
3、14)(15、16)の8点が、1台の制御装置に割り当
てられているとする。これらの対接続は、全て同時に行
うことができる。したがって、交換機をノンブロッキン
グ化するためには、この制御装置は8本のバスを保有し
なければならない。割り振りを工夫することによって、
制御装置が全体として必要とするバスの本数を最少化で
きるのが分かる。
区画を行うための具体的な方針を述べるに当たっては、
つぎのような原則に基づいて検討を行うことにする。
1.ポート対を表わす点の数が、各区画ごとにほぼ同じで
あること。
2.ノンブロッキングで稼動するために、区画全体に適当
な本数のバスを配備することになるが、その本数をでき
るだけ少なくすること。
まず、制御装置が2台の場合から始める。基本的な考え
方は、第4図の三角形を面積がほぼ等しいふたつの領域
に、水平に分割するというものである。第5図に、16ポ
ートの交換機を想定し、このような方針に基づいて区画
した例を示す。ポート対を表わす点の総数は120個で、
これらが水平な直線によって二分されている。上部の三
角形の区画には55個の点が含まれ、下部の区画には65個
の点が含まれる。なお、両区画のサイズの差はポートの
総数Nによって左右され、この例では、もとの三角形を
水平な直線で二分した場合、各区画が同数の点を含むよ
うにはできない。区画が決まれば、各区画に含まれる個
々の点は、それぞれ対応する制御装置に割り振られる。
第5図において、同時に実行可能な対接続の数は各区画
とも5個であるから、両区画併せて10本のバスがあれ
ば、ノンブロッキング化が図れることになる。
一般にポートの総数をNとし、制御装置を2台として区
画を行った場合、基本的な考えは、N(N−1)/2個の
点を含む三角形を二分し、上部がやはり三角形になるよ
うにするというものである。このように区画すれば、両
区画に含まれる点の数の差は最少となる。また、上部の
区画において同時に実行し得る対接続の最大数は、その
区画の高さの半分となり、下部の区画において同時に実
行し得る対接続の最大数は、その区画の高さとなる。し
たがって、この区画法を使用した場合に要するバスの総
数は、0.646Nである。単一の制御装置を用いた場合に比
べ、30パーセントのオーバーヘッドということになる。
第5図の例では0.646N=10.336であるから、10.336以下
の最大の整数値を取って、10本がバスの所要本数とな
る。これは、前段で述べた値と一致する。
理論的には、三角形の領域をを等面積の区画に二分し、
ノンブロッキングで稼動するためには、バスの総数は、
0.646Nを下回ってはならない。したがって、上記の割り
振りは、バスの本数からみれば最善のものということが
できる。
基本的な考えが明らかになれば、任意の台数の制御装置
について、これを一般化するのは簡単なことである。今
度は、三角形の領域を複数の水平な区画に分割し、各区
画の面積がほぼ等しくなるようにすればよい。各区画に
おいて同時に実行し得る対接続の最大数は、その高さか
ら容易に導くことができる。最上段の区画では高さの半
分、その他の区画については高さが、同時に実行し得る
対接続の最大数である。具体的な例として、この方法で
算定したバスの所要本数を制御装置の台数Nの小数倍で
表わし、つぎに示す。
第6図は、制御装置4台を有する16ポートの交換機を、
同じ方法によって区画したものである。各区画は上から
下へそれぞれ28個、27個、36個、29個の点を含む。各区
画をノンブロッキングで稼動するために必要なバスの本
数は、それぞれ4本、3本、3本、2本で、総計は12本
になる。
第7図は、制御装置4台を有する256ポートの交換機
を、同じ方法によって区画したものである。三角形全体
に含まれる点の総数は、256×255÷2=32640個とな
る。四つの区画は上から下へそれぞれ8128個、8172個、
8241個、8109個の点を含む。各区画の高さは128、53、4
1、34である。したがって、全ての区画をノンブロッキ
ングで稼動するために必要なバスの総数は、64+53+41
+34=192本となる。
要求の分散方法 2 上記の方法は、各区画に含まれる点の数がほぼ同じとい
うものであった。ここでは、各区画に含まれる点の数
を、ちょうど同じにした場合の割り振り方について述べ
る。この方法は、ポート数Nが制御装置の台数Mの倍数
であるときに適用できる。第8図は、この方法によっ
て、4台の制御装置を有する16ポートの交換機を区画し
たものである。
やり方は、簡単である。まず、N/2Mをkと置く。三角形
の底辺から数えて最初のk行を制御装置1に、つぎのk
行を制御装置2にと、制御装置Mまで順に割り振ってい
く。Mまでいけば、N/2行をカバーしたことになる。残
りの行については、順序を逆にして割り振っていく。つ
まり、最初のk行を制御装置Mに、つぎのk行を制御装
置M−1にと、制御装置2まで進むわけである。この時
点で、残りはk−1行となっているので、これを制御装
置1に割り振る。これによって、制御装置1以外の全て
の制御装置には2k行が、制御装置1には2k−1行が、割
り振られたことになる。
各制御装置が要する垂直なバスの本数は、区画2から区
画Mについては高々N/M本(第8図の例では4本)、区
画1については高々N/M−1本となる。したがって、こ
の方法によれば、ノンブロッキングで稼動するために要
するバスの総本数は、最大でN−1本となる。
いま述べた要求分散方法2においては、各制御装置はち
ょうど同じ数の点を割り振られている。したがって、平
均してみれば、各制御装置の負荷は均衡することにな
る。一方、第7図の各区画間では、そこに含まれる点の
数に、最大1.6パーセントのばらつきがある。実際に
は、Mに比べてNが大きくなるので、区画のサイズに若
干のばらつきがあっても、性能に大きな影響は与えな
い。したがって、ほとんどの場合、バスの数にオーバー
ヘッドの少ない要求分散法1の方が好ましいといえる。
いずれかの制御装置が故障した場合、そこに割り振られ
ていた機能を、生きている制御装置間に分散して振り替
えなければならない。このようなシステム構成の変更に
おいては、(i)生きている制御装置が受け持っている
接続に、それと気付かれぬように行う、(ii)全ての接
続を一旦停止して、制御装置の初期化をやり直す、のふ
たつのやり方がある。
(i)の方が好ましいのだが、いずれの方法を取るにせ
よ、生きている制御装置1台当たりのポート対は増加す
ることになる。また、一般には、各区画において同時に
発生し得る最大接続数も増加する。その結果、いずれか
の区画においてバスの本数が最大接続数を下回った際に
は、ブロッキングにいたる可能性がある。したがって、
制御装置の故障に当たってポート対の振り替えを行う場
合は、このようなブロッキングを最少化するよう配慮し
なければならない。
1.生きている制御装置を停止せず振替えを行う:好まし
いやり方である。システムの運用を停止することなく、
故障した制御装置の機能を生きている制御装置間に分散
して振り替えるもので、影響を受ける接続は、故障した
制御装置が担当していたものにとどまる。生きている制
御装置にもともと割り振られていたポート対は、変更を
受けない。故障した制御装置に割り振られていたポート
対は、生きている制御装置間に分散して振り替えられ
る。
具体的には、障害の発生した区画に割り振られているポ
ート対を、障害のない区画に分散して振り替えなければ
ならない。どのように振り替えるかは、もとの割り振り
によって左右される。繰り返しになるが、故障した制御
装置に割り振られていた全てのポート対が生きている制
御装置に振り替えられ、どのポート対も複数の制御装置
には割り振られていない限り、振り替え方がどうであ
れ、機能自体に支障はない。しかし、振り替えを実行す
るに当たっては、もとの割り振りを行う場合と同様の原
則に基づいて行うべきである。すなわち、 (i)ポート対を表わす点の数が、各繰画ごとにほぼ同
じであること。
(ii)ノンブロッキングで稼動するために、区画全体に
適当な本数のバスを配備することになるが、その本数を
できるだけ少なくすること。これにより、制御装置の故
障に伴うブロッキングを、最少化することができる。
このことから、第6図に示されたやり方にしたがって、
障害のある区画に含まれる各点を他の区画に振り替えれ
ばよいのが分かる。もとの割り振りを決定する基礎とな
った考え方が、故障した制御装置が担当する区画内の各
点を振り替える際にも、適用できるわけである。それ
は、基本的には、問題の領域をM−1個の水平な区画に
分割し、各区画に含まれる点の数がほぼ同じになるよう
にするというものであった。
たとえば、制御装置1が故障したと仮定する。第6図で
いえば、一番上の区画に相当する部分である。ここに含
まれる28個の点を3群に分割し、残りの3台の制御装置
に割り振ることになる。その割り振りは、つぎのように
なる。
第1群: (15、16)、(14、15)、(14、16) (13、14)、(13、15)、(13、16) (12、13)、(12、14)、(12、15) (12、16) 第2群: (11、12)、(11、13)、(11、14) (11、15)、(11、16)、(10、11) (10、12)、(10、13)、(10、14) (10、15)、(10、16) 第3群: (9、10)、(9、11)、(9、12) (9、13)、(9、14)、(9、15) (9、16) 第1群には10個、第2群には11個、第3群には7個の点
が、それぞれ含まれている。第1群を制御装置2に、第
2群の制御装置3に、第3群を制御装置4に、割り振れ
ばよいわけである。
2.運用を一旦停止してシステム構成を改編する:いずれ
かの制御装置が故障するのを待って、ポート対の制御装
置への割り振りを一からやり直す方法である。基本的な
考え方は、N(N−1)/2個の点を残った制御装置間に
割り振るのというもので、そのアルゴリズムについては
既に述べたとおりである。全ての接続を一旦停止すると
いう意味で、故障した制御装置が担当する接続を停止す
るだけだった前述の方法とは著しい対照を見せるが、新
しい割り振りを最適化することができるため、爾後のブ
ロッキングを低く押さえることができる。
いずれの方法においても、割り振りのやり直しを行うの
はシステム支援プロセッサで、当該プロセッサは、制御
装置に割り振られたポート対の状態を常に監視してい
る。新たな故障が発生しても、以上のやり方で対応すれ
ばよい。最悪の場合は、生きている制御装置が1台にな
り、N(N−1)/2個のポート対が全てこれに割り振ら
れることになる。
本技術の一部を修正したり変更することによって多くの
応用例が考えられるが、代表的なものを以下に述べるに
止める。
たとえば、上記の実施例においては、各制御装置には、
それぞれほぼ同数の独立したポート対が割り振られてい
た。その結果、各制御装置の負荷は、平均してみれば、
いずれも等しくなる。もちろん、要求の分布は一様であ
る…どのポート対もほぼ等しい確率で現われる…と仮定
していたわけである。しかしながら、要求の分布が片寄
っている…特定のポート対が他よりも頻繁に現われる…
場合には、ポート対の割り振りを不均一にすることによ
って、制御装置間の負荷バランスを均衡させることがで
きる。つまり、各制御装置に異なった数のポート対を割
り振り、装置ごとに全ポート対の出現確率を累計したと
き、それがほぼ同一になるようにしてもよいわけであ
る。
分散制御でノンブロッキング稼動を実現しようとすれ
ば、オーバーヘッド用のバスを追加しなければならな
い。しかしながら、実際の運用においては、各区画で同
時に発生し得る最大接続数より少ないバスでも、外見上
ほとんどブロッキングを起こさずに稼動することができ
る。接続要求は本来ランダムに発生するものであり、そ
のように膨大な数の接続が一時に集中することは、きわ
めて希だからである。たとえば、100万回の要求につき
1回のブロッキングが発生するとしても、システムの性
能が低下したと感じるのは無理である。したがって、あ
る程度のブロッキングは認めた上で、設計を行うのもひ
とつの選択である。
E.発明の効果 以上のように本発明によれば、交換機の大幅な速度改善
が達成され信頼性の高い交換機が実現される。
【図面の簡単な説明】
第1図は、従来技術による、単一の制御装置を有する片
側クロスポイント交換機の概略図である。 第2図は、本発明の実施例に基づく、複数の制御装置を
有する片側クロスポイント交換機の概略図である。 第3図は、第2図の制御装置およびそれに付随するイン
タフェースの詳細図である。 第4図は、16ポートの交換機におけるデータ回線対の一
覧を示す図で、要求を制御装置に分配する方法を分かり
やすく示すために、三角形に配置した図である。 第5図は、制御装置が2台の場合、16ポートの交換機に
おけるデータ回線対を、制御装置に分散して割り付ける
方法を示した図である。 第6図は、制御装置が4台の場合、16ポートの交換機に
おけるデータ回線対を、制御装置に分散して割り付ける
方法を示した図である。 第7図は、制御装置が4台の場合、256ポートの交換機
におけるデータ回線対を、制御装置に分散して割り付け
る方法を示した図である。 第8図は、制御装置が2台の場合、16ポートの交換機に
おけるデータ回線対を、制御装置に分散して割り付ける
ための、別の方法を示した図である。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】片側クロスポイント交換機で、 一群のポートと、 前記各ポートに1本ずつ接続されたデータ回線と、 一群のバスと、 前記各データ回線と前記各バスとを接続する各1個のク
    ロスポイント交換素子と、 前記各ポートが前記他のポートに接続されているか否か
    のステータスを保存しておくためのステータス表となる
    手段と、 接続および切断の要求を受け取るための一群の制御装置
    で、 前記各制御装置が、前記内部バスの少なくとも1本に接
    続している前記クロスポイント交換素子を制御し、 前記各制御装置が、ポート対の一覧表を保存するための
    手段を有し、前記一覧表に収載されたポート対について
    のみ接続および切断の要求を取り扱い、 前記各制御装置が、要求のあった接続または切断を実行
    する以前に前記ステータス表となる手段を閲覧し、接続
    を求められている各ポートのステータスを確認し、要求
    のあった接続または切断を実行した時点で前記ステータ
    ス表となる手段を更新するような一群の制御装置と、 発生し得る各ポート対を前記各制御装置のそれぞれに一
    意的に割り振るためのシステム支援プロセッサとなる手
    段とを有することを特徴とする 片側クロスポイント交換機。
  2. 【請求項2】請求項1の片側クロスポイント交換機で、
    さらに、 前記各制御装置の障害を検出するための手段を有し、 前記システム支援プロセッサが、障害を起こしていない
    制御装置間に、前記障害を起こした制御装置に割り振ら
    れていたポート対を振り替えることを特徴とする 片側クロスポイント交換機。
  3. 【請求項3】請求項1の片側クロスポイント交換機で、
    さらに、 前記制御装置が同時に稼動することによって、同時に多
    数の接続および切断要求を取り扱うことを特徴とする 片側クロスポイント交換機。
JP2255473A 1989-10-31 1990-09-27 分散制御型クロスポイント交換機 Expired - Lifetime JPH0697767B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US429674 1989-10-31
US07/429,674 US5072217A (en) 1989-10-31 1989-10-31 One-sided crosspoint switch with distributed control

Publications (2)

Publication Number Publication Date
JPH03154544A JPH03154544A (ja) 1991-07-02
JPH0697767B2 true JPH0697767B2 (ja) 1994-11-30

Family

ID=23704260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2255473A Expired - Lifetime JPH0697767B2 (ja) 1989-10-31 1990-09-27 分散制御型クロスポイント交換機

Country Status (4)

Country Link
US (1) US5072217A (ja)
EP (1) EP0425807B1 (ja)
JP (1) JPH0697767B2 (ja)
DE (1) DE69023883T2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963745A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation APAP I/O programmable router
US5713037A (en) * 1990-11-13 1998-01-27 International Business Machines Corporation Slide bus communication functions for SIMD/MIMD array processor
US5966528A (en) * 1990-11-13 1999-10-12 International Business Machines Corporation SIMD/MIMD array processor with vector processing
EP0485690B1 (en) * 1990-11-13 1999-05-26 International Business Machines Corporation Parallel associative processor system
US5588152A (en) * 1990-11-13 1996-12-24 International Business Machines Corporation Advanced parallel processor including advanced support hardware
US5734921A (en) * 1990-11-13 1998-03-31 International Business Machines Corporation Advanced parallel array processor computer package
US5765015A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Slide network for an array processor
US5809292A (en) * 1990-11-13 1998-09-15 International Business Machines Corporation Floating point for simid array machine
US5963746A (en) * 1990-11-13 1999-10-05 International Business Machines Corporation Fully distributed processing memory element
US5815723A (en) * 1990-11-13 1998-09-29 International Business Machines Corporation Picket autonomy on a SIMD machine
US5625836A (en) * 1990-11-13 1997-04-29 International Business Machines Corporation SIMD/MIMD processing memory element (PME)
US5828894A (en) * 1990-11-13 1998-10-27 International Business Machines Corporation Array processor having grouping of SIMD pickets
US5617577A (en) * 1990-11-13 1997-04-01 International Business Machines Corporation Advanced parallel array processor I/O connection
US5765011A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams
US5765012A (en) * 1990-11-13 1998-06-09 International Business Machines Corporation Controller for a SIMD/MIMD array having an instruction sequencer utilizing a canned routine library
US5590345A (en) * 1990-11-13 1996-12-31 International Business Machines Corporation Advanced parallel array processor(APAP)
US5794059A (en) * 1990-11-13 1998-08-11 International Business Machines Corporation N-dimensional modified hypercube
US5630162A (en) * 1990-11-13 1997-05-13 International Business Machines Corporation Array processor dotted communication network based on H-DOTs
WO1992009176A1 (en) * 1990-11-15 1992-05-29 Nvision, Inc. Switch composed of identical switch modules
US5144293A (en) * 1990-12-18 1992-09-01 International Business Machines Corporation Serial link communication system with cascaded switches
JP2770936B2 (ja) * 1990-12-18 1998-07-02 インターナショナル・ビジネス・マシーンズ・コーポレイション 通信ネットワークおよび通信チャンネルをつくる方法
US5594918A (en) * 1991-05-13 1997-01-14 International Business Machines Corporation Parallel computer system providing multi-ported intelligent memory
JPH0581216A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 並列プロセツサ
US5345228A (en) * 1991-10-31 1994-09-06 International Business Machines Corporation Very large scale modular switch
JP2642039B2 (ja) * 1992-05-22 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション アレイ・プロセッサ
US5430716A (en) * 1993-01-15 1995-07-04 At&T Corp. Path hunt for efficient broadcast and multicast connections in multi-stage switching fabrics
US5398239A (en) * 1993-12-08 1995-03-14 The United States Of America As Represented By The Secretary Of The Navy Crosspoint analog data selector
US5686905A (en) * 1994-03-19 1997-11-11 Sony Corporation Input/output switching apparatus having virtual control
FR2720577B1 (fr) * 1994-05-27 1996-08-14 Sgs Thomson Microelectronics Circuit de détection de tonalité téléphonique.
US5572198A (en) * 1994-07-25 1996-11-05 Intel Corporation Method and apparatus for routing in reduced switch matrices to provide one hundred percent coverage
US5835024A (en) * 1995-06-07 1998-11-10 International Business Machines Corporation Multi-stage interconnection network with selectable function switching apparatus
US5684789A (en) * 1995-06-29 1997-11-04 Lucent Technologies Inc. Remote control, link independent A/B switch box with diagnostic loopback
KR0152228B1 (ko) * 1995-12-23 1998-11-02 양승택 데이타 교환 시스템에 있어서 분산 경로 제어를 이용한 데이타 송수신 방법
US5805614A (en) * 1996-07-03 1998-09-08 General Signal Corporation Fault tolerant switch fabric with control and data correction by hamming codes
US5812556A (en) * 1996-07-03 1998-09-22 General Signal Corporation Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register
US6351258B1 (en) * 1997-06-30 2002-02-26 Sony Corporation Switcher system and I/O switching method
US6628649B1 (en) * 1999-10-29 2003-09-30 Cisco Technology, Inc. Apparatus and methods providing redundant routing in a switched network device
AU3983600A (en) * 2000-01-17 2001-07-31 Liyanaarachchige Don Sajjitha Sandaruwan Gunawardana Switching mechanism using bus lines (exclusively used or shared)
DE60137834D1 (de) * 2001-04-23 2009-04-16 Hewlett Packard Co Rechner, Verfahren zur Verbindung von Geräten mit Bussteuereinrichtungen, Verfahren zur Bandbreitenzuordnung einer Mehrzahl von Datenbussteuereinrichtungen und Vorrichtung dafür
JP3988146B2 (ja) * 2004-07-27 2007-10-10 日本電気株式会社 マルチノードシステム、ノード間クロスバスイッチ、ノード、スイッチプログラム及びノードプログラム
US7693050B2 (en) * 2005-04-14 2010-04-06 Microsoft Corporation Stateless, affinity-preserving load balancing
GB2469333B (en) * 2009-04-09 2014-10-15 Snell Ltd Router and method of routing with redundancy
JP6331428B2 (ja) * 2014-01-31 2018-05-30 オムロン株式会社 光学計測装置用のセンサヘッド
US10505843B2 (en) * 2015-03-12 2019-12-10 Dell Products, Lp System and method for optimizing management controller access for multi-server management

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226688A (en) * 1961-07-03 1965-12-28 Bunker Ramo Modular computer system
FR2336843A1 (fr) * 1975-12-24 1977-07-22 Lannionnais Electronique Matrice de relais et groupement de telles matrices
CA1143812A (en) * 1979-07-23 1983-03-29 Fahim Ahmed Distributed control memory network
US4630045A (en) * 1983-10-24 1986-12-16 International Business Machines Corporation Controller for a cross-point switching matrix
US4635250A (en) * 1984-04-13 1987-01-06 International Business Machines Corporation Full-duplex one-sided cross-point switch
US4695999A (en) * 1984-06-27 1987-09-22 International Business Machines Corporation Cross-point switch of multiple autonomous planes
US4706150A (en) * 1984-06-29 1987-11-10 International Business Machines Corporation Switching protocal for multiple autonomous switching planes
US4804956A (en) * 1986-03-31 1989-02-14 General Signal Corporation Rearrangeable digital signal space division switching system
US4914527A (en) * 1986-04-09 1990-04-03 Sony Corporation Recording and reproducing digital video and audio signals together with a time code signal which is within user control words of the audio data
US4763122A (en) * 1987-03-18 1988-08-09 International Business Machines Corporation Parallel switching with round robin priority

Also Published As

Publication number Publication date
EP0425807B1 (en) 1995-11-29
EP0425807A1 (en) 1991-05-08
DE69023883D1 (de) 1996-01-11
US5072217A (en) 1991-12-10
JPH03154544A (ja) 1991-07-02
DE69023883T2 (de) 1996-06-20

Similar Documents

Publication Publication Date Title
JPH0697767B2 (ja) 分散制御型クロスポイント交換機
CA1104226A (en) Computer useful as a data network communications processor unit
US7007189B2 (en) Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network
EP0966123B1 (en) Rotator switch data path structures
EP0676703B1 (en) A technique for accomplishing deadlock free routing through a multi-stage cross-point packet switch
EP0291079B1 (en) Apparatus for controlling packet switched networks
US20030023893A1 (en) Fault-tolerant routing scheme for a multi-path interconnection fabric in a storage network
US4811333A (en) Substantially non-blocking space switching arrangement
US20030021227A1 (en) Fault-tolerant, self-healing routing scheme for a multi-path interconnection fabric in a storage network
CA2074849C (en) Very large scale modular switch
EP1194852B1 (en) Data storage system
KR0175293B1 (ko) 교환스위치 및 스위칭 서비스 중단 최소화 방법
US5264842A (en) Generalized usage of switch connections with wait chain
JPH0666986B2 (ja) 交換機の中央制御装置
KR100465300B1 (ko) 하위 프로세서의 인터페이스 제어장치
CN1126422C (zh) 电子交换机中的时分多路通信高速切换控制系统和控制方法
US6629216B1 (en) Fibre channel by-pass
US6581136B1 (en) Fibre channel data storage system having expansion/contraction
JPS6091796A (ja) 交換機のマルチプロセツサ中央制御装置
JP3001455B2 (ja) データ転送装置
Ghosh et al. Distributed control schemes for fast arbitration in large crossbar networks
KR19990027708A (ko) 비동기모드 교환시스템에 있어서 메시지큐 관리방법
Varma et al. Rearrangeable operation of large crosspoint switching networks
Varma et al. Reduction of crosspoints in one-sided crosspoint switching networks
JPS61118847A (ja) メモリの同時アクセス制御方式