JPH0695502B2 - ドライエッチングによるパターンの形成方法 - Google Patents

ドライエッチングによるパターンの形成方法

Info

Publication number
JPH0695502B2
JPH0695502B2 JP59094944A JP9494484A JPH0695502B2 JP H0695502 B2 JPH0695502 B2 JP H0695502B2 JP 59094944 A JP59094944 A JP 59094944A JP 9494484 A JP9494484 A JP 9494484A JP H0695502 B2 JPH0695502 B2 JP H0695502B2
Authority
JP
Japan
Prior art keywords
film
etching
resist
dry etching
oebr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59094944A
Other languages
English (en)
Other versions
JPS60239026A (ja
Inventor
和裕 田中
弥一郎 渡壁
淑希 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP59094944A priority Critical patent/JPH0695502B2/ja
Publication of JPS60239026A publication Critical patent/JPS60239026A/ja
Publication of JPH0695502B2 publication Critical patent/JPH0695502B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体集積回路装置(IC)などの半導体基板
またはフオトマスク用基板の主面上に形成された被エツ
チング膜を所定のパターンにドライエツチングによつて
形成する方法に関するものである。
〔従来技術〕
ICなどの半導体装置やフオトマスクを製造する際に、こ
れらの基板の主面上に形成された金属膜などの被エツチ
ング膜を微細パターンに形成するためには、写真製版技
術は不可欠である。最近、電子ビーム露光装置またはX
線露光装置とリアクテイブイオンエツチング(RIE)装
置などのドライエツチング装置とを用いる写真製版技術
が研究され実用化されている。
以下、フオトマスクを製造する方法を例にとり説明す
る。
第1図(A)〜(E)はフオトマスクの従来の製造方法
の一例の主要段階における状態を示す断面図である。
まず、第1図(A)に示すように、ガラス基板(1)の
表面上に金属クロム(Cr)膜(2)を形成し、このCr膜
(2)の表面上にポリメチルメタクリレート(PMMA)か
らなり5000Å程度の膜厚を有する電子ビーム用レジスト
膜(3)を形成し、しかるのち約170℃程度の温度で約2
0分間のベーキングを行う。
次に、第1図(B)に示すように、Cr膜(2)を所定の
パターンに形成するためにCr膜(2)の除去される部分
に対応する電子ビーム用レジスト膜(3)の部分に、図
示矢印の方向から9×10-5クーロン(C)/cm2程度の
ドーズ量の電子ビームを照射する。
次に、第1図(C)に示すように、メチルイソブチルケ
トン(MIBK)8量に対してイソプロピルアルコール1量
の割合で混合した現像液を用いて、電子ビーム用レジス
ト膜(3)の電子ビームが照射されている部分を除去し
て、Cr膜(2)の表面上に上記所定パターンを有する電
子ビーム用レジスト膜(3a)を残す。しかるのち、電子
ビーム用レジスト膜(3a)をリンスし乾燥する。
次に、第1図(D)に示すように、電子ビーム用レジス
ト膜(3a)をマスクとして、Cr膜(2)をエッチング可
能な薬液によるウエツトエツチングによつて、電子ビー
ム用レジスト膜(3a)の下に上記所定パターンを有する
Cr膜(2a)を形成する。
最後に、第1図(E)に示すように、電子ビーム用レジ
スト膜(3a)を除去すると、ガラス基板(1)の主面上
に上記所定パターンを有するCr膜(2a)が形成されたこ
の従来例の方法になるフオトマスクが得られる。
この従来例の第1図(D)に示した段階において、電子
ビーム用レジスト膜(3a)をマスクとして、従来から金
属膜のエツチングに使用されている四塩化炭素(CCl4
ガスのプラズマによるドライエツチングによつてCr膜
(2a)を形成する方法も考えられる。しかし、このCCl4
ガスのプラズマによるドライエツチングでは、電子ビー
ム用レジスト膜(3a)がCCl4ガスのプラズマに対する耐
性が悪く、電子ビーム用レジスト膜(3a)の膜べりが大
きいので、微細パターンのCr膜(2a)を形成することは
容易ではなかつた。その上、CCl4ガスのプラズマとCr膜
(2)との反応によつて有毒なCrを組成元素とする二塩
化二酸化クロム(CrO2Cl2)のガスが発生し、このCrO2C
l2の廃ガスが有機溶媒に溶けにくく、CrO2Cl2の廃ガス
処理が公害対策上問題になつていた。
そこで、この従来例の方法では、薬液によるウエツトエ
ツチングによつてCr膜(2a)を形成する方法が用いられ
ている。
ところが、この薬液によるウエツトエツチングでは、Cr
膜(2a)の形成時のサイドエツチングがドライエツチン
グに比べて大きいので、微細パターンのCr膜(2a)の形
成はドライエツチングより一層困難であつた。また、薬
液中の異物の存在が免れず、この異物がCr膜(2a)のパ
ターンの低欠陥化の妨げとなつていた。しかも、ウエツ
トエツチングの自動化や省力化もドライエツチングより
困難であり、薬液のエツチング後の有毒なCrを含む廃液
処理も公害対策上必要であつた。
〔発明の概要〕
この発明は、上述の欠点を除去する目的でなされたもの
で、基板の主面上に形成され一酸化炭素(CO)と反応し
てカルボニル化合物を生成する材料からなる被エツチン
グ膜の所定パターンに形成される部分以外の部分の表面
上に材質によつて決まる所定膜厚を有するレジスト膜を
被着したのちに、このレジスト膜の材質によつて決まる
所定高温領域において酸素(O2)を含む混合ガスのプラ
ズマによつて被エツチング膜のレジスト膜の被着部分を
エツチング除去する発明者らの研究による反転エツチン
グを行い、上記所定パターンを有する被エツチング膜を
形成することによつて、被エツチング膜のパターンの微
細化,低欠陥化および自動化や省力化が可能なドライエ
ツチングによるパターンの形成方法を提供するものであ
る。
〔発明の実施例〕
ここで、発明者らが上述の欠点を除去するために行つた
研究による方法を第2図(A)および(B)に示す断面
図について説明する。
まず、第2図(A)に示すように、ガラス基板(11)の
主面上に600Å程度の膜厚を有するCr膜(12)を形成
し、このCr膜(12)の所定パターンに形成される部分以
外部分の表面上に4000Å程度の膜厚を有する電子ビーム
用のレジストOEBR−100(東京応化社商品名)膜(13)
を被着する。
次に、第2図(B)に示すように、RIE装置などのドラ
イエツチング装置(図示せず)のチヤンバ内において、
Cr膜(12)に1Torr程度の圧力を有するウエツトエアな
どのO2を含む混合ガスのプラズマによるエツチングを施
すと、ガラス基板(11)の温度すなわちCr膜(12)の温
度が、80℃程度以下では何も起らないが、80℃程度以上
ではCr膜(12)のレジストOEBR−100膜(13)の被着部
分がエツチング除去されて上記所定パターンを有するCr
膜(12a)が形成される反転現象が生ずる。
このような反転現象が生ずる反転エツチングの機構は、
O2ガスを含む混合ガスのプラズマ中に生成する酸素ラジ
カルがレジストOEBR−100膜(13)を分解して遊離させ
た瞬間の発生期のCOとCr膜(12)との間に、下記反応式
の反応が生じ、揮発性のCrのカルボニル化合物{Cr(CO)
6}が生成されることによるものと考えられる。
Cr+6CO→Cr(CO)6↑ この反転エツチングは、Cr膜(12)のレジストOEBR−10
0膜(13)の被着部分の周縁部からその内側へ向つて進
行し、最終的にはCr膜(12)のレジストOEBR−100膜(1
3)の被着部分で全部除去される。そして、この反転エ
ツチングで形成されたCr膜(12a)を観察したところ、C
r膜(12a)の端面がシヤープであつてサイドエツチング
は全くみられなかつた。
また、この反転エツチングの速度は、レジストOEBR−10
0膜(13)の膜厚が4000Å程度より薄くなるに連れて速
くなり、Cr膜(12)の温度が80℃より高くなるに連れて
速くなることが判明した。これは、酸素ラジカルによる
レジストOEBR−100膜(13)の分解速度が速くなること
によるものと考えられる。
なお、発明者らの研究によつて次に述べる事項も判明し
た。
すなわち、レジストOEBR−100膜(13)の替りに、1000
Å程度の膜厚を有する紫外線露光用のレジストAZ−1350
{米国シツプレー(Shipley)社商品名}膜を用い、80
℃程度以上の温度でO2を含む混合ガスのプラズマによる
エツチングをすれば、上述の場合と同様の反転エツチン
グが可能である。この場合に、レジストAZ−1350膜の膜
厚がレジストOEBR−100膜(13)の膜厚より薄いのは、
レジストAZ−1350膜の酸素ラジカルによる分解速度がレ
ジストOEBR−100膜(13)のそれより遅いことによるも
のである。
また、レジストOEBR−100膜(13)の替りに、レジストA
Z−1350膜以外のフオトジレスト膜などのその他のレジ
スト膜を用い、このレジスト膜の膜厚をこのレジスト膜
の材質によつて決まる所定膜厚にし、このレジスト膜の
材質によつて決まる所定高温領域でO2を含む混合ガスの
プラズマによるエツチングをすれば、上述の場合と同様
の反転エツチングが可能である。
更に、Cr膜(12)の替りに、COと反応してカルボニル化
合物を生成する被エツチング膜を用いても、上述の場合
と同様の反応エツチングが可能である。
この発明は、このような発明者らの研究に基づいてなさ
れたものである。
第3図(A)〜(E)はフオトマスクの製造に適用した
この発明の一実施例の主要段階における状態を示す断面
図である。
まず、第3図(A)に示すように、ガラス基板(21)の
主面上に600Å程度の膜厚を有しこの実施例での被エツ
チング膜であるCr膜(22)を形成し、このCr膜(22)の
表面上に4000Å程度の膜厚を有しこの実施例でのレジス
ト膜であるレジストOEBR−100膜(23)を形成し、しか
るのち170℃程度の温度で約20分間のベーキングを行
う。
次に、第3図(B)に示すように、Cr膜(22)の所定パ
ターンに形成される部分以外の部分に対応するレジスト
OEBR−100膜(23)の部分に、図示矢印の方向から5×1
0-6C/cm2程度のドーズ量の電子ビームを照射する。
次に、第3図(C)に示すように、メチルエチルケトン
(MEK)6量に対してエタノール1量の割合で混合した
現像液を用いて、レジストOEBR−100膜(23)の電子ビ
ームが照射されていない部分を除去してCr膜(22)の表
面上に上記所定パターンの反転パターンを有するレジス
トOEBR−100膜(23a)を残す。次いで、レジストOEBR−
100膜(23a)をリンスレ乾燥する。
次に、第3図(D)に示すように、RIE装置などのドラ
イエツチング装置(図示せず)のチヤンバ内において、
次の段階における反転エツチング速度を速くするため
に、レジストOEBR−100膜(23a)にスカム(Scum)除去
処理を施し、レジストOEBR−100膜(23a)の膜厚を薄く
して2000Å程度の膜厚を有するレジストOEBR−100膜(2
3b)にする。
最後に、第3図(E)に示すじょうに、ドライエツチン
グ装置(図示せず)のチヤンバ内において、80℃以上の
例えば180℃程度の高温における1Torr程度の圧力を有す
るウエツトエアなどのO2を含む混合ガスのプラズマによ
る反転エツチングを行うと、Cr膜(22)のレジストOEBR
−100膜(23b)の被着部分が除去されて、ガラス基板
(21)の主面上に上記所定パターンを有するCr膜(22
a)が形成されたこの実施例の方法になるフオトマスク
が得られる。
この実施例の方法では、ドライエツチング装置のチヤン
バー内におけるO2を含む混合ガスのプラズマによる反転
エツチングによつてCr膜(22a)を形成するので、反転
エツチングにはサイドエツチングなく、かつO2を含む混
合ガスのプラズマ中に異物が混入するおそれもなく、し
かも工程が簡単になり、Cr膜(22a)のパターンの微細
化,低欠陥化および自動化や省力化を容易に図ることが
できる。その上、Cr膜(22a)の形成時に発生し有毒なC
rを組成元素とするCr(CO)6の廃ガスが有機溶媒に溶ける
ので、廃ガス処理が簡単にできる。
この実施例では、Cr膜(22)の表面上に形成されたレジ
ストOEBR−100膜(23a)の膜厚を薄くして所望の薄い膜
厚を有するレジストOEBR−100膜(23b)にしたが、必ず
しもその必要はなく、Cr膜(22)の表面上に所望の薄い
膜厚を有するレジストOEBR−100膜を形成するようにし
てもよい。
また、この実施例では、レジストOEBR−100膜(23)を
用いる場合について述べたが、これに限らず、レジスト
AZ−1350膜,フオトレジスト膜などのその他のレジスト
膜を用いる場合でもこの実施例と同様の効果がある。
なお、この実施例では、ガラス基板(21)の主面上に形
成されたCr膜(22)について述べたが、これに限らず、
半導体基板などのその他の基板の主面上に形成されCOと
反応してカルボニル化合物を生成する材料からなる被エ
ツチング膜についてもこの実施例と同様の効果がある。
〔発明の効果〕
以上、説明したように、この発明のドライエツチングに
よるパターンの形成方法では、基板の主面上に形成され
COと反応してカルボニル化合物を生成する材料からなる
被エツチング膜の所定パターンに形成される部分以外の
部分の表面上に材質によつて決まる所定膜厚を有するレ
ジスト膜を被着したのちに、このレジスト膜の材質によ
つて決まる所定高温領域における酸素を含む混合ガスの
プラズマによつて被エツチング膜のレジスト膜の被着部
分をエツチング除去する反転エツチングを行い、上記所
定パターンを有する被エツチング膜を形成するので、反
転エツチングに際してはサイドエツチングがなく、かつ
酸素を含む混合ガスのプラズマ中に異物が混入するおそ
れもなく、しかも工程が簡単になり、被エツチング膜の
パターンの微細化,低欠陥化および自動化や省力化を図
ることができる。
【図面の簡単な説明】 第1図はフオトマスクの従来の製造方法の一例の主要段
階における状態を順次示す断面図、第2図は発明者らが
行つた研究による方法を説明するための断面図、第3図
はフオトマスクの製造に適用したこの発明の一実施例の
主要段階における状態を順次示す断面図である。 図において、(21)はガラス基板(基板)、(22)はCr
膜(被エツチング膜)、(22a)は所定パターンを有す
るCr膜(所定パターンを有する被エツチング膜)、(23
b)は2000Å程度の膜厚を有するレジストOEBR−100膜
(所定膜厚を有するレジスト膜)である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 淑希 兵庫県伊丹市瑞原4丁目1番地 三菱電機 株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭54−61478(JP,A) 特開 昭54−96371(JP,A) 特開 昭58−145131(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板の主面上に一酸化炭素と反応してカル
    ボニル化合物を生成する材料からなる被エッチング膜を
    形成する工程、この被エッチング膜の所定パターンに形
    成される部分以外の部分の表面上に所定の膜厚を有する
    レジスト膜を被着する工程、およびこのレジスト膜を80
    ℃以上の高温領域に加熱し、酸素を含む混合ガスのプラ
    ズマにより上記被エッチング膜の上記レジスト膜の被着
    部分をエッチング除去する反転エッチングによって上記
    所定パターンを有する被エッチング膜を形成する工程を
    備えたドライエッチングによるパターンの形成方法。
  2. 【請求項2】被エッチング膜が金属クロム膜であること
    を特徴とする特許請求の範囲第1項記載のドライエッチ
    ングによるパターンの形成方法。
JP59094944A 1984-05-10 1984-05-10 ドライエッチングによるパターンの形成方法 Expired - Lifetime JPH0695502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59094944A JPH0695502B2 (ja) 1984-05-10 1984-05-10 ドライエッチングによるパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59094944A JPH0695502B2 (ja) 1984-05-10 1984-05-10 ドライエッチングによるパターンの形成方法

Publications (2)

Publication Number Publication Date
JPS60239026A JPS60239026A (ja) 1985-11-27
JPH0695502B2 true JPH0695502B2 (ja) 1994-11-24

Family

ID=14124052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59094944A Expired - Lifetime JPH0695502B2 (ja) 1984-05-10 1984-05-10 ドライエッチングによるパターンの形成方法

Country Status (1)

Country Link
JP (1) JPH0695502B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931975B2 (ja) * 1977-10-25 1984-08-06 三菱電機株式会社 反転マスクの製造方法
JPS5910056B2 (ja) * 1978-01-13 1984-03-06 三菱電機株式会社 マスク製作方法
JPS58145131A (ja) * 1982-02-23 1983-08-29 Fujitsu Ltd クロム膜のドライエツチング方法

Also Published As

Publication number Publication date
JPS60239026A (ja) 1985-11-27

Similar Documents

Publication Publication Date Title
EP0020776B1 (en) Method of forming patterns
EP2246737B1 (en) Photomask blank and photomask
US5948570A (en) Process for dry lithographic etching
JPS6385553A (ja) マスク基板およびマスクパタ−ンの形成方法
US4489146A (en) Reverse process for making chromium masks using silicon dioxide dry etch mask
JPH0466345B2 (ja)
EP0058214B1 (en) Method for increasing the resistance of a solid material surface against etching
JPH08227873A (ja) 半導体装置の製造方法
EP0198280B1 (en) Dry development process for metal lift-off profile
JPH0695502B2 (ja) ドライエッチングによるパターンの形成方法
JPS6227384B2 (ja)
JPS5819476A (ja) クロム系膜のドライエツチング法
JPS62493B2 (ja)
JPS6218560A (ja) フオトマスクブランクとフオトマスク
JPS588576B2 (ja) ガスプラズマによる電子ビ−ムレジストの現像方法
JP2798944B2 (ja) 薄膜形成方法
JP3286425B2 (ja) 微細パターンの形成方法
US7014958B2 (en) Method for dry etching photomask material
JPH0762228B2 (ja) 電子線レジスト及びその製造方法
JPH0149937B2 (ja)
KR20030049940A (ko) 위상반전 마스크 제작방법
JPH055165B2 (ja)
JPH0432379B2 (ja)
JPS5910055B2 (ja) マスク製作方法
JPS62150350A (ja) パタ−ン形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term