JPH0691395B2 - 自動レベルコントロ−ル装置 - Google Patents
自動レベルコントロ−ル装置Info
- Publication number
- JPH0691395B2 JPH0691395B2 JP59229434A JP22943484A JPH0691395B2 JP H0691395 B2 JPH0691395 B2 JP H0691395B2 JP 59229434 A JP59229434 A JP 59229434A JP 22943484 A JP22943484 A JP 22943484A JP H0691395 B2 JPH0691395 B2 JP H0691395B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- grounded
- transistor
- base
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はテープレコーダ，ラジオカセット等の民生用音
響機器の自動レベルコントロール装置に関する。
響機器の自動レベルコントロール装置に関する。
従来例の構成とその問題点 最近の音響機器の録音装置には、使用者が特に録音レベ
ルについて配慮しなくても、過大な入力を制限し適切な
レベルにする自動レベルコントロール装置が多く利用さ
れるようになってきた。
ルについて配慮しなくても、過大な入力を制限し適切な
レベルにする自動レベルコントロール装置が多く利用さ
れるようになってきた。
以下に従来の自動レベルコントロール装置について説明
する。第１図は従来の自動レベルコントロール装置の回
路図であり、１は信号源、２は増幅器、３は増幅器２の
入力端子、４は増幅器２の出力端子である。
する。第１図は従来の自動レベルコントロール装置の回
路図であり、１は信号源、２は増幅器、３は増幅器２の
入力端子、４は増幅器２の出力端子である。
信号源１と入力端子３との間には抵抗R1が接続され、入
力端子３には一端が接地された抵抗R2の他端とエミッタ
が接地された制御用トランジスタQ1のコレクタが接続さ
れている。
力端子３には一端が接地された抵抗R2の他端とエミッタ
が接地された制御用トランジスタQ1のコレクタが接続さ
れている。
制御用トランジスタQ1のベースには、コレクタが電流制
限用抵抗R3を通して電源端子５に接続されているトラン
ジスタQ2のエミッタが接続されている。トランジスタQ2
のベースには一端が接地されたコンデンサC1の他端と整
流用ダイオードD1のカソード側が接続されている。整流
用ダイオードD1のアノード側にはアノード側が接地され
たダイオードD2のカソード側と、充電用コンデンサC2の
一端が接続され、充電用コンデンサC2の他端は一端が出
力端子４に接続された抵抗R4の他端と一端が接地された
抵抗R5の他端との接続点に接続されている。
限用抵抗R3を通して電源端子５に接続されているトラン
ジスタQ2のエミッタが接続されている。トランジスタQ2
のベースには一端が接地されたコンデンサC1の他端と整
流用ダイオードD1のカソード側が接続されている。整流
用ダイオードD1のアノード側にはアノード側が接地され
たダイオードD2のカソード側と、充電用コンデンサC2の
一端が接続され、充電用コンデンサC2の他端は一端が出
力端子４に接続された抵抗R4の他端と一端が接地された
抵抗R5の他端との接続点に接続されている。
以上のように構成された従来の自動レベルコントロール
装置について、以下その動作を説明する。
装置について、以下その動作を説明する。
出力端子４の信号V0は抵抗R4及びR5により分圧され、コ
ンデンサC2及びダイオードD1,D2より構成される倍電圧
整流回路により整流され、コンデンサC1により平滑され
た後、トランジスタQ2のベースに印加される。
ンデンサC2及びダイオードD1,D2より構成される倍電圧
整流回路により整流され、コンデンサC1により平滑され
た後、トランジスタQ2のベースに印加される。
このベースに印加される制御電圧（VC）が制御用トラン
ジスタQ1のベース，エミッタ間電圧（以下VBEと称す）
とトランジスタQ2のVBEとの和の電圧（VBE1＋VBE2）よ
り低い場合は信号源１よりの入力信号は抵抗R1及びR2に
より分圧され増幅器２に入力されるが制御電圧（VC）が
前記和の電圧（VBE1＋VBE2）より大きくなってくると制
御用トランジスタQ1はオンし、そのオン抵抗は抵抗R2と
並列となり、入力信号の分圧比は大きくなり入力信号を
制御する。その結果出力はある一定のレベルに制限され
ることになる。
ジスタQ1のベース，エミッタ間電圧（以下VBEと称す）
とトランジスタQ2のVBEとの和の電圧（VBE1＋VBE2）よ
り低い場合は信号源１よりの入力信号は抵抗R1及びR2に
より分圧され増幅器２に入力されるが制御電圧（VC）が
前記和の電圧（VBE1＋VBE2）より大きくなってくると制
御用トランジスタQ1はオンし、そのオン抵抗は抵抗R2と
並列となり、入力信号の分圧比は大きくなり入力信号を
制御する。その結果出力はある一定のレベルに制限され
ることになる。
しかしながら上記の従来の構成では制御トランジスタの
部分がダーリントン構成となっているので、出力端での
飽和電圧値を前記和の電圧（VBE1＋VBE2）以下に設定し
ようとすれば制御電圧検出部を倍電圧整流回路としなけ
ればならず、ステレオ構成等にした場合、この検出部の
部品点数は多くなり、コストアップの要因となってく
る。
部分がダーリントン構成となっているので、出力端での
飽和電圧値を前記和の電圧（VBE1＋VBE2）以下に設定し
ようとすれば制御電圧検出部を倍電圧整流回路としなけ
ればならず、ステレオ構成等にした場合、この検出部の
部品点数は多くなり、コストアップの要因となってく
る。
又、アタックタイムについても制限電圧が（VBE1＋
VBE2）まで上昇する時間が必要であるので数十ミリ秒と
いうのが従来例での値であり容易にアタックタイムを短
くする事ができないという問題点を有していた。
VBE2）まで上昇する時間が必要であるので数十ミリ秒と
いうのが従来例での値であり容易にアタックタイムを短
くする事ができないという問題点を有していた。
発明の目的 本発明は上記従来の問題点を解消するもので、構成部品
点数の削減は図りながら、アタックタイムを短く設定で
きる自動レベルコントロール装置を提供することを目的
とする。
点数の削減は図りながら、アタックタイムを短く設定で
きる自動レベルコントロール装置を提供することを目的
とする。
発明の構成 上記目的を達成するため、本発明の自動レベルコントロ
ール装置は、エミッタが接地され、コレクタは一端が信
号源に接続された第１の抵抗の他端と、一端が接地され
た第２の抵抗の他端とが接続されている第１のNPNトラ
ンジスタと、エミッタが第３の抵抗を介して電源に接続
され、コレクタが第１のNPNトランジスタのベースに接
続されたPNPトランジスタと、エミッタが接地され、コ
レクタが前記PNPトランジスタのベースに接続されてい
る第２のNPNトランジスタと、前記第１及び第２の抵抗
の他端と第１のNPNトランジスタのコレクタとの接続点
を入力端とする増幅器と、前記第２のNPNトランジスタ
のベースにカソードが接続され、一端が前記増幅器の出
力端に接続された第４の抵抗の他端と、一端が接地され
た第５の抵抗の他端との接続点にアノードが接続された
ダイオードと、一端が接地され他端が前記第２のNPNト
ランジスタのベースとダイオードのカソードとの接続点
に接続されているコンデンサとを備えた構成としたもの
である。
ール装置は、エミッタが接地され、コレクタは一端が信
号源に接続された第１の抵抗の他端と、一端が接地され
た第２の抵抗の他端とが接続されている第１のNPNトラ
ンジスタと、エミッタが第３の抵抗を介して電源に接続
され、コレクタが第１のNPNトランジスタのベースに接
続されたPNPトランジスタと、エミッタが接地され、コ
レクタが前記PNPトランジスタのベースに接続されてい
る第２のNPNトランジスタと、前記第１及び第２の抵抗
の他端と第１のNPNトランジスタのコレクタとの接続点
を入力端とする増幅器と、前記第２のNPNトランジスタ
のベースにカソードが接続され、一端が前記増幅器の出
力端に接続された第４の抵抗の他端と、一端が接地され
た第５の抵抗の他端との接続点にアノードが接続された
ダイオードと、一端が接地され他端が前記第２のNPNト
ランジスタのベースとダイオードのカソードとの接続点
に接続されているコンデンサとを備えた構成としたもの
である。
実施例の説明 以下、本発明の一実施例について、図面に基づいて説明
する。
する。
第２図は本発明の一実施例における自動レベルコントロ
ール装置の回路図である。第２図において、１は信号
源、２は増幅器、3,4は増幅器２の入力端子及び出力端
子、５は電源端子、R1は信号源１と入力端子３に接続さ
れた抵抗、Q3はエミッタが接地され、コレクタが入力端
子３に接続され、かつ一端が接地された抵抗R2の他端と
が接続されているNPNトランジスタ、Q4はエミッタが抵
抗R3を介して電源端子５に接続され、コレクタがNPNト
ランジスタQ3のベースに接続されたPNPトランジスタで
ある。Q5はエミッタが接地され、コレクタがPNPトラン
ジスタQ4のベースに接続されているNPNトランジスタ、D
3はNPNトランジスタQ5のベースにカソードが接続され、
一端が増幅器２の出力端子４に接続された抵抗R4の他端
と、一端が接地された抵抗R5の他端との接続点にアノー
ドが接続された整流ダイオード、C1は一端が接地され他
端がNPNトランジスタQ5のベースと整流ダイオードD3の
カソードとの接続点に接続されているコンデンサとを備
えた構成としたものである。
ール装置の回路図である。第２図において、１は信号
源、２は増幅器、3,4は増幅器２の入力端子及び出力端
子、５は電源端子、R1は信号源１と入力端子３に接続さ
れた抵抗、Q3はエミッタが接地され、コレクタが入力端
子３に接続され、かつ一端が接地された抵抗R2の他端と
が接続されているNPNトランジスタ、Q4はエミッタが抵
抗R3を介して電源端子５に接続され、コレクタがNPNト
ランジスタQ3のベースに接続されたPNPトランジスタで
ある。Q5はエミッタが接地され、コレクタがPNPトラン
ジスタQ4のベースに接続されているNPNトランジスタ、D
3はNPNトランジスタQ5のベースにカソードが接続され、
一端が増幅器２の出力端子４に接続された抵抗R4の他端
と、一端が接地された抵抗R5の他端との接続点にアノー
ドが接続された整流ダイオード、C1は一端が接地され他
端がNPNトランジスタQ5のベースと整流ダイオードD3の
カソードとの接続点に接続されているコンデンサとを備
えた構成としたものである。
次に本実施例の動作を説明する。出力端子４の電圧V0は
抵抗R4及びR5により分圧された後、整流ダイオードD3で
整流され、コンデンサC1により平滑された後、制御電圧
としてNPNトランジスタQ5のベースに印加される。この
時、制御電圧がNPNトランジスタQ5のベース・エミッタ
間電圧VBE5以上となればNPNトランジスタQ5はオンし、
以下PNPトランジスタQ4及びNPNトランジスタQ3が順次オ
ンする事により入力端子３での入力信号を抵抗R2とNPN
トランジスタQ3のオン抵抗との並列値と、抵抗R1との分
圧比で分圧する事となり入力を制限する。その結果出力
はある一定のレベルに制御（飽和）される事になる。
抵抗R4及びR5により分圧された後、整流ダイオードD3で
整流され、コンデンサC1により平滑された後、制御電圧
としてNPNトランジスタQ5のベースに印加される。この
時、制御電圧がNPNトランジスタQ5のベース・エミッタ
間電圧VBE5以上となればNPNトランジスタQ5はオンし、
以下PNPトランジスタQ4及びNPNトランジスタQ3が順次オ
ンする事により入力端子３での入力信号を抵抗R2とNPN
トランジスタQ3のオン抵抗との並列値と、抵抗R1との分
圧比で分圧する事となり入力を制限する。その結果出力
はある一定のレベルに制御（飽和）される事になる。
この時NPNトランジスタQ5がオンし始めるのは制御電圧
がVBE5以上となればよく従来例より早い応答が得られ
る。さらに制御電圧の検出も分圧用の抵抗R4及びR5と整
流ダイオードD3のみの簡単な構成で目的の特性を得るこ
とが可能でありステレオ構成としてもわずかな部品の追
加で対応ができる。
がVBE5以上となればよく従来例より早い応答が得られ
る。さらに制御電圧の検出も分圧用の抵抗R4及びR5と整
流ダイオードD3のみの簡単な構成で目的の特性を得るこ
とが可能でありステレオ構成としてもわずかな部品の追
加で対応ができる。
なお、自動レベルコントロール装置の特性の一つの尺度
であるリカバリータイムを支配するトランジスタQ5の入
力抵抗は、PNPトランジスタQ4の電流増幅作用によっ
て、ダーリントン接続と同様に高く保持されるので、良
好なレベルコントロール動作が行われる。
であるリカバリータイムを支配するトランジスタQ5の入
力抵抗は、PNPトランジスタQ4の電流増幅作用によっ
て、ダーリントン接続と同様に高く保持されるので、良
好なレベルコントロール動作が行われる。
発明の効果 以上説明したように本発明によればリカバリータイムに
影響を与えることなく、アタックタイムの縮少という性
能の向上を実現すると共に部品点数の削減ができるとい
う優れた効果を得ることができる。
影響を与えることなく、アタックタイムの縮少という性
能の向上を実現すると共に部品点数の削減ができるとい
う優れた効果を得ることができる。
第１図は従来の自動レベルコントロール装置の回路図、
第２図は本発明の一実施例における自動レベルコントロ
ール装置の回路図である。 １……信号源、２……増幅器、３……入力端子、４……
出力端子、５……電源端子、R1〜R5……抵抗、Q3……NP
Nトランジスタ、Q4……PNPトランジスタ、Q5……NPNト
ランジスタ、D3……整流ダイオード、C1……コンデン
サ。
第２図は本発明の一実施例における自動レベルコントロ
ール装置の回路図である。 １……信号源、２……増幅器、３……入力端子、４……
出力端子、５……電源端子、R1〜R5……抵抗、Q3……NP
Nトランジスタ、Q4……PNPトランジスタ、Q5……NPNト
ランジスタ、D3……整流ダイオード、C1……コンデン
サ。
Claims (1)
- 【請求項１】エミッタが接地され、コレクタには一端が
信号源に接続された第１の抵抗の他端と一端が接地され
た第２の抵抗の他端とが接続されている第１のNPNトラ
ンジスタと、エミッタが第３の抵抗を介して電源端子に
接続され、コレクタが第１のNPNトランジスタのベース
に接続されたPNPトランジスタと、エミッタが接地さ
れ、コレクタが前記PNPトランジスタのベースに接続さ
れている第２のNPNトランジスタと、前記第１及び第２
の抵抗の他端と第１のNPNトランジスタのコレクタとの
接続点を入力端子とする増幅器と、第２のNPNトランジ
スタのベースにカソードが接続され、一端が前記増幅器
の出力端子に接続された第４の抵抗の他端と、一端が接
地された第５の抵抗の他端との接続点にアノードが接続
されたダイオードと、一端が接地され他端が第２のNPN
トランジスタのベースとダイオードのカソードとの接続
点に接続されているコンデンサとにより構成される自動
レベルコントロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229434A JPH0691395B2 (ja) | 1984-10-31 | 1984-10-31 | 自動レベルコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229434A JPH0691395B2 (ja) | 1984-10-31 | 1984-10-31 | 自動レベルコントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61108210A JPS61108210A (ja) | 1986-05-26 |
| JPH0691395B2 true JPH0691395B2 (ja) | 1994-11-14 |
Family
ID=16892164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229434A Expired - Lifetime JPH0691395B2 (ja) | 1984-10-31 | 1984-10-31 | 自動レベルコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691395B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5733626Y2 (ja) * | 1976-06-15 | 1982-07-24 |
-
1984
- 1984-10-31 JP JP59229434A patent/JPH0691395B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61108210A (ja) | 1986-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS607907B2 (ja) | スイツチングレギユレータ | |
| JPH0691395B2 (ja) | 自動レベルコントロ−ル装置 | |
| JPS5837135Y2 (ja) | ミユ−テイング信号発生回路 | |
| JPS6319848Y2 (ja) | ||
| JPH0316111Y2 (ja) | ||
| JPS5852727Y2 (ja) | クリック防止回路 | |
| JP2558621B2 (ja) | 電源回路 | |
| JPH0215379Y2 (ja) | ||
| JPS6334341Y2 (ja) | ||
| JPS625538B2 (ja) | ||
| JPS6112576Y2 (ja) | ||
| JPH036036Y2 (ja) | ||
| JPH0145228Y2 (ja) | ||
| JPH024500Y2 (ja) | ||
| JPS6085412U (ja) | 検波回路 | |
| JPS58133822U (ja) | トランジスタ保護回路 | |
| JPS5973821U (ja) | 電子ボリユ−ム装置 | |
| JPS5992914U (ja) | 安定化電源回路の過電流防止装置 | |
| JPH0226405B2 (ja) | ||
| JPS6013474U (ja) | 負荷電力検出回路 | |
| JPS6087017U (ja) | 電圧リミツト付定電流回路 | |
| JPS5871214U (ja) | ミユ−テイング信号発生回路 | |
| JPS60101809U (ja) | 検波回路 | |
| JPS5826718U (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
| JPS61237503A (ja) | 整流回路 |