JPH0691247B2 - Bidirectional semiconductor device - Google Patents

Bidirectional semiconductor device

Info

Publication number
JPH0691247B2
JPH0691247B2 JP59102624A JP10262484A JPH0691247B2 JP H0691247 B2 JPH0691247 B2 JP H0691247B2 JP 59102624 A JP59102624 A JP 59102624A JP 10262484 A JP10262484 A JP 10262484A JP H0691247 B2 JPH0691247 B2 JP H0691247B2
Authority
JP
Japan
Prior art keywords
region
layer
main
surface layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59102624A
Other languages
Japanese (ja)
Other versions
JPS60247970A (en
Inventor
茂則 薬師寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59102624A priority Critical patent/JPH0691247B2/en
Publication of JPS60247970A publication Critical patent/JPS60247970A/en
Publication of JPH0691247B2 publication Critical patent/JPH0691247B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は双方向性半導体装置にうち導電形が交互に異な
る5層構造を持つ交流用スイッチング半導体装置(以
下、トライアックと略称する)に関するもので、特に点
弧特性の改善されたゲート構造に関するものである。
Description: TECHNICAL FIELD The present invention relates to an AC switching semiconductor device (hereinafter, abbreviated as “TRIAC”) having a five-layer structure of alternating conductivity types among bidirectional semiconductor devices. In particular, the present invention relates to a gate structure having improved ignition characteristics.

[発明の技術的背景とその問題点] トライアックは正又は負のゲート信号により交流電流を
双方向とも制御できる半導体スイッチング素子である。
第4図は従来のトライアックの平面図で、同図の折れ線
分X−Xの断面図を第3図に示す。その断面はn−p−
n−p−nの5層構造からなる。1は第1主電極T1(T1
と略称、以下同じ)であり、2はT1と接続するnエミッ
タNE1、9は第2主電極T2、8はT2と接続するnエミッ
タNE2、3はゲート電極G、4はGと接続するnエミッ
タNEG、である。5,6,7はそれぞれpベースPB、nベース
NBおよびpエミッタPEである。このトライアックの点弧
モードはT1−T2間のバイアス方向(正負2方向)と、T1
−G間のバイアス方向(2方向)の組合せで4通りの型
が存在する。すなわちIモード(T1に対しT2に正のバ
イアスを印加し同時にT1に対しGに正のバイアスを印加
する場合)、Iモード(T1に対しT2正、G負)、III
モード(T1に対しT2負、G正)、IIIモード(T1
対しT2負、G負)、の4つのモードが存在する。Iモー
ドは電極T2をアノード、電極T1をカソードとするPENBPB
NE1の四層構造のサイリスタ部分がターンオンする場合
であり、IIIモードは電極T1をアノード、電極T2をカソ
ードとするPBNBPENE2の四層構造のサイリスタ部分がタ
ーンオンする場合である。第5図(a)および(b)は
各モードにおいて初期の電子注入が発生する領域を説明
するための平面図であるが図面を見やすくするためNE2
の記載は省略されている。第5図(a)の場合、ゲート
GにT1に対し正電圧を印加すると同図中の矢印の向きに
(イ)から(ロ)にゲート電流が流れる。このゲート電
流路は2のNE1すなわちT1電極に接するnエミッタ側に
片寄っていて、NE1と4のNEGにはさまれたpベースPB
域に電位降下が生じている。
[Technical Background of the Invention and Problems Thereof] A triac is a semiconductor switching element capable of bidirectionally controlling an alternating current by a positive or negative gate signal.
FIG. 4 is a plan view of a conventional triac, and FIG. 3 shows a sectional view of a broken line segment XX of the same triac. Its cross section is n-p-
It has a five-layer structure of npn. 1 is the first main electrode T 1 (T 1
2 is an n-emitter N E1 connected to T 1 , 9 is a second main electrode T 2 , 8 is an n-emitter N E2 connected to T 2 , 3 is a gate electrode G 4, and 4 is a gate electrode G 4. N emitter N EG , which is connected to G. 5, 6 and 7 are p-base P B and n-base respectively
N B and p emitter P E. The firing mode of this triac is the bias direction between T 1 and T 2 (positive and negative 2 directions), and T 1
There are four types of combinations in the bias directions (two directions) between −G. That (if to T 1 at the same time by applying a positive bias to T 2 to T 1 of a positive bias is applied to the G) I mode, (T 2 positive with respect to T 1, G negative) I mode, III
There are four modes: a mode (T 2 negative, G positive with respect to T 1 ) and a III mode (T 2 negative, G negative with respect to T 1 ). In the I mode, the electrode T 2 is the anode and the electrode T 1 is the cathode P EN B P B
This is the case where the four-layer thyristor part of N E1 turns on, and in the III mode, the four-layer thyristor part of P B N B P E N E 2 with electrode T 1 as the anode and electrode T 2 as the cathode turns on. This is the case. Figure 5 (a) and (b) for the to is a plan view clarity for explaining a region where initial electron injection occurs in each mode N E2
Is omitted. In the case of FIG. 5 (a), when a positive voltage is applied to the gate G with respect to T 1 , a gate current flows from (a) to (b) in the direction of the arrow in the figure. The gate current path is not offset to n emitter side in contact with the second N E1 namely T 1 electrode, potential drop occurs in the p base P B region sandwiched between N EG of N E1 and 4.

これによって同図に示される領域が最初に順バイアス
され、電子の初期注入を行なう部分である。この初期注
入領域はIモード、IIIモードにおいて寄与す
る。すなわちIモードにおいてはこれによりPENBNE1
のサイリスタ構造部がターンオンし、10で示す主電流通
電領域Iが形成される(斜線で示す領域)。IIIモー
ドの場合はこの電子の注入によってPBNBPENE2のサイリ
スタ構造部がターンオンし、11で示す主電流通電領域II
Iが形成される。Iモードの場合には初期注入領域
と主電流通電領域Iとが近接しターンオン過程も通常の
サイリスタと同様であるため容易にターンオンがおこな
われる。IIIモードの場合にはこの領域が主電流通
電領域IIIから隔たっているため点弧領域が移転するの
に時間を要し、その過程も複雑なため点弧特性が悪くな
る。
As a result, the region shown in the figure is first forward-biased, and is the part where the initial injection of electrons is performed. This initial implantation region contributes in I mode and III mode. That is, in the I mode, this causes P E N B N E1
The thyristor structure part is turned on, and the main current conducting region I shown by 10 is formed (the region shown by diagonal lines). In the case of III mode, this electron injection turns on the thyristor structure part of P B N B P E N E2 , and the main current conducting region II indicated by 11
I is formed. In the I mode, the initial injection region and the main current conduction region I are close to each other and the turn-on process is similar to that of a normal thyristor, so that the turn-on is easily performed. In the case of the III mode, since this region is separated from the main current conducting region III, it takes time for the ignition region to move, and the process is complicated, so that the ignition characteristics deteriorate.

第5図(b)に示すゲート電極3に負電圧を印加した場
合を考えると同図に示す矢印の方向に(ロ)から(イ)
にゲート電流が流れる。この電流により生じた電位分布
が同図に示す領域に最初の電子注入領域を生じさせ
る。この初期注入領域はIモードとIIIモードに
おいて寄与する。この領域はIIIモードにとっては
主電流通電領域IIIに近い領域のため比較的容易にPBNBP
ENE2のサイリスタ構造部をターンオンさせることができ
る。またIモードの場合には初期注入領域が主電流通
電領域Iよりかなる隔たっているが、NBPB接合が逆バイ
アスされその点弧過程がIIIモードに比べてIモードは
単純なためほとんど影響を受けていない。
Considering the case where a negative voltage is applied to the gate electrode 3 shown in FIG. 5 (b), it is changed from (b) to (a) in the direction of the arrow shown in FIG.
The gate current flows to. The potential distribution generated by this current causes the first electron injection region in the region shown in FIG. This initial implantation region contributes in I mode and III mode. Since this region is close to the main current conducting region III for III mode, it is relatively easy for P B N B P
The thyristor structure of E N E2 can be turned on. In the case of the I mode, the initial injection region is separated from the main current conducting region I, but the N B P B junction is reverse biased and the ignition process is simpler in the I mode than in the III mode. Not affected.

トライアックは交流スイッチング素子として用いられて
いるが、その場合に使われる点弧モードは先に述べた点
弧モードのうちIIIモードをのぞく3モードのうちの
2つを組合せている。IIIモードを使用しない理由は
前述のように点弧特性が悪く、点弧に必要なゲート電流
が他の3つのモードに比べ非常に大きいためである。そ
の点弧の様子を述べると、第5図においてゲート電極G
から主電極T1に流れるゲート電流によって順バイアスさ
れたNE1からPBに電子が注入される(第5図(a)の領
域)。
The triac is used as an AC switching element, and the firing mode used in that case is a combination of two of the three firing modes except the III mode. The reason why the III mode is not used is that the firing characteristics are poor as described above, and the gate current required for firing is much larger than the other three modes. The state of the ignition will be described. In FIG.
Electrons are injected from N E1 to P B which is forward biased by the gate current flowing from the main electrode to the main electrode T 1 (region of FIG. 5 (a)).

第3図においてこの電子が6のnベースNBに蓄積されNB
の電位を下げる結果PBよりNBへホールの注入が起きる。
このホールはNBを通り7のpエミッタPEから9のT2電極
へと流れるがこのときPE内で電位降下を生じ、これがN
E2からの電子の注入を促進し最終的に主電流通電領域II
Iが形成される。このような過程でIIIモードは点弧に
いたるのであるがゲートG部分のnエミッタNEGとPB
のパターン配置及びNE1とNE2との部分的重なりがこの点
弧特性の優劣を左右する。このうちゲートのNEGのパタ
ーン配置によってゲート電流路を制限してNE1からの電
子注入が効率よく起きるようにすることがIIIモード
の特性改善に寄与すると考えられる。従来のゲートパタ
ーンにおいてはゲーGからT1電極へのゲート電流路は1
系統であり、点弧モードによっては初期の電子の注入が
起きる場所と最終的に導通する主電流通電領域とが隔っ
ている場合がある。IIIモードはまさにこの状態にな
っており、点弧特性が悪くなる一因と考えられる。
In FIG. 3, these electrons are accumulated in n base N B of 6 and N B
As a result of lowering the potential of, holes are injected from P B to N B.
This hole flows through N B from the p emitter P E of 7 to the T 2 electrode of 9, but at this time, a potential drop occurs in P E , which is
The injection of electrons from E2 is promoted and finally the main current conduction region II
I is formed. In this process, the III mode is ignited, but the pattern arrangement of the n emitters N EG and P B in the gate G part and the partial overlap of N E1 and N E2 influence the superiority and inferiority of this ignition characteristic. To do. Among these, it is considered that the gate current path is restricted by the pattern arrangement of N EG of the gate so that the electron injection from N E1 occurs efficiently, which contributes to the improvement of the III mode characteristics. In the conventional gate pattern, the gate current path from the gate G to the T 1 electrode is 1
Depending on the ignition mode, there is a case where the place where the initial electron injection occurs and the main current conducting region that finally conducts are separated. The III mode is exactly in this state, which is considered to be one of the reasons for the deterioration of the ignition characteristics.

以上のごとく初期の電子の注入を起こす領域が点弧モー
ドによっては非常に不適当な位置にあることが、従来の
トライアックの欠点であり問題点である。
As described above, it is a drawback and a problem of the conventional triac that the region where the initial electron injection occurs is at an extremely inappropriate position depending on the ignition mode.

[発明の目的] 本発明は、4つの点弧モードを持つトライアックのうち
従来はその点弧特性が他の3つのモードに比べ非常に悪
かったIIIモードを改善するとともに4つのモードす
べてを自由に使用できるようにすることを目的とする。
[Object of the Invention] Among the triacs having four ignition modes, the present invention improves the III mode, which has conventionally been very poor in ignition characteristics as compared with the other three modes, and allows all four modes to be freely set. It is intended to be usable.

[発明の概要] 本発明はトライアックの各モードに対し、初期の電子注
入の起きる領域を1箇所又は2箇所以上とし、この初期
注入領域を各モードの主電流通電領域に最も近い位置に
配置することにより問題点を解決しようとするものであ
る。
[Outline of the Invention] In the present invention, for each mode of the triac, the region where the initial electron injection occurs is one place or two or more places, and this initial injection region is arranged at the position closest to the main current conducting region of each mode. By doing so, the problem is solved.

すなわち本発明は(イ)導電形が交互に異なるn−p−
n−p−nの5層構造を持つ半導体と基板、(ロ)該基
体の一方の表面側にあるn形のNEG(第1表面層)、NE3
(第2表面層)およびNEG(第3表面層)と、(ハ)
NE1、NE3およびNEGのそれぞれに隣接する第1中間層で
あってその一部が表面に露出して上記の3つのnエミッ
タを互いに分離するp形のベース層PBと、(ニ)NE1
それに隣接するPBの表面露出面に接触して設けられる第
1主電極T1とNE3とそれに隣接するPBの表面露出面に接
触して設けられる第3電極T3と、NEGとそれに隣接するP
Bの表面露出面に接触して設けられるゲート電極Gと、
(ホ)該基体の他の表面側にあるn形のNE2(第4表面
層)と、(ヘ)NE2に隣接しその一部が表面に露出する
p形の体2中間層のPEと、(ト)NE2とPEの露出面とに
接触して設けられる第2主電極T2とを具備し、かつNE2
が平面からみてNE1、NE3およびNEGの各層に少なくとも
一部分において重なる構造のトライアックであって、 (a)NE3がNEGをとり囲んで配置され、(b)NE3とNEG
との各々には、初期のキャリア注入が起きる領域を主電
流通電領域にできるだけ近づけるように1又は複数の開
口部を設け、該開口部の位置が、NE1の第1主電流通電
領域Iと表面に露出するPBの第2主電流通電領域IIIと
にはさまれる細長い領域をほぼ2等分する等分直線に関
し、開口部の位置は、(b−1)開口部が1個のとき
は、等分直線上にあって上記第1および第2主電流通電
領域のいずれにも近い領域に配置し、(b−2)開口部
が複数個のときは、そのうちの少なくとも2個は該等分
直線に関し互に反対側にあって1個は第1主電流通電領
域に近い領域に他の1個は第2主電流通電領域に近い領
域に配置されていることを特徴とするトライアックであ
る。
That is, in the present invention, (a) np- whose conductivity types are alternately different
A semiconductor and a substrate having a five-layer structure of npn, (b) an n-type N EG (first surface layer) on one surface side of the substrate, N E3
(Second surface layer) and N EG (third surface layer), and (c)
A first intermediate layer adjacent to each of N E1 , N E3 and N EG, a part of which is exposed on the surface to separate the above three n emitters from each other, and a p-type base layer P B ; ) and N E1 and the third electrode T 3 which is provided in contact with the surface exposed surfaces of the P B of the first main electrode T 1 and N E3 provided in contact with the surface exposed surfaces adjacent thereto P B adjacent thereto , N EG and its adjacent P
A gate electrode G provided in contact with the exposed surface of B ,
(E) n-type N E2 (fourth surface layer) on the other surface side of the substrate, and (f) P of the p-type body 2 intermediate layer adjacent to N e2 and part of which is exposed on the surface. E , and (g) N E2 and a second main electrode T 2 provided in contact with the exposed surface of P E , and N E2
Is a triac having a structure that at least partially overlaps each layer of N E1 , N E3, and N EG as seen in a plane, and (a) N E3 is arranged so as to surround N EG , and (b) N E3 and N EG are arranged.
And each of which is provided with one or a plurality of openings so that the region where the initial carrier injection occurs is as close as possible to the main current conducting region, and the position of the opening is the first main current conducting region I of N E1 . Regarding the bisector that divides the elongated region sandwiched by the second main current conducting region III of P B exposed on the surface into approximately two equal parts, the position of the opening is (b-1) when there is one opening. Is arranged in a region on the bisector and close to both the first and second main current conducting regions. (B-2) When there are a plurality of openings, at least two of them are A triac characterized in that one is arranged in a region close to the first main current conducting region and the other one is arranged in a region close to the second main current conducting region on opposite sides with respect to the straight line. is there.

初期の電子注入が起きる領域とは、NE3の開口部にあるT
3電極とPBとの接触部分に対向するPBNEG接合領域又はN
EGの開口部にあるゲート電極GとPBとの接触部分に対向
するPBNEG接合領域をいう。また主電流通電領域はT1,T
2両電極に挾まれたPENBPBNE1の四層でサイリスタ構造を
形成する第1主電流通電領域と、T1・T2両電極に挾まれ
たPBNBPENE2の四層でサイリスタ構造を形成する第2主
電流通電領域である。更に付言すれば第1主電流通電領
域とは表面からみてT1電極、NE1層、PB層、NB層、PE
およびT2電極の6つが重なる幾何学的領域をいう。実際
最終的に主電流の通電する領域は、電極および各層の端
効果により上記幾何学的領域とは完全には一致しない。
The region where the initial electron injection occurs is T in the opening of N E3.
3 P B N EG Junction area or N facing the contact part between electrode and P B
The P B N EG junction region facing the contact portion between the gate electrode G and P B in the opening of the EG . The main current conduction area is T 1 , T
2 P E N B P B N E sandwiched by both electrodes The first main current conduction region forming a thyristor structure with four layers of P E N B P B N E 1 and P B N B P E N sandwiched between both T 1 and T 2 electrodes It is a second main current conducting region that forms a thyristor structure with four layers of E2 . In addition, the first main current conducting region means a geometric region where six of the T 1 electrode, N E1 layer, P B layer, N B layer, P E layer and T 2 electrode overlap with each other when viewed from the surface. In fact, the final conduction area of the main current does not completely match the geometrical area due to the end effect of the electrodes and the layers.

各モードにおける点弧特性のバランス及び生産性を考慮
したときの好ましい実施態様として開口部の位置は、開
口部が1個の場合は、等分直線上にあってこの直線によ
って対称に等分されかつ第1,第2主電流通電領域のいず
れにも近い領域に、また開口部が複数個のときはそのう
ちの少なくとも2個は等分直線に対称な位置であって第
1および第2主電流通電領域のいずれかに近い領域に配
置される。
As a preferred embodiment when considering the balance of the ignition characteristics and the productivity in each mode, the position of the opening is on an equal straight line and symmetrically divided by this straight line when there is one opening. In addition, in a region close to both the first and second main current conducting regions, and when there are a plurality of openings, at least two of them are symmetrical with respect to the straight line, and the first and second main currents are located. It is arranged in a region close to one of the energization regions.

[発明の実施例] 第1図(a)および(b)は特許請求の範囲第3項に記
載される本発明によるトライアックの実施例の第1主面
側からみた平面図である。図面をみやすくするため、同
図(a)はNE2層8、また同図(b)は第1主電極1、
第3電極15およびゲート電極3の記載を省略してある。
同図(b)に示すようにNE2(第4表面層)8はNE1(第
1表面層)2の一部とNE3(第2表面層)16とNEG(第3
表面層)4に平面からみて重なっている。またNE3はNEG
をとり囲んで配置され、NE3は1つの開口部18およびNEG
は2つの開口部17を持っている。第2図(a)および
(b)は本発明のトライアックの初期の電子注入領域を
説明するための平面図である。同図(a)で斜線で示す
領域10は第1主電流通電領域(Iモードで動作)、領域
11は第2主電流通電領域(IIIモードで動作)を示す。
直線Y−Yは領域10と領域11とにはさまれる細長い部分
を二等分する等分直線である。同図(a)は第1主電極
(T1)1に対しゲート電極(G)3に正電圧を印加した
場合でも、2つのゲート開口部17のそれぞれから流出し
たゲート電流は同図に示す如くNEG4およびNE316によっ
て制限されるゲート電流路を流れ、NE3の開口部18に接
する第3電極15に集められる。この電流によりゲート電
流路の各部はゲート開口部17から18に沿って降下する電
位分布が生じ、これと接するNE3PB接合の各部を順バイ
アスする。そのうち最も大きく順バイアスされる領域
は、開口部17に対向するNE3PB接合部分である。したが
って同図に示す領域において最初の電子の注入が起き
る。また等分直線Y−Yに関し対称に配置された他の開
口部に対向するNE3PB接合領域′においても同様の電
子注入が起きる。Iモードを点弧させるためには主電
流通電領域Iに近い領域の注入電子により、またIII
モードを点弧させるためには主電流通電領域IIIに近
い領域′の注入電子を利用する。第2図(b)は第1
主電極(T1)1に対しゲート電極(G)3に負電圧を印
加した場合で、ゲート電流は同図に示す矢印の如くNE31
6の開口部18と接する第3電極15の部分から2方向に分
流してNEG4の2つの開口部17にそれぞれ流入する。こ
のゲート電流によりNEG4とNE316に囲まれたゲート電流
路のPB領域には開口部18より開口部17に向かう電位降下
が生じ、これと接するPBNEG接合の各部を順バリアスす
る。その中でも特にバイアスの強い領域は開口部18に対
向するPBNEG部分である。したがって同図に示す領域
から最初の電子の注入が起きる。この場合注入領域は等
分直線Y−Y上にあって2つの主電流通電領域のいずれ
にも近い位置にある。このためIモードとIIIモー
ドはこの領域の注入電子により対称的に点弧がはじま
る。
[Embodiment of the Invention] FIGS. 1 (a) and 1 (b) are plan views of an embodiment of a triac according to the present invention set forth in claim 3 as viewed from the first main surface side. In order to make the drawing easier to see, the same figure (a) is the N E2 layer 8, and the same figure (b) is the first main electrode 1,
The description of the third electrode 15 and the gate electrode 3 is omitted.
As shown in FIG. 3B, N E2 (fourth surface layer) 8 is a part of N E1 (first surface layer) 2, N E3 (second surface layer) 16 and N EG (third surface layer).
It overlaps with the surface layer 4 when seen in a plane. N E3 is N EG
N E3 has one opening 18 and N EG
Has two openings 17. FIGS. 2A and 2B are plan views for explaining the initial electron injection region of the triac of the present invention. In FIG. 10A, a shaded area 10 is a first main current conducting area (operating in the I mode),
Reference numeral 11 indicates a second main current conducting region (operating in III mode).
The straight line Y-Y is a straight line that divides the elongated portion sandwiched between the regions 10 and 11 into two equal parts. In the figure, (a) shows the gate current flowing out from each of the two gate openings 17 even when a positive voltage is applied to the gate electrode (G) 3 with respect to the first main electrode (T 1 ) 1. Thus, it flows through the gate current path limited by N EG 4 and N E3 16 and is collected at the third electrode 15 in contact with the opening 18 of N E3 . This current causes a potential distribution in each part of the gate current path that drops along the gate openings 17 to 18, and forward biases each part of the N E3 P B junction in contact with this potential distribution. The most forward-biased region is the N E3 P B junction facing the opening 17. Therefore, the first electron injection occurs in the region shown in the figure. Similar electron injection also occurs in the N E3 P B junction region ′ facing the other opening arranged symmetrically with respect to the straight line YY. In order to ignite the I mode, injected electrons in a region near the main current conducting region I, and III
In order to ignite the mode, injected electrons in a region 'close to the main current conducting region III are used. FIG. 2 (b) shows the first
When a negative voltage is applied to the gate electrode (G) 3 with respect to the main electrode (T 1 ) 1, the gate current is N E3 1 as shown by the arrow in the figure.
From the portion of the third electrode 15 which is in contact with the opening 18 of 6, the shunt is made in two directions and flows into the two openings 17 of the N EG 4. This gate current causes a potential drop from the opening 18 toward the opening 17 in the P B region of the gate current path surrounded by N EG 4 and N E3 16, and the parts of the P B N EG junction in contact with this are sequentially connected. Varius. Among them, the region where the bias is particularly strong is the P B N EG portion facing the opening 18. Therefore, the first electron injection occurs from the region shown in the figure. In this case, the injection region is located on the bisector YY and is close to both of the two main current conducting regions. Therefore, the I-mode and the III-mode are symmetrically initiated by the injected electrons in this region.

上記の実施例により明らかなように初期の電子注入の起
きる領域は、ゲート電位がモードの場合には電位の高
いNEGの開口部(ゲート電流の流出端)に対向するPBNE3
接合部であり、ゲート電位がモードの場合には電位の
高いNE3の開口部(ゲート電流の流出端)に対向するPBN
EG接合部である。NE316はNE12の一部であるが、PB5の
領域19により分離させた理由は主として主電流通電領域
IIIに近接するNE316の部分と主電流通電領域Iに近接す
るNE3部分とが各々P領域とシャントされる効果を同レ
ベルにして製造上の簡便性を増すことにある。NE3はPB
によりNE1と分離されているが、第1主電極1と第3電
極15とはPBの領域19を介して接続され近似的に同電位に
あると考えられる。
As is apparent from the above-described embodiment, the region where the initial electron injection occurs is P B N E3 facing the opening of N EG (gate current outflow end) having a high potential when the gate potential is in the mode.
P B N, which is the junction and faces the opening of N E3 (the gate current outflow end) where the potential is high when the gate potential is in the mode.
It is the EG junction. N E3 16 is a part of N E12, but the reason why it is separated by the region 19 of P B 5 is mainly the main current conducting region.
The effect of the N E3 portion close to the N E3 16 parts and main current region I adjacent to III is shunt with each P region is to increase the ease of manufacturing in the same level. N E3 is P B
It is considered that the first main electrode 1 and the third electrode 15 are connected via the region 19 of P B and are approximately at the same potential, though they are separated from N E1 by.

本実施例ではNE3とNEGの二重パターンを等分直線Y−Y
に関し対称に形成したが、本発明はこれに限定されな
い。主電流通電領域IおよびIIIの形状が異なり上記等
分直線をきめることができない場合には、例えばNEG
2つの開口部を設けその1つは領域Iに他の1つは領域
IIIにそれぞれ最も近い位置に配置する(ゲート正の
モードで機能する)。NE3には1つの開口部を設け、領
域IおよびIIIのいずれにも近い位置に配置する。
In the present embodiment, the double pattern of N E3 and N EG is divided into equal straight lines YY.
However, the present invention is not limited to this. When the shapes of the main current conducting regions I and III are different and the above-mentioned straight line cannot be determined, for example, two openings are provided in N EG , one of which is the region I and the other is the region.
Place them closest to III respectively (function in positive gate mode). One opening is provided in N E3 and it is arranged at a position close to both regions I and III.

この場合2系統のゲート電流路が形成されるが、点弧電
流のバランスはNE3の開口部よりNEGの開口部にいたるゲ
ート電流路の抵抗が互に等しくなるようにし(例えば該
電流路の幅を調整して)、かつNEGの開口部にあるゲー
ト電極からこれに対向するNE3までのPBの拡がり抵抗が
互に等しくなるように(例えばこの部分を等しい形状と
する)すればよい。
In this case, two gate current paths are formed, but the balance of the firing current is such that the resistance of the gate current path from the opening of N E3 to the opening of N EG is equal to each other (for example, Of the gate electrode in the opening of the N EG to the opposing N E3 of the N EG so that the spreading resistances of P B become equal to each other (for example, this portion has the same shape). Good.

[発明の効果] 本発明によりトライアックの初期の電子注入領域をNEG
とNE3の開口部の位置により意図的に変えることが可能
となる。従来のトライアックは、IIIモードにおける
初期電子注入領域と主電流通電領域IIIとが距たってお
り点弧特性を悪くしていたが、本発明により上記両領域
を接近して設けることが可能となり点弧特性も改善され
た。従来のトライアックでは3つのモードしか使用され
なかったものが4つのモードすべてを使用できるように
なった。
EFFECTS OF THE INVENTION According to the present invention, the initial electron injection region of the triac is NEG
And the position of the opening of N E3 can be changed intentionally. In the conventional triac, the initial electron injection region and the main current conducting region III in the III mode are distant from each other and the ignition characteristics are deteriorated.However, according to the present invention, it becomes possible to provide both regions close to each other. The characteristics were also improved. Whereas the conventional triac used only three modes, it can now use all four modes.

またゲートのN領域のパターンを対称的に配置し、ゲー
ト電流路も対称に設定することでゲートパターンの非対
称性による注入領域の発生の非対称性が解消される。こ
のことは結果的に点弧特性におけるゲート電流のモード
別のアンバランスを低減し、トライアックを使用する電
気回路の設計自由度を増加する。
Further, by arranging the pattern of the N region of the gate symmetrically and setting the gate current path symmetrically, the asymmetry of the generation of the injection region due to the asymmetry of the gate pattern is eliminated. As a result, the imbalance of the gate current depending on the mode in the ignition characteristic is reduced, and the degree of freedom in designing the electric circuit using the triac is increased.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)および(b)は本発明によるトライアック
の平面部分図、第2図(a)および(b)は本発明によ
るトライアックの初期の電子注入領域を説明するための
平面図、第3および第4図は従来のトライアックのそれ
ぞれ断面図および平面図、第5図(a)および(b)は
従来のトライアックの初期の電子注入領域を説明するた
めの平面図である。 1…第1主電極(T1)、2…第1表面層(NE1)、3…
ゲート電極(G)、4…第3表面層(NEG)、5…第1
中間層(PB)、7…第2中間層(PE)、8…第4表面層
(NE2)、9…第2主電極(T2)、10…第1主電流通電
領域(I)、11…第2主電流通電領域(III)、15…第
3電極(T3)、16…第2表面層(NE3)、17,18…開口
部、Y−Y…等分直線。
1 (a) and 1 (b) are partial plan views of the triac according to the present invention, and FIGS. 2 (a) and 2 (b) are plan views for explaining an initial electron injection region of the triac according to the present invention. 3 and 4 are a cross-sectional view and a plan view, respectively, of a conventional triac, and FIGS. 5 (a) and 5 (b) are plan views for explaining an initial electron injection region of the conventional triac. 1 ... First main electrode (T 1 ), 2 ... First surface layer (N E1 ), 3 ...
Gate electrode (G), 4 ... Third surface layer ( NEG ), 5 ... First
Intermediate layer (P B ), 7 ... Second intermediate layer (P E ), 8 ... Fourth surface layer (N E2 ), 9 ... Second main electrode (T 2 ), 10 ... First main current conducting region (I ), 11 ... Second main current conducting region (III), 15 ... Third electrode (T 3 ), 16 ... Second surface layer (N E3 ), 17, 18 ... Opening, YY ...

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】導電形が交互に異なる5層構造を持つ半導
体基体と、該基体の第1主面側の第1導電形の第1表面
層、第2表面層および第3表面層と、上記第1、第2お
よび第3表面層のそれぞれに隣接する第1中間層であっ
てその一部が第1主面に露出して上記3つの表面層を互
に分離する第2導電形の第1中間層と、第1表面層およ
びそれに隣接する第1中間層露出面に接触して設けられ
る第1主電極と、第2表面層およびそれに隣接する第1
中間層露出面に接触して設けられる第3電極と、第3表
面層およびそれに隣接する第1中間層露出面に接触して
設けられるゲート電極と、該基体の第2主面側の第1導
電形の第4表面層と、第4表面層に隣接しその一部が第
2主面に露出する第2導電形の第2中間層と、第4表面
層と第2中間層露出面とに接触して設けられる第2主電
極とを具備し、かつ第4表面層が平面からみて第1、第
2および第3表面層の各々に少なくとも一部分において
重なる構造の双方向性半導体装置であって、 (a)第2表面層が第3表面層をとり囲んで配置され、 (b)第2表面層と第3表面層の各々には、初期のキャ
リア注入が起きる領域を主電流通電領域にできるだけ近
づけるように1又は複数の開口部を設け、該開口部の位
置が、第1表面層の第1主電流通電領域と第1中間層露
出面の第2主電流通電領域とにはさまれる領域をほぼ2
等分する等分直線に関し、 (b−1)開口部が1個のときは、等分直線上にあって
上記第1および第2主電流通電領域のいずれも近い領域
に、 (b−2)開口部が複数個のときは、そのうちの少なく
とも2個は該直線に関し互に反対側にあって上記第1お
よび第2主電流通電領域のいずれかに近い領域に配置さ
れていることを特徴とする双方向性半導体装置。
1. A semiconductor substrate having a five-layer structure in which conductivity types are alternately different from each other, and a first surface type first surface layer, a second surface layer and a third surface layer of the first conductivity type on the first main surface side of the substrate. A first intermediate layer adjacent to each of the first, second and third surface layers, a part of which is exposed on the first major surface to separate the three surface layers from each other; A first intermediate layer, a first main electrode provided in contact with the first surface layer and an exposed surface of the first intermediate layer adjacent thereto, a second surface layer and a first adjacent to it
A third electrode provided in contact with the exposed surface of the intermediate layer, a gate electrode provided in contact with the exposed surface of the third surface layer and a first intermediate layer adjacent thereto, and a first electrode on the second main surface side of the base. A conductive-type fourth surface layer, a second conductive-type second intermediate layer that is adjacent to the fourth surface layer and a part of which is exposed to the second main surface; a fourth surface layer, and a second intermediate-layer exposed surface; And a second main electrode provided in contact with the second main electrode, and having a structure in which the fourth surface layer at least partially overlaps each of the first, second and third surface layers when seen in a plan view. And (a) the second surface layer is arranged so as to surround the third surface layer, and (b) the main current conducting region is formed in each of the second surface layer and the third surface layer where the initial carrier injection occurs. One or a plurality of openings are provided so that they are as close as possible to the first main surface of the first surface layer. The region between the flow collector region and a second main current conducting region of the first intermediate layer exposed surface substantially 2
Regarding the equally dividing straight line, (b-1) When there is one opening, the region on the straight line is close to both the first and second main current conducting regions, and (b-2) ) When there are a plurality of openings, at least two of them are arranged on mutually opposite sides with respect to the straight line and in a region close to either of the first and second main current conducting regions. Bidirectional semiconductor device.
【請求項2】開口部の位置が等分直線に対し対称に配置
されている特許請求の範囲第1項記載の双方向性半導体
装置。
2. The bidirectional semiconductor device according to claim 1, wherein the positions of the openings are arranged symmetrically with respect to the straight line.
JP59102624A 1984-05-23 1984-05-23 Bidirectional semiconductor device Expired - Lifetime JPH0691247B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59102624A JPH0691247B2 (en) 1984-05-23 1984-05-23 Bidirectional semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59102624A JPH0691247B2 (en) 1984-05-23 1984-05-23 Bidirectional semiconductor device

Publications (2)

Publication Number Publication Date
JPS60247970A JPS60247970A (en) 1985-12-07
JPH0691247B2 true JPH0691247B2 (en) 1994-11-14

Family

ID=14332392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59102624A Expired - Lifetime JPH0691247B2 (en) 1984-05-23 1984-05-23 Bidirectional semiconductor device

Country Status (1)

Country Link
JP (1) JPH0691247B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206193A (en) * 2008-02-26 2009-09-10 Sansha Electric Mfg Co Ltd Triac

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2585882B1 (en) * 1985-07-30 1988-06-24 Thomson Csf TRIAC DESENSITIZED AGAINST RISKS OF RESETTING ON SWITCHING ON REACTIVE LOAD
JPH0671080B2 (en) * 1988-07-01 1994-09-07 サンケン電気株式会社 Bidirectional thyristor
JPH0680822B2 (en) * 1989-08-22 1994-10-12 サンケン電気株式会社 Bidirectional thyristor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043671B2 (en) * 1979-01-10 1985-09-30 株式会社日立製作所 bidirectional semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206193A (en) * 2008-02-26 2009-09-10 Sansha Electric Mfg Co Ltd Triac

Also Published As

Publication number Publication date
JPS60247970A (en) 1985-12-07

Similar Documents

Publication Publication Date Title
US4786959A (en) Gate turn-off thyristor
JPH0534834B2 (en)
US4626888A (en) Gate turn-off thyristor
JPH0691247B2 (en) Bidirectional semiconductor device
JP5446103B2 (en) Bidirectional thyristor
JPS62109361A (en) Thyristor
JP2510972B2 (en) Bidirectional thyristor
US4825270A (en) Gate turn-off thyristor
JPH0136270B2 (en)
US4210924A (en) Semiconductor controlled rectifier with configured cathode to eliminate hot-spots
JP2802970B2 (en) Planar type two-terminal bidirectional thyristor
JPH0666464B2 (en) Bidirectional semiconductor switching element
JPH09148559A (en) Bilateral two-terminal thyristor
JPH0138384B2 (en)
JPS6122871B2 (en)
JPH025307B2 (en)
JPS6043671B2 (en) bidirectional semiconductor device
JPS58188161A (en) Triac
JPH0691246B2 (en) Semiconductor device
JP2688510B2 (en) Driving method of gate turn-off thyristor
JPH0646657B2 (en) GTO thyristor
US6124605A (en) Insulated gate bipolar transistor with latch-up protection
JP2940377B2 (en) Two-way two-terminal thyristor
JPS61232671A (en) Reverse conductive gto thyristor
JPS584827B2 (en) thyristor