JPH0690349A - Printer - Google Patents
PrinterInfo
- Publication number
- JPH0690349A JPH0690349A JP4239087A JP23908792A JPH0690349A JP H0690349 A JPH0690349 A JP H0690349A JP 4239087 A JP4239087 A JP 4239087A JP 23908792 A JP23908792 A JP 23908792A JP H0690349 A JPH0690349 A JP H0690349A
- Authority
- JP
- Japan
- Prior art keywords
- data
- image data
- memory
- density pattern
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Television Signal Processing For Recording (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は印字装置、特にモノクロ
ームの2値画像を印字するに好適な印字装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printer, and more particularly to a printer suitable for printing a monochrome binary image.
【0002】[0002]
【従来の技術】モノクローム(以下、単にモノクロと称
する)の二値画像用の印字装置の例として、ビデオプリ
ンタがある。モノクロのビデオプリンタには、いわゆる
濃度パターン法により、二値画像を疑似的に多階調の画
像として表現するものがある。この種のビデオプリンタ
では、画像メモリから読み出された画像データが、濃度
パターンデータに展開され、該濃度パターンデータがシ
リアルデータに変換された後、プリンタヘッドに送出さ
れて印字される。2. Description of the Related Art A video printer is an example of a printing device for monochrome (hereinafter, simply referred to as monochrome) binary images. Some monochrome video printers use a so-called density pattern method to express a binary image as a pseudo multi-tone image. In this type of video printer, the image data read from the image memory is expanded into density pattern data, the density pattern data is converted into serial data, and then sent to the printer head for printing.
【0003】例えば、画像メモリの容量を512画素×
512画素×4ビットとし、濃度パターンの大きさを4
ライン×4カラムのドットパターンとする。すなわち、
1画素×16階調のデータが4×4ドット×2階調のデ
ータに展開されて印字されるものとする。このとき、5
12画素×512画素×16階調のデータは、2048
×2048ドット×2階調のデータに展開され印字され
る。For example, if the capacity of the image memory is 512 pixels ×
512 pixels x 4 bits and the density pattern size is 4
Use a dot pattern of line x 4 columns. That is,
It is assumed that data of 1 pixel × 16 gradations is expanded to data of 4 × 4 dots × 2 gradations and printed. At this time, 5
The data of 12 pixels × 512 pixels × 16 gradations is 2048
It is developed and printed in data of × 2048 dots × 2 gradations.
【0004】[0004]
【発明が解決しようとする課題】上述したような従来の
モノクロのビデオプリンタにあっては、解像度が画像メ
モリの容量で決定されるという問題点があった。例え
ば、上記の例では、画像メモリの容量とされている51
2画素×512画素の解像度が限度であり、それ以上の
解像度は実現できないものであった。The conventional monochrome video printer as described above has a problem that the resolution is determined by the capacity of the image memory. For example, in the above example, the capacity of the image memory is 51.
The resolution of 2 pixels × 512 pixels is the limit, and it is impossible to realize a resolution higher than that.
【0005】本発明は、前記問題点を解消するべくなさ
れたものであって、本発明の課題は、モノクロの二値画
像を、或る一定容量のメモリを用いた場合に複数の解像
度で印字し得る印字装置を提供することにある。The present invention has been made to solve the above problems, and an object of the present invention is to print a monochrome binary image at a plurality of resolutions when a memory having a certain fixed capacity is used. It is to provide a printing device capable of performing.
【0006】[0006]
【課題を解決するための手段】請求項1に係る発明は、
前記課題を解決するため、連続する複数の第1の画像デ
ータの所定ビット位置のデータを所定の規則により配列
することで、所定のビット長で表わされてなる第2の画
像データを形成するデータ圧縮手段と、第1或いは第2
の画像データを格納する第1のメモリと、第2の画像デ
ータから複数の第3の画像データを形成するデータ展開
手段と、濃度パターン情報を格納する第2のメモリと、
ドットラインを計数するカウンタと、カウンタの出力と
上記第1のメモリに格納されている第1或いは第2の画
像データとからアドレスを形成し、該アドレスに対応す
る濃度パターン情報を上記第2のメモリから読出す手段
とを備えた構成としている。The invention according to claim 1 is
In order to solve the above-mentioned problem, by arranging data at a predetermined bit position of a plurality of consecutive first image data according to a predetermined rule, second image data represented by a predetermined bit length is formed. Data compression means, first or second
A first memory for storing the image data, a data expansion unit for forming a plurality of third image data from the second image data, and a second memory for storing the density pattern information,
An address is formed from a counter that counts dot lines, the output of the counter and the first or second image data stored in the first memory, and the density pattern information corresponding to the address is used as the second pattern. And means for reading from the memory.
【0007】請求項2に係る発明は、前記課題を解決す
るため、連続する複数の第1の画像データの所定ビット
位置のデータを所定の規則により配列することで、所定
のビット長で表わされてなる第2の画像データを形成す
るデータ圧縮手段と、第1乃至第3の複数の画像データ
から何れか一つを、解像度を規定するモード情報に基づ
いて、選択する手段と、選択された第1或いは第2の画
像データを格納する第1のメモリと、第2の画像データ
から複数の第3の画像データを形成するデータ展開手段
と、モード情報に応じて設定されている濃度パターン情
報を格納する第2のメモリと、ドットラインを計数する
カウンタと、カウンタの出力と上記第1のメモリに格納
されている第1或いは第2の画像データとからアドレス
を形成し、該アドレスに対応する濃度パターン情報を上
記第2のメモリから読出す手段と、第2のメモリから読
出された濃度パターン情報及び、制御信号に基づいて、
印字を行なう手段とを備えた構成としている。In order to solve the above-mentioned problem, the invention according to claim 2 represents a predetermined bit length by arranging data at a predetermined bit position of a plurality of consecutive first image data according to a predetermined rule. Data compression means for forming second image data, and means for selecting any one of the first to third plurality of image data based on the mode information defining the resolution. A first memory for storing the first or second image data, a data expansion means for forming a plurality of third image data from the second image data, and a density pattern set according to the mode information. An address is formed from a second memory for storing information, a counter for counting dot lines, an output of the counter and the first or second image data stored in the first memory, and the address is formed. And means for reading the density pattern information from said second memory corresponding to the scan, density pattern information and read from the second memory, based on the control signal,
And a means for printing.
【0008】請求項3に係る発明は、前記課題を解決す
るため、請求項1または請求項2に於いて、データ圧縮
手段は、任意時点のタイミングで供給される第1の画像
データの上位2ビットを、第2の画像データの下位2ビ
ットのデータとなし、任意時点の直前のタイミングで供
給される第1の画像データの上位2ビットを、第2の画
像データの上位2ビットのデータとなすようにしてい
る。In order to solve the above-mentioned problems, the invention according to claim 3 provides the data compressing means according to claim 1 or claim 2, wherein the data compressing means stores the upper 2 bits of the first image data supplied at a timing of an arbitrary time point. The bits are not the lower 2 bits of the second image data, and the upper 2 bits of the first image data supplied at a timing immediately before an arbitrary time point are the upper 2 bits of the second image data. I try to do it.
【0009】請求項4に係る発明は、前記課題を解決す
るため、請求項1または請求項2に於いて、データ展開
手段は、第2の画像データの上位、下位の各2ビットの
データから複数の画像データを形成するようにしてい
る。In order to solve the above-mentioned problems, the invention according to claim 4 is characterized in that, in claim 1 or 2, the data expanding means starts from the upper and lower 2-bit data of the second image data. A plurality of image data are formed.
【0010】[0010]
【作用】階調性重視のモード1と、解像度重視のモード
2を備え、ユーザによってモード1とモード2が選択可
能とされている。The mode 1 that emphasizes gradation and the mode 2 that emphasizes resolution are provided, and the user can select the mode 1 or the mode 2.
【0011】ユーザによりモード2が選択された時は、
パック回路において、fなる周波数のクロック信号のタ
イミングでA/D変換された画像データからパックデー
タが形成され、該パックデータは(f/2)なる周波数
のクロック信号のタイミングで第1のメモリに格納され
る。そして、アンパック回路において、(f/2)なる
周波数のクロック信号のタイミングで第1のメモリから
読出された1パックデータに基づき、2つの画像データ
が展開される。該画像データは、fなる周波数のクロッ
ク信号のタイミングでD/A変換され、アナログ映像信
号に変換されてモニタにて映出される。When mode 2 is selected by the user,
In the pack circuit, pack data is formed from the image data A / D converted at the timing of the clock signal of the frequency f, and the pack data is stored in the first memory at the timing of the clock signal of the frequency (f / 2). Is stored. Then, in the unpack circuit, two image data are expanded based on the 1-pack data read from the first memory at the timing of the clock signal of the frequency (f / 2). The image data is D / A converted at the timing of a clock signal having a frequency f, converted into an analog video signal, and displayed on a monitor.
【0012】一方、ユーザによりモード1が選択された
時は、(f/2)なる周波数のクロック信号のタイミン
グでA/D変換された画像データが、(f/2)なる周
波数のクロック信号のタイミングで第1のメモリに格納
される。そして、(f/2)なる周波数のクロック信号
のタイミングで第1のメモリから読出された画像データ
は、(f/2)なる周波数のクロック信号でD/A変換
され、アナログ映像信号に変換され、モニタにて映出さ
れる。On the other hand, when mode 1 is selected by the user, the image data A / D converted at the timing of the clock signal of the frequency (f / 2) is converted into the clock signal of the frequency (f / 2). It is stored in the first memory at a timing. Then, the image data read from the first memory at the timing of the clock signal of the frequency (f / 2) is D / A converted by the clock signal of the frequency (f / 2) and converted into an analog video signal. , Is displayed on the monitor.
【0013】各モードにおいて、ドットラインを計数す
るカウンタからのカウント出力と第1のメモリからのデ
ータによって第2のメモリのアドレスデータが形成され
る。第2のメモリから、アドレスデータに対応する濃度
パターンデータが1画素の1ドットライン分読出されラ
インメモリに格納される。濃度パターンデータの読出し
及びラインメモリへの格納の処理が、第1のメモリに設
定されている1画素ラインの画素の全て〔512画素〕
にわたって繰返される。これにより、或る1画素ライン
における1ドットライン分の濃度パターンデータの横方
向展開が終了する。この後、プリンタヘッド部が起動さ
れ、横方向展開された濃度パターンデータに基づいて、
印字がなされる。In each mode, the count output from the counter for counting the dot lines and the data from the first memory form the address data of the second memory. The density pattern data corresponding to the address data is read from the second memory for one dot line of one pixel and stored in the line memory. The process of reading the density pattern data and storing it in the line memory is performed by all the pixels of one pixel line set in the first memory [512 pixels].
Repeated over. As a result, the horizontal expansion of the density pattern data for one dot line in a certain one pixel line is completed. After that, the printer head unit is activated, and based on the density pattern data developed in the lateral direction,
Printing is done.
【0014】[0014]
【実施例】以下、本発明の一実施例を、図1〜図6を参
照して説明する。この一実施例では、二値画像、即ちモ
ノクロのビデオプリンタを例に説明している。図1はビ
デオプリンタの要部を示す図である。図1の構成に於い
て、アナログの画像信号は、A/D変換器1で4ビット
の画像データに変換される。このA/D変換は、後述す
るモード信号MDに応じて供給されるクロック信号CK
1,CK2のタイミングで行なわれる。変換された画像
データは、セレクタ3の端子3aと、パック回路2に供
給される。尚、上述のクロック信号CK1はモード2に
用いられfなる周波数のクロック信号であり、クロック
信号CK2はモード1にて用いられ、(f/2)なる周
波数のクロック信号である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. In this embodiment, a binary image, that is, a monochrome video printer is described as an example. FIG. 1 is a diagram showing a main part of a video printer. In the configuration of FIG. 1, an analog image signal is converted into 4-bit image data by the A / D converter 1. This A / D conversion is performed by a clock signal CK supplied according to a mode signal MD described later.
It is performed at the timing of 1 and CK2. The converted image data is supplied to the terminal 3a of the selector 3 and the pack circuit 2. The above-mentioned clock signal CK1 is a clock signal having a frequency of f used in mode 2, and the clock signal CK2 is a clock signal having a frequency of (f / 2) used in mode 1.
【0015】パック回路2では、A/D変換のなされる
任意時点のタイミング及び、該任意時点の直前の2つの
タイミングの夫々で供給される画像データの上位2ビッ
トのみが選択される。即ち、このパック回路2では、上
述のタイミングで供給される2画素分(8ビット)の画
素データが、1画素当り2ビット、計4ビットのパック
データとされる。このパックデータは、セレクタ3の端
子3bに供給される。In the pack circuit 2, only the upper 2 bits of the image data supplied at each timing of the A / D conversion and the two timings immediately before the arbitrary time are selected. That is, in the pack circuit 2, the pixel data for 2 pixels (8 bits) supplied at the above timing is packed data of 4 bits, that is, 2 bits per pixel. This pack data is supplied to the terminal 3b of the selector 3.
【0016】パック回路2の構成の一例が図2に示され
ている。図2に示されるように、4ビットの画像データ
の内、上位2ビットが選択されてラッチ21の入力側及
び出力側に夫々供給される。また、端子31を介して供
給されるクロック信号CK1がラッチ21のクロック入
力端子CKに供給される。An example of the structure of the pack circuit 2 is shown in FIG. As shown in FIG. 2, of the 4-bit image data, the upper 2 bits are selected and supplied to the input side and the output side of the latch 21, respectively. Further, the clock signal CK1 supplied via the terminal 31 is supplied to the clock input terminal CK of the latch 21.
【0017】ラッチ21では、入力側に供給される2ビ
ットの画像データが、クロック信号CK1のタイミング
で取込まれて出力側から出力される。これによって、ラ
ッチ21の出力側では、4ビットのパックデータが得ら
れる。このパックデータは、クロック信号CK1の任意
時点のタイミングにて供給されラッチ21を経ないで出
力されている画像データの上位2ビットが下位側2ビッ
トに配され、上述の任意時点の直前のタイミングで供給
されラッチ21で遅延せしめられている上位2ビットが
上位側2ビットに配されてなるものである。このパック
データがセレクタ3の端子3bに供給される。The latch 21 takes in the 2-bit image data supplied to the input side at the timing of the clock signal CK1 and outputs it from the output side. As a result, 4-bit pack data is obtained on the output side of the latch 21. In this pack data, the upper 2 bits of the image data that is supplied at the timing of an arbitrary time of the clock signal CK1 and is output without passing through the latch 21 are arranged in the lower 2 bits, and the timing immediately before the above arbitrary time is set. The upper 2 bits supplied by the above and delayed by the latch 21 are arranged in the upper 2 bits. This pack data is supplied to the terminal 3b of the selector 3.
【0018】パックデータの形成について説明する。例
えば、A/D変換器1から出力される画像データが以下
の値であったとする。 15,8,0,8,0,10,8,9,……… クロック信号CK1の第1のクロックCK1aのタイミ
ングで、第1の画像データである“15”(=“111
1”)が供給される。該第1の画素データ“15”の上
位2ビットのデータ“11”がラッチ21に取込まれて
出力される。The formation of pack data will be described. For example, assume that the image data output from the A / D converter 1 has the following values. 15,8,0,8,0,10,8,9, ... At the timing of the first clock CK1a of the clock signal CK1, “15” (= “111” which is the first image data.
1 ") is supplied. The upper 2-bit data" 11 "of the first pixel data" 15 "is taken into the latch 21 and output.
【0019】次いで、クロック信号CK1の第2のクロ
ックCK1bのタイミングで第2の画素データである
“8”(=“1000”)が供給される。この第2の画
素データ“8”の上位2ビットのデータ“10”が、ラ
ッチ21から出力されている2ビットのデータ“11”
の下位ビット側に配される。これによって、4ビットの
パックデータ“1110”〔10進数表示では“1
4”〕が形成され、該パックデータがセレクタ3に出力
される。この時点では、上述の第2の画素データの上位
2ビットのデータ“10”がラッチ21に取込まれて出
力される。Next, the second pixel data "8" (= "1000") is supplied at the timing of the second clock CK1b of the clock signal CK1. The upper 2-bit data “10” of the second pixel data “8” is the 2-bit data “11” output from the latch 21.
Are placed on the lower bit side of. As a result, 4-bit pack data "1110"["1 in decimal notation"
4 ″] is formed and the packed data is output to the selector 3. At this time, the upper 2 bits of data “10” of the above-described second pixel data is taken in and output by the latch 21.
【0020】クロック信号CK1の第3のクロックCK
1cのタイミングで、第3の画素データである“0”が
供給される。この第3の画素データの上位2ビットのデ
ータ“00”が、ラッチ21から出力されている2ビッ
トのデータ“10”の下位ビット側に配される。これに
よって、4ビットのパックデータ“1000”〔10進
数表示では“8”〕が形成され該パックデータがセレク
タ3に出力される。この時点では、第3の画素データの
上位2ビットのデータ“00”がラッチ21に取込まれ
て出力される。Third clock CK of clock signal CK1
The third pixel data "0" is supplied at the timing of 1c. The high-order 2-bit data “00” of the third pixel data is arranged on the low-order bit side of the 2-bit data “10” output from the latch 21. As a result, 4-bit pack data “1000” [“8” in decimal notation] is formed and the pack data is output to the selector 3. At this point, the upper 2 bits of data “00” of the third pixel data are taken into the latch 21 and output.
【0021】以下、同様にクロック信号CK1の各タイ
ミングにおいて、連続する2つのタイミングで供給され
る2つの画素データから1つのパックデータが形成さ
れ、セレクタ3に供給される。形成されるパックデータ
は、 14,8,2,8,2,10,10,… である。Similarly, at each timing of the clock signal CK1, one pack data is formed from two pixel data supplied at two consecutive timings and is supplied to the selector 3. The formed pack data are 14,8,2,8,2,10,10, ....
【0022】セレクタ3は、CPU20から供給される
モード信号MDで接続状態が切替えられる。モード信号
MDがローレベル、すなわちモード1のとき、A/D変
換器1から出力される4ビットの画像データが選択さ
れ、また、モード信号MDがハイレベル、すなわちモー
ド2のときパック回路2から出力される4ビットのパッ
クデータが選択される。選択された4ビットのデータ
は、画像メモリ4に供給される。The connection state of the selector 3 is switched by the mode signal MD supplied from the CPU 20. When the mode signal MD is low level, that is, mode 1, 4-bit image data output from the A / D converter 1 is selected, and when the mode signal MD is high level, that is, mode 2, the pack circuit 2 outputs The 4-bit pack data to be output is selected. The selected 4-bit data is supplied to the image memory 4.
【0023】画像メモリ4には、メモリ制御回路14か
ら供給され、周波数が(f/2)なるクロック信号CK
4及び、CPU20から供給されるアドレスデータに基
づいて、セレクタ3で選択された4ビットのデータが書
込まれ、また、格納されているデータが読出される。こ
の画像メモリ4の容量は、512画素×512画素×4
ビットのものが用いられている。A clock signal CK supplied from the memory control circuit 14 and having a frequency (f / 2) is supplied to the image memory 4.
4 and the 4-bit data selected by the selector 3 based on the address data supplied from the CPU 20, and the stored data is read. The capacity of the image memory 4 is 512 pixels × 512 pixels × 4
Bit ones are used.
【0024】格納されるデータがパックデータである場
合、データを取込む周期はA/D変換の周期の2倍とさ
れる。従って、前述のパックデータを例にすれば、以下
のように*印の付されたデータが書込まれ、また読出さ
れる。つまり、クロック信号CK1のタイミングで形成
されたパックデータが、クロック信号CK2のタイミン
グにより書込まれる。この結果、画像メモリ4に格納さ
れるパックデータのデータ量は、A/D変換直後の画像
データのデータ量に比して(1/2)に圧縮された状態
とされる。 14*,8,2*,8,2*,10,10*,……When the data to be stored is pack data, the period for fetching the data is twice the period for A / D conversion. Therefore, taking the above-mentioned pack data as an example, the data marked with * is written and read as follows. That is, the pack data formed at the timing of the clock signal CK1 is written at the timing of the clock signal CK2. As a result, the data amount of the pack data stored in the image memory 4 is compressed to (1/2) of the data amount of the image data immediately after A / D conversion. 14 *, 8,2 *, 8,2 *, 10,10 *, ...
【0025】画像メモリ4から読出された4ビットのデ
ータは、一方では、アンパック回路5、セレクタ6の端
子6aに供給され、また他方では濃度パターンを指定す
るアドレスデータとしてラッチ12に供給される。The 4-bit data read from the image memory 4 is supplied to the unpacking circuit 5 and the terminal 6a of the selector 6 on the one hand, and to the latch 12 on the other hand as address data for designating the density pattern.
【0026】アンパック回路5では、画像メモリ4から
供給される4ビットのデータと、クロック信号CK1,
CK2とに基づいて、fなる周波数のクロック信号CK
1の周期で画像データが展開される。すなわち、このア
ンパック回路5では、4ビットのパックデータから、1
画素当り4ビットでなる2画素分の画像データが展開さ
れる。該画像データがセレクタ6の端子6bに供給され
る。In the unpack circuit 5, the 4-bit data supplied from the image memory 4 and the clock signals CK1,
A clock signal CK having a frequency f based on CK2
Image data is developed in a cycle of 1. That is, in the unpacking circuit 5, from the 4-bit pack data, 1
Image data for 2 pixels, which is 4 bits per pixel, is developed. The image data is supplied to the terminal 6b of the selector 6.
【0027】アンパック回路5の構成の一例が図3に示
されている。図3に示されるように、供給される4ビッ
トのパックデータが上位2ビット、下位2ビットに分割
される。上位2ビットがセレクタ22の端子22aに供
給され、下位2ビットがセレクタ22の端子22bに供
給される。端子35を介して、(f/2)なる周波数の
クロック信号CK2がセレクタ22に供給される。ま
た、端子36を介して、fなる周波数のクロック信号C
K1がラッチ23のクロック入力端子CKに供給され
る。An example of the configuration of the unpacking circuit 5 is shown in FIG. As shown in FIG. 3, the supplied 4-bit pack data is divided into upper 2 bits and lower 2 bits. The upper 2 bits are supplied to the terminal 22a of the selector 22, and the lower 2 bits are supplied to the terminal 22b of the selector 22. The clock signal CK2 having a frequency of (f / 2) is supplied to the selector 22 via the terminal 35. In addition, a clock signal C having a frequency of f is supplied via the terminal 36.
K1 is supplied to the clock input terminal CK of the latch 23.
【0028】セレクタ22は、クロック信号CK2で接
続状態が切替えられる。セレクタ22では、クロック信
号CK2の1周期の前半にてセレクタ22の端子22a
に供給される上位2ビットのデータが選択され、また、
クロック信号CK2の1周期の後半にてセレクタ22の
端子22bに供給される下位2ビットのデータが選択さ
れる。セレクタ22で選択された2ビットのデータは、
ラッチ23の上位側及び下位側の各2ビット入力端子に
夫々供給される。The connection state of the selector 22 is switched by the clock signal CK2. In the selector 22, the terminal 22a of the selector 22 is used in the first half of one cycle of the clock signal CK2.
The upper 2 bits of data supplied to
In the latter half of one cycle of the clock signal CK2, the lower 2 bits of data supplied to the terminal 22b of the selector 22 are selected. The 2-bit data selected by the selector 22 is
It is supplied to the upper and lower 2-bit input terminals of the latch 23, respectively.
【0029】ラッチ23では、セレクタ22にて選択さ
れた2ビットのデータが、入力端子の上位側2ビット、
下位側2ビットの夫々からクロック信号CK1のタイミ
ングで、4ビットの画像データとして取込まれ出力され
る。従って、或るタイミングでは、セレクタ22で選択
された2ビットのデータが4ビットに展開されて出力さ
れる。In the latch 23, the 2-bit data selected by the selector 22 is the high-order 2 bits of the input terminal,
At the timing of the clock signal CK1 from each of the lower 2 bits, 4-bit image data is taken in and output. Therefore, at a certain timing, the 2-bit data selected by the selector 22 is expanded into 4 bits and output.
【0030】1つのパックデータを2つの画像データに
展開する例について説明する。画像メモリ4からは、前
述のパックデータの内、*印の付されてなるパックデー
タが、クロック信号CK4のタイミングで読出され、ア
ンパック回路5のセレクタ22に供給される。An example of expanding one pack data into two image data will be described. Of the pack data described above, the pack data marked with * is read from the image memory 4 at the timing of the clock signal CK4 and supplied to the selector 22 of the unpack circuit 5.
【0031】セレクタ22では、クロック信号CK2の
第1のクロックCK2aの1周期の、例えば前半におい
て、第1のパックデータである“14”〔2進数表示で
は“1110”〕の上位2ビットのデータ“11”が選
択され、4ビットのデータ“1111”とされてラッチ
23に供給される。In the selector 22, in the first half of one cycle of the first clock CK2a of the clock signal CK2, for example, the upper 2 bits of the first pack data "14" [in binary notation "1110"]. "11" is selected, and 4-bit data "1111" is supplied to the latch 23.
【0032】ラッチ23では、クロック信号CK1の第
1のクロックCK1aのタイミングで、上述の4ビット
のデータ“1111”〔10進数表示では“15”〕が
取込まれて、セレクタ6の端子6bに供給される。In the latch 23, the above-mentioned 4-bit data "1111"["15" in decimal notation] is taken in at the timing of the first clock CK1a of the clock signal CK1 and is input to the terminal 6b of the selector 6. Supplied.
【0033】セレクタ22では、クロック信号CK2の
第1のクロックCK2aの1周期の、例えば後半におい
て、第1のパックデータである“14〔=“111
0”〕”の下位2ビットのデータ“10”が選択され、
4ビットのデータ“1010”とされてラッチ23に供
給される。In the selector 22, one cycle of the first clock CK2a of the clock signal CK2, for example, the latter half, the first pack data "14 [=" 111 "is used.
0 "]" lower 2-bit data "10" is selected,
The 4-bit data “1010” is supplied to the latch 23.
【0034】ラッチ23では、クロック信号CK1の第
2のクロックCK1bのタイミングで、上述の4ビット
のデータ“1010”〔10進数表示では“10”〕が
取込まれ、セレクタ6の端子6bに供給される。The latch 23 takes in the above-mentioned 4-bit data "1010"["10" in decimal notation] at the timing of the second clock CK1b of the clock signal CK1 and supplies it to the terminal 6b of the selector 6. To be done.
【0035】セレクタ22では、クロック信号CK2の
第2のクロックCK2bの1周期の前半において、第2
のパックデータである“2〔=“0010”〕”の上位
2ビットのデータ“00”が選択され、4ビットのデー
タ“0000”とされてラッチ23に供給される。In the selector 22, in the first half of one cycle of the second clock CK2b of the clock signal CK2, the second
The upper 2 bits of data “00” of the packed data “2 [=“ 0010 ”]” are selected, are set as 4 bits of data “0000”, and are supplied to the latch 23.
【0036】ラッチ23では、クロック信号CK1の第
3のクロックCK1cのタイミングで、上述の4ビット
のデータ“0000”〔10進数表示では“0”〕が取
込まれ、セレクタ6の端子6bに供給される。The latch 23 takes in the 4-bit data "0000"["0" in decimal notation] at the timing of the third clock CK1c of the clock signal CK1 and supplies it to the terminal 6b of the selector 6. To be done.
【0037】セレクタ22では、クロック信号CK2の
第2のクロックCK2bの1周期の後半において、第2
のパックデータである“2”の下位2ビットのデータ
“10”が選択され、4ビットのデータ“1010”と
されてラッチ23に供給される。In the selector 22, in the latter half of one cycle of the second clock CK2b of the clock signal CK2, the second
The lower 2-bit data "10" of the pack data "2" is selected, converted into 4-bit data "1010", and supplied to the latch 23.
【0038】ラッチ23では、クロック信号CK1の第
4のクロックCK1dのタイミングで、上述の4ビット
のデータ“1010”〔10進数表示では“10”〕が
取込まれ、セレクタ6の端子6bに供給される。The latch 23 takes in the above-mentioned 4-bit data "1010"["10" in decimal notation] at the timing of the fourth clock CK1d of the clock signal CK1 and supplies it to the terminal 6b of the selector 6. To be done.
【0039】以下、同様にして、画像メモリ4から読出
されたパックデータ“14* ,2*,2* ,…”は、
“15,10,0,10,0,10,10,10,
…”なる画像データに展開されてセレクタ6の端子6b
に供給される。Similarly, the pack data "14 *, 2 *, 2 *, ..." Read out from the image memory 4 is
"15,10,0,10,0,10,10,10,
"" Is expanded to image data and the terminal 6b of the selector 6
Is supplied to.
【0040】セレクタ6は、CPU20から供給される
モード信号MDで接続状態が切替えられる。モード信号
MDがローレベル、すなわちモード1のとき、画像メモ
リ4から出力される4ビットの画像データが選択され、
また、モード信号MDがハイレベル、すなわちモード2
のときアンパック回路5で展開された4ビットの画像デ
ータが選択される。選択された画像データは、D/A変
換器7でアナログの画像信号に変換される。このD/A
変換は、モード信号MDに応じて供給されるクロック信
号CK1,CK2のタイミングで行なわれる。変換され
たアナログの画像信号は図示せぬモニタテレビ等に供給
され映出される。The connection state of the selector 6 is switched by the mode signal MD supplied from the CPU 20. When the mode signal MD is at the low level, that is, in the mode 1, the 4-bit image data output from the image memory 4 is selected,
Further, the mode signal MD is at a high level, that is, the mode 2
At this time, the 4-bit image data expanded by the unpacking circuit 5 is selected. The selected image data is converted into an analog image signal by the D / A converter 7. This D / A
The conversion is performed at the timing of clock signals CK1 and CK2 supplied according to the mode signal MD. The converted analog image signal is supplied to a monitor television (not shown) or the like and displayed.
【0041】発振回路8では、周波数fなるクロック信
号CK1が形成される。このクロック信号CK1は、パ
ック回路2、アンパック回路5、分周回路9、セレクタ
10の端子10bに夫々供給される。In the oscillator circuit 8, the clock signal CK1 having the frequency f is formed. The clock signal CK1 is supplied to the pack circuit 2, the unpack circuit 5, the frequency dividing circuit 9, and the terminal 10b of the selector 10, respectively.
【0042】分周回路9では、クロック信号CK1を2
分周して(f/2)なる周波数のクロック信号CK2が
形成される。このクロック信号CK2は、アンパック回
路5、セレクタ10の端子10aに供給される。In the frequency dividing circuit 9, the clock signal CK1 is divided by 2
A clock signal CK2 having a frequency of (f / 2) is formed by frequency division. The clock signal CK2 is supplied to the unpack circuit 5 and the terminal 10a of the selector 10.
【0043】セレクタ10は、CPU20から供給され
るモード信号MDで接続状態が切替えられる。モード信
号MDがローレベル、すなわちモード1のとき、分周回
路9から出力されるクロック信号CK2が選択され、ま
た、モード信号MDがハイレベル、すなわちモード2の
とき発振回路8から出力されるクロック信号CK1が選
択される。選択されたクロック信号CK1,CK2は、
A/D変換器1、D/A変換器7に夫々供給される。The connection state of the selector 10 is switched by the mode signal MD supplied from the CPU 20. When the mode signal MD is low level, that is, mode 1, the clock signal CK2 output from the frequency dividing circuit 9 is selected, and when the mode signal MD is high level, that is, mode 2, the clock signal output from the oscillation circuit 8 is selected. The signal CK1 is selected. The selected clock signals CK1 and CK2 are
It is supplied to the A / D converter 1 and the D / A converter 7, respectively.
【0044】CPU20は、システム全体の動作を制御
している。CPU20の制御によって、一定の容量の画
像メモリ4を用いていながら、複数の解像度のモードの
何れかを選択的に実行できる。即ち、512画素×51
2画素×4ビットのメモリ容量の画像メモリ4を用いて
いながら、濃度パターンの大きさを4×4ドットとし且
つ512画素×512画素×16階調で画像メモリ4に
取り込み印字するモード1と、濃度パターンの大きさを
2×4ドットとし且つ1024画素×512画素×4階
調で画像メモリ4に取り込み印字するモード2が選択的
に実行される。上述のモード1は階調性を重視するモー
ドであり、モード2は解像度を重視するモードである。
従って、モード2の方が、より高解像度とされる。The CPU 20 controls the operation of the entire system. By the control of the CPU 20, it is possible to selectively execute any one of a plurality of resolution modes while using the image memory 4 having a fixed capacity. That is, 512 pixels × 51
While using the image memory 4 having a memory capacity of 2 pixels × 4 bits, mode 1 in which the size of the density pattern is 4 × 4 dots and 512 pixels × 512 pixels × 16 gradations are captured in the image memory 4 and printed. The mode 2 in which the size of the density pattern is 2 × 4 dots and the image is captured by the 1024 pixels × 512 pixels × 4 gradations in the image memory 4 and printed is selectively executed. The above-mentioned mode 1 is a mode where importance is attached to gradation, and mode 2 is a mode where importance is attached to resolution.
Therefore, mode 2 has higher resolution.
【0045】CPU20からは、アドレスデータが画像
メモリ4に供給され、モード信号MDがセレクタ10,
3,6,ラッチ12に夫々供給されている。また、CP
U20からは、データの転送を開始しようとする時、デ
ータ転送開始要求信号SHがメモリ制御回路14、イネ
ーブル及びクロック生成回路19に夫々供給される。Address data is supplied from the CPU 20 to the image memory 4, and the mode signal MD is sent to the selector 10,
3, 6 and the latch 12 are supplied respectively. Also, CP
A data transfer start request signal SH is supplied from U20 to the memory control circuit 14 and the enable and clock generation circuit 19 when data transfer is to be started.
【0046】CPU20では、後述するイネーブル及び
クロック生成回路19から供給され、データの転送中で
あることを示すデータ転送信号STATに基づいて、プ
リンタヘッド部を駆動状態とするストローブ信号STR
Bが形成され出力される。これと共に、プリンタヘッド
部17におけるデータラッチ及び、展開行カウンタ11
におけるカウントアップ及び、該カウントアップのタイ
ミングを規定する信号LPが形成されて出力される。In the CPU 20, a strobe signal STR for driving the printer head portion is driven on the basis of a data transfer signal STAT which is supplied from an enable and clock generation circuit 19 described later and indicates that data is being transferred.
B is formed and output. Along with this, the data latch in the printer head unit 17 and the expanded row counter 11
And the signal LP that defines the timing of the count-up and the timing of the count-up is formed and output.
【0047】展開行カウンタ11は、4進カウンタであ
り、CPU20からクロック入力端子に供給される信号
LPのカウントを行なう。このカウント出力は2ビット
で表わされ、ラッチ12に供給される。The expanded row counter 11 is a quaternary counter and counts the signal LP supplied from the CPU 20 to the clock input terminal. This count output is represented by 2 bits and is supplied to the latch 12.
【0048】ラッチ12には、展開行カウンタ11から
のカウント値が入力端子Aφ、A1に供給され、画像メ
モリ4からの4ビットのデータが入力端子A2〜A5に
供給され、CPU20からのモード信号MDが入力端子
A6に供給されている。また、ラッチ12のクロック入
力端子にはメモリ制御回路14からのクロック信号CK
5が供給されている。To the latch 12, the count value from the expanded row counter 11 is supplied to the input terminals Aφ and A1, the 4-bit data from the image memory 4 is supplied to the input terminals A2 to A5, and the mode signal from the CPU 20 is supplied. MD is supplied to the input terminal A6. Further, the clock input terminal of the latch 12 receives the clock signal CK from the memory control circuit 14.
5 are being supplied.
【0049】ラッチ12は、上述のクロック信号CK5
のタイミングで入力端子Aφ〜A6に供給されるデータ
を取込む。ラッチ12に取込まれたデータは、アドレス
データとして濃度パターンメモリ13に供給される。The latch 12 receives the clock signal CK5 described above.
The data supplied to the input terminals Aφ to A6 is taken in at the timing of. The data fetched by the latch 12 is supplied to the density pattern memory 13 as address data.
【0050】メモリ制御回路14は、OPU20からデ
ータ転送開始要求信号SHが供給されると、濃度パター
ンメモリ13から濃度パターンデータを読出すべく、画
像メモリ4、ラッチ12、濃度パターンメモリ13に制
御信号及びクロック信号を供給する。When the data transfer start request signal SH is supplied from the OPU 20, the memory control circuit 14 sends a control signal to the image memory 4, the latch 12 and the density pattern memory 13 in order to read the density pattern data from the density pattern memory 13. And a clock signal.
【0051】濃度パターンメモリ13は、図4及び図5
に示される濃度パターン情報を格納しているものであ
る。図4及び図5に示されるように、画像メモリ4から
供給される4ビットのデータと展開行カウンタ11から
供給されるカウント値に基づいて指定されるアドレスに
は、夫々濃度パターンデータが格納されている。The density pattern memory 13 is shown in FIGS.
The density pattern information shown in is stored. As shown in FIGS. 4 and 5, the density pattern data is stored in the addresses designated based on the 4-bit data supplied from the image memory 4 and the count value supplied from the expanded row counter 11, respectively. ing.
【0052】図4にはモード1、図5にはモード2の濃
度パターンデータが夫々示されている。この図4及び図
5の濃度パターンデータは、アドレスデータの各桁に沿
う方向(以下、カラム方向と称する)と、該カラム方向
に直交する方向(以下、ライン方向と称する)に夫々4
×4ドットのドットパターンが配されて構成されてい
る。この濃度パターンデータに於いて、“1”は黒、即
ち印字するドット部分を表わし、“0”は白、即ち、印
字しない部分を表わす。FIG. 4 shows the density pattern data of the mode 1 and FIG. 5 shows the density pattern data of the mode 2. The density pattern data of FIG. 4 and FIG. 5 is divided into 4 in a direction along each digit of the address data (hereinafter, referred to as a column direction) and a direction orthogonal to the column direction (hereinafter, referred to as a line direction).
A dot pattern of × 4 dots is arranged. In this density pattern data, "1" represents black, that is, a dot portion to be printed, and "0" represents white, that is, a non-printing portion.
【0053】図4に示され、モード1で用いられる濃度
パターンデータは、1画素当り4ライン×4カラムの1
6階調を実現し得るドットパターンとされており、各画
素が1つのドットパターンで表わされる。従って、図4
に示される濃度パターンデータは、図5に示されモード
2で用いられる濃度パターンデータに比して階調性を向
上させることが可能となる。The density pattern data shown in FIG. 4 and used in the mode 1 is 4 lines × 4 columns per pixel.
The dot pattern is capable of realizing 6 gradations, and each pixel is represented by one dot pattern. Therefore, FIG.
The density pattern data shown in FIG. 5 can improve the gradation as compared with the density pattern data used in the mode 2 shown in FIG.
【0054】図5に示されモード2で用いられる濃度パ
ターンデータは、1画素当り2ライン×4カラムのドッ
トパターンとされており、各画素が縦方向において2つ
のドットパターンにより表わされる。従って、図5に示
される濃度パターンデータは、図4に示されモード1で
用いられる濃度パターンデータに比して解像度を向上さ
せることが可能となる。また、モード2では、2つの画
像データから1つのパックデータが形成され、該パック
データに対応する濃度パターンデータが出力されるた
め、隣合う画素を考慮した濃度パターンデータを用いる
ことにより、高品質の印字が可能となる。The density pattern data used in the mode 2 shown in FIG. 5 is a dot pattern of 2 lines × 4 columns per pixel, and each pixel is represented by two dot patterns in the vertical direction. Therefore, the density pattern data shown in FIG. 5 can be improved in resolution as compared with the density pattern data used in the mode 1 shown in FIG. Further, in mode 2, one pack data is formed from two image data, and the density pattern data corresponding to the pack data is output. Therefore, by using the density pattern data considering adjacent pixels, high quality is obtained. Can be printed.
【0055】濃度パターンメモリ13からは、メモリ制
御回路14から供給される制御信号及びクロック信号
と、ラッチ12から供給されるアドレスデータによっ
て、濃度パターンデータが読出される。この濃度パター
ンデータはパラレル−シリアル変換回路(以下、P/S
回路と称する)15に供給される。The density pattern data is read from the density pattern memory 13 by the control signal and the clock signal supplied from the memory control circuit 14 and the address data supplied from the latch 12. This density pattern data is a parallel-serial conversion circuit (hereinafter referred to as P / S
Referred to as a circuit) 15.
【0056】P/S回路15は、イネーブル及びクロッ
ク生成回路19から供給されるデータ転送信号STAT
とクロック信号SCKに基づいて、4ビットパラレルで
供給される濃度パターンデータをシリアル変換してシリ
アルデータSDATを形成する。該シリアルデータSD
ATはラインメモリ16に供給される。The P / S circuit 15 receives the data transfer signal STAT supplied from the enable and clock generation circuit 19.
Then, based on the clock signal SCK, the density pattern data supplied in parallel in 4 bits is serially converted to form serial data SDAT. The serial data SD
The AT is supplied to the line memory 16.
【0057】P/S回路15では、濃度パターンメモリ
13から読出された濃度パターンデータを取込むと、デ
ータの取込み終了を表わすと共に、次にロードすべきデ
ータを要求するロード終了信号PLDが形成される。該
ロード終了信号PLDは、メモリ制御回路14に供給さ
れる。In the P / S circuit 15, when the density pattern data read from the density pattern memory 13 is fetched, a load end signal PLD is generated which indicates the end of data fetching and requests the data to be loaded next. It The load end signal PLD is supplied to the memory control circuit 14.
【0058】ラインメモリ16は、イネーブル及びクロ
ック生成回路19から供給されるクロック信号SCKの
タイミングで、P/S回路15から出力される512画
素分、即ち、画像メモリ4に設定されている横方向の画
素数のシリアルデータSDATを格納する。尚、このシ
リアルデータSDATは、上述の横方向における画素の
ドットパターンの内、1ドットライン分の濃度パターン
データである。このシリアルデータSDATは、所定の
タイミングでプリンタヘッド部17に供給される。The line memory 16 corresponds to 512 pixels output from the P / S circuit 15 at the timing of the clock signal SCK supplied from the enable and clock generation circuit 19, that is, the horizontal direction set in the image memory 4. The serial data SDAT of the number of pixels of is stored. The serial data SDAT is density pattern data for one dot line of the pixel dot patterns in the horizontal direction described above. The serial data SDAT is supplied to the printer head unit 17 at a predetermined timing.
【0059】プリンタヘッド部17は、CPU20から
供給される信号LPのタイミングで、ラインメモリ16
から出力されるシリアルデータSDATをラッチする。
また、CPU20から供給されるストローブ信号STR
Bのタイミングで起動せしめられ印字を行なう。The printer head unit 17 receives the line memory 16 at the timing of the signal LP supplied from the CPU 20.
The serial data SDAT output from is latched.
In addition, the strobe signal STR supplied from the CPU 20
It is activated at timing B and prints.
【0060】イネーブル及びクロック生成回路19は、
発振回路18から供給される信号に基づいて、データ転
送信号STAT及びクロック信号SCKを形成する。デ
ータ転送信号STATは、P/S回路15及びCPU2
0に供給され、クロック信号SCKは、P/S回路15
及びラインメモリ16に供給される。尚、このクロック
信号SCKは、データ転送信号STATがアクティブで
ある間のみ出力される。The enable and clock generation circuit 19
The data transfer signal STAT and the clock signal SCK are formed based on the signal supplied from the oscillator circuit 18. The data transfer signal STAT is sent to the P / S circuit 15 and the CPU 2
0, and the clock signal SCK is supplied to the P / S circuit 15
And the line memory 16. The clock signal SCK is output only while the data transfer signal STAT is active.
【0061】次いで、印字時の動作について説明する。
モード1の場合は、ローレベルのモード信号MD、モー
ド2の場合は、ハイレベルのモード信号MDが、セレク
タ3,6,10、ラッチ12に供給される。前述のよう
に、モード1は階調性を重視する印字モードであり、モ
ード2は解像度を重視する印字モードである。Next, the operation during printing will be described.
A low-level mode signal MD in the mode 1 and a high-level mode signal MD in the mode 2 are supplied to the selectors 3, 6, 10 and the latch 12. As described above, the mode 1 is a print mode that emphasizes gradation, and the mode 2 is a print mode that emphasizes resolution.
【0062】モード1の場合は、セレクタ3の端子3
a,3c、セレクタ6の端子6a,6c、セレクタ10
の端子10a,10cが夫々接続される。従って、モー
ド1ではクロック信号CK2によりA/D変換器1で形
成された4ビットの画像データが、クロック信号CK4
のタイミングで画像メモリ4に書込まれる。また、画像
メモリ4からクロック信号CK4のタイミングで読出さ
れた画像データは、セレクタ6を介してD/A変換器7
及び、ラッチ12に供給される。画像データは、D/A
変換器7にてクロック信号CK2のタイミングでアナロ
グの画像信号に変換され、図示せぬモニタに供給され映
出される。In mode 1, terminal 3 of selector 3
a, 3c, terminals 6a, 6c of selector 6, selector 10
The terminals 10a and 10c are connected to each other. Therefore, in mode 1, the 4-bit image data formed by the A / D converter 1 by the clock signal CK2 is converted into the clock signal CK4.
Is written in the image memory 4 at the timing. Further, the image data read from the image memory 4 at the timing of the clock signal CK4 is sent to the D / A converter 7 via the selector 6.
And supplied to the latch 12. Image data is D / A
The converter 7 converts it into an analog image signal at the timing of the clock signal CK2, and supplies it to a monitor (not shown) for display.
【0063】モード2の場合は、セレクタ3の端子3
b,3c、セレクタ6の端子6b,6c、セレクタ10
の端子10b,10cが夫々接続される。従って、モー
ド2では、クロック信号CK1によりA/D変換器1で
形成された画像データに基づきパックデータがパック回
路2にて形成される。このパックデータは、(f/2)
なる周波数のクロック信号CK4のタイミングで画像メ
モリ4に取込まれ、また、読出される。画像メモリ4か
ら読出されたパックデータは、ラッチ12及びアンパッ
ク回路5に供給される。In mode 2, terminal 3 of selector 3
b, 3c, terminals 6b, 6c of the selector 6, selector 10
The terminals 10b and 10c are connected to each other. Therefore, in mode 2, pack data is formed in the pack circuit 2 based on the image data formed in the A / D converter 1 by the clock signal CK1. This pack data is (f / 2)
It is taken into and read from the image memory 4 at the timing of the clock signal CK4 having a certain frequency. The pack data read from the image memory 4 is supplied to the latch 12 and the unpack circuit 5.
【0064】アンパック回路5では、前述したように、
パックデータがクロック信号CK1のタイミングで展開
され画像データとされる。この画像データは、セレクタ
6を経てD/A変換器7にてクロック信号CK2のタイ
ミングでアナログの映像信号に変換され、図示せぬモニ
タに供給されて映出される。In the unpack circuit 5, as described above,
The pack data is expanded at the timing of the clock signal CK1 and becomes image data. This image data is converted into an analog video signal at the timing of the clock signal CK2 by the D / A converter 7 via the selector 6, and is supplied to a monitor (not shown) for display.
【0065】次に、濃度パターンデータを出力する動作
について図6を参照して説明する。CPU20では、図
6Aに示されるハイレベルのデータ転送開始要求信号S
Hが形成され、このデータ転送開始要求信号SHがメモ
リ制御回路14、イネーブル及びクロック生成回路19
に供給される。Next, the operation of outputting the density pattern data will be described with reference to FIG. In the CPU 20, the high level data transfer start request signal S shown in FIG.
H is formed, and the data transfer start request signal SH is generated by the memory control circuit 14, enable and clock generation circuit 19
Is supplied to.
【0066】イネーブル及びクロック生成回路19で
は、データ転送開始要求信号SHに基づいて、図6Dに
示されハイレベルでアクティブとなるデータ転送信号S
TAT、及び、図6Fに示され該データ転送信号STA
Tがアクティブの間のみ出力されるクロック信号SCK
が形成され出力される。上述のデータ転送信号STAT
がアクティブとされている間は、プリンタヘッド部17
へのデータ転送中であることを示している。メモリ制御
回路14は、画像メモリ4から第1の画素の画像データ
DPa(=“0001”)を読出してラッチ12に供給
する。In the enable and clock generation circuit 19, based on the data transfer start request signal SH, the data transfer signal S that is active at the high level shown in FIG. 6D is obtained.
TAT and the data transfer signal STA shown in FIG. 6F
Clock signal SCK output only while T is active
Are formed and output. The above-mentioned data transfer signal STAT
Printer head unit 17 while is activated.
Data is being transferred to. The memory control circuit 14 reads the image data DPa (= “0001”) of the first pixel from the image memory 4 and supplies it to the latch 12.
【0067】ラッチ12では、メモリ制御回路14から
供給される制御信号により上述の画像データDPa、モ
ード信号MD、カウント値が保持される。画像データD
Pa、カウント値がアドレスデータとして濃度パターン
メモリ13に供給される。In the latch 12, the above-mentioned image data DPa, mode signal MD and count value are held by the control signal supplied from the memory control circuit 14. Image data D
Pa and the count value are supplied to the density pattern memory 13 as address data.
【0068】濃度パターンメモリ13では、ラッチ12
から供給されるアドレスデータによって指定されるアド
レスから図6Cに示されている濃度パターンデータDN
Pa(=“1101”)が読出され、P/S回路15に
供給される。In the density pattern memory 13, the latch 12
From the address specified by the address data supplied from the density pattern data DN shown in FIG. 6C.
Pa (= “1101”) is read and supplied to the P / S circuit 15.
【0069】データ転送信号STATがハイレベルとな
りアクティブになると、P/S回路15には、濃度パタ
ーンメモリ13から供給される濃度パターンデータDN
Paがロードされる。データのロードが終了すると、ロ
ード終了信号PLDがメモリ制御回路14に出力され、
次のデータ転送要求が行なわれる。When the data transfer signal STAT becomes high level and becomes active, the P / S circuit 15 is supplied with the density pattern data DN supplied from the density pattern memory 13.
Pa is loaded. When the data loading is completed, the load completion signal PLD is output to the memory control circuit 14,
The next data transfer request is made.
【0070】P/S回路15では、ロードされた1画素
当りの1ドットラインに対応する4ビットの濃度パター
ンデータDNPaがクロック信号SCKに同期して、図
6Gに示されるシリアルデータSDATに変換される。
P/S回路15からは、1画素当りの1ドットライン分
(4ビット)の濃度パターンデータDNPaが1ビット
ずつラインメモリ16に供給される。In the P / S circuit 15, the loaded 4-bit density pattern data DNPa corresponding to one dot line per pixel is converted into the serial data SDAT shown in FIG. 6G in synchronization with the clock signal SCK. It
From the P / S circuit 15, the density pattern data DNPa for one dot line (4 bits) per pixel is supplied to the line memory 16 bit by bit.
【0071】ラインメモリ16では、上述した4ビット
の濃度パターンデータDNPaが、クロック信号SCK
のタイミングで取込まれる。また、P/S回路15で
は、上述の4ビットの濃度パターンデータDNPaをシ
リアルデータSDATとして送出すると、次の4ビット
の濃度パターンデータDNPbをロードする。以下、同
様にして横方向における512画素の1ドットライン分
の濃度パターンデータDNPがラインメモリ16にて保
持される。In the line memory 16, the above-mentioned 4-bit density pattern data DNPa is converted into the clock signal SCK.
Is taken in at the timing of. Further, in the P / S circuit 15, when the above-mentioned 4-bit density pattern data DNPa is transmitted as the serial data SDAT, the next 4-bit density pattern data DNPb is loaded. Thereafter, similarly, the density pattern data DNP for one dot line of 512 pixels in the horizontal direction is held in the line memory 16.
【0072】横方向における512画素の1ドットライ
ン分の濃度パターンデータDNPがラインメモリ16に
保持され、即ち、濃度パターンデータDNPの横方向展
開が終了すると、イネーブル及びクロック生成回路19
では、ローレベルのデータ転送信号STATが形成さ
れ、CPU20,P/S回路15に供給される。The density pattern data DNP for one dot line of 512 pixels in the horizontal direction is held in the line memory 16, that is, when the horizontal development of the density pattern data DNP is completed, the enable and clock generation circuit 19 is provided.
Then, the low level data transfer signal STAT is formed and supplied to the CPU 20 and the P / S circuit 15.
【0073】CPU20にて、データ転送信号STAT
がローレベル、即ち、非アクティブになったことが検出
されると、CPU20では信号LPが形成され、該信号
LPが展開行カウンタ11、プリンタヘッド部17に供
給される。In the CPU 20, the data transfer signal STAT
When it is detected that the signal is low level, that is, inactive, the CPU 20 forms a signal LP, and the signal LP is supplied to the developed row counter 11 and the printer head unit 17.
【0074】プリンタヘッド部17では、信号LPのタ
イミングで濃度パターンデータDNPがラッチされる。
また、展開行カウンタ11では、信号LPのタイミング
でカウントアップがなされる。そして、CPU20から
は、ストローブ信号STRBがプリンタヘッド部17に
供給され、プリンタヘッドが起動される。In the printer head section 17, the density pattern data DNP is latched at the timing of the signal LP.
The expanded row counter 11 counts up at the timing of the signal LP. Then, the strobe signal STRB is supplied from the CPU 20 to the printer head unit 17, and the printer head is activated.
【0075】これによって、1ドットライン分の印字が
なされる。展開行カウンタ11は、4進のカウンタであ
り、上述の動作4回、即ち、4ドットラインの印字がな
されることにより、画素に対応するライン(この明細書
中では、画素ラインと称する)の印字がなされる。以
下、縦方向における512画素ラインにわたって、同様
の動作が行なわれる。As a result, printing for one dot line is performed. The expanded row counter 11 is a quaternary counter, and the line corresponding to a pixel (referred to as a pixel line in this specification) is generated by performing the above-described operation four times, that is, by printing a 4-dot line. Printing is done. Hereinafter, the same operation is performed over 512 pixel lines in the vertical direction.
【0076】次にモード2では、パック回路2にて1画
素当り4ビットの画像データの上位2ビットが取り出さ
れてパックされる。つまり、連続する2画素の画像デー
タから1パックデータ(4ビット)が形成される。該パ
ックデータは、画像メモリ4を介してアンパック回路1
5及びラッチ12に供給される。Next, in mode 2, the pack circuit 2 extracts and packs the upper 2 bits of the 4-bit image data per pixel. That is, 1 pack data (4 bits) is formed from image data of two consecutive pixels. The pack data is transferred to the unpacking circuit 1 via the image memory 4.
5 and latch 12.
【0077】アンパック回路5にて1つのパックデータ
が2画素分の画像データに展開される。この画像データ
はD/A変換されアナログ映像信号とされて出力され
る。尚、このモード2と前述のモード1の相違は、画像
データがパック、アンパックされることと、濃度パター
ンデータが図5に示されるものになることであり、それ
以外の内容については前述のモード1と同様であるので
重複する説明を省略する。In the unpacking circuit 5, one pack data is expanded into image data for two pixels. This image data is D / A converted and converted into an analog video signal and output. The difference between this mode 2 and the above-mentioned mode 1 is that the image data is packed and unpacked, and the density pattern data is as shown in FIG. 5, and the other contents are the same as the above-mentioned mode. Since it is the same as No. 1, duplicate description will be omitted.
【0078】この一実施例によれば、濃度パターンを4
ライン×4カラムのドットパターンとし512画素×5
12画素×16階調の階調性重視のモード1と、濃度パ
ターンを2ライン×4カラムのドットパターンとし10
24画素×512画素×4階調の解像度重視のモード2
を備え、ユーザによってモード1とモード2が選択可能
とされている。According to this embodiment, the density pattern is set to 4
Line pattern x 4 columns dot pattern 512 pixels x 5
Mode 1 of 12 pixels × 16 gradations, which emphasizes gradation, and a density pattern is a dot pattern of 2 lines × 4 columns 10
24 pixels x 512 pixels x 4 gradation resolution-oriented mode 2
And the mode 1 and the mode 2 can be selected by the user.
【0079】ユーザによりモード2が選択された時は、
パック回路2において、クロック信号CK1のタイミン
グでA/D変換された画像データからパックデータが形
成され、クロック信号CK4のタイミングで画像メモリ
4に格納される。従って、格納されるデータ量が(1/
2)に圧縮される。そして、アンパック回路5におい
て、クロック信号CK4のタイミングで画像メモリ4か
ら読出された1パックデータに基づき、クロック信号C
K1のタイミングで2つの画像データが展開される。該
画像データは、クロック信号CK1のタイミングでD/
A変換されて、アナログ映像信号に変換されて、モニタ
にて映出される。When mode 2 is selected by the user,
In the pack circuit 2, pack data is formed from the image data A / D converted at the timing of the clock signal CK1 and stored in the image memory 4 at the timing of the clock signal CK4. Therefore, the amount of data stored is (1 /
2) Compressed. Then, in the unpack circuit 5, the clock signal C is read based on the 1-pack data read from the image memory 4 at the timing of the clock signal CK4.
Two image data are developed at the timing of K1. The image data is D / D at the timing of the clock signal CK1.
A-converted, converted into an analog video signal, and displayed on a monitor.
【0080】モード2において、展開行カウンタ11か
らのカウント出力と画像メモリ4からのパックデータに
よつて濃度パターンメモリ13のアドレスデータが形成
される。濃度パターンメモリ13から、アドレスデータ
に対応する濃度パターンデータが1画素の1ドットライ
ン分が読出されラインメモリ16に格納される。該濃度
パターンは、2ライン×4カラムのドットパターンで表
わされるもので、各画素が縦方向において2つのドット
パターンにより表わされている。従って、縦方向におけ
る解像度がモード1に比して向上する。In the mode 2, the address data of the density pattern memory 13 is formed by the count output from the expanded row counter 11 and the pack data from the image memory 4. The density pattern data corresponding to the address data is read out from the density pattern memory 13 for one dot line of one pixel and stored in the line memory 16. The density pattern is represented by a dot pattern of 2 lines × 4 columns, and each pixel is represented by two dot patterns in the vertical direction. Therefore, the resolution in the vertical direction is improved as compared with the mode 1.
【0081】濃度パターンデータの読出し及びラインメ
モリ16への格納の処理が、画像メモリ4に設定されて
いる1画素ラインの画素の全て〔512画素〕にわたっ
て繰返される。これにより、512画素にわたって1ド
ットラインの濃度パターンデータの横方向展開が終了す
る。この後、プリンタヘッド部17が起動され印字がな
される。The process of reading out the density pattern data and storing it in the line memory 16 is repeated over all [512 pixels] of the pixels of one pixel line set in the image memory 4. As a result, the horizontal expansion of the density pattern data for one dot line is completed over 512 pixels. After that, the printer head unit 17 is activated and printing is performed.
【0082】上述の印字の動作が4回繰返されることに
よって4ドットライン、即ち、1画素ラインの濃度パタ
ーンデータの印字がなされる。そして、この印字のため
の動作が、縦方向における全画素ライン〔モード2では
1024〕にわたって繰返されることによって印字動作
が完了する。By repeating the above printing operation four times, the density pattern data of four dot lines, that is, one pixel line is printed. Then, the printing operation is completed by repeating the operation for printing over all the pixel lines in the vertical direction [1024 in mode 2].
【0083】一方、ユーザによりモード1が選択された
時は、クロック信号CK2のタイミングでA/D変換さ
れた画像データが、クロック信号CK4のタイミングで
画像メモリ4に格納される。そして、クロック信号CK
4のタイミングで画像メモリ4から読出された4ビット
の画像データは、クロック信号CK2でD/A変換さ
れ、アナログ映像信号に変換されてモニタにて映出され
る。On the other hand, when the user selects the mode 1, the image data A / D converted at the timing of the clock signal CK2 is stored in the image memory 4 at the timing of the clock signal CK4. And the clock signal CK
The 4-bit image data read from the image memory 4 at the timing of 4 is D / A converted by the clock signal CK2, converted into an analog video signal, and displayed on the monitor.
【0084】以下、濃度パターンデータの読出し、該濃
度パターンデータの横方向展開、印字等の処理はモード
2の場合と同様になされる。但し、モード1では、濃度
パターンデータが4ライン×4カラムのドットパターン
とされており、各画素が1つのドットパターンにより表
わされている。従って、このモード1では、モード2に
比して階調性を向上させることが可能となる。Thereafter, the processing of reading out the density pattern data, developing the density pattern data in the horizontal direction, printing, etc. is performed in the same manner as in the case of the mode 2. However, in mode 1, the density pattern data is a dot pattern of 4 lines × 4 columns, and each pixel is represented by one dot pattern. Therefore, in the mode 1, it is possible to improve the gradation property as compared with the mode 2.
【0085】これによって、或る一定容量、例えば、5
12×512画素×4ビットの画像メモリ4を使用した
とき、512×512画素×16階調の階調性を向上さ
せたモード1と、1024×512画素×4階調の解像
度を向上させたモード2の何れかを選択でき、複数解像
度の印字が選択的に可能となる。モード1は中間調をよ
り重視したいときの印字に有効であり、モード2は文字
等、黒/白の変化が激しく、高解像度で印字したいとき
に有効である。また、モード2にて印字するときは2つ
の画素データが1つのパックデータとされ、該パックデ
ータに対応する濃度パターンデータが印字されるため、
隣り合う画素を考慮した濃度パターンデータを用いるこ
とにより、高品質の印字が可能となる。By this, a certain fixed capacity, for example, 5
When the image memory 4 of 12 × 512 pixels × 4 bits is used, the mode 1 in which the gradation of 512 × 512 pixels × 16 gradations is improved and the resolution of 1024 × 512 pixels × 4 gradations are improved. Any one of the modes 2 can be selected, and printing with multiple resolutions can be selectively performed. Mode 1 is effective for printing when more emphasis is placed on halftones, and mode 2 is effective when printing at a high resolution due to a large black / white change such as characters. Further, when printing in mode 2, two pixel data are regarded as one pack data, and the density pattern data corresponding to the pack data is printed,
High-quality printing can be performed by using the density pattern data considering adjacent pixels.
【0086】[0086]
【発明の効果】この発明によれば、或る一定容量の画像
メモリを使用したとき、選択的に複数の解像度で印字す
ることができるという効果がある。また、必要に応じ
て、階調性と解像度の一方を重視したモードを選択でき
るという効果がある。そして、高解像度の印字モードの
ときは複数画素を一つのデータにまとめて印字するた
め、隣り合う画素を考慮した濃度パターンデータを用い
ることにより、高品質の印字が可能となるという効果が
ある。According to the present invention, when an image memory having a certain fixed capacity is used, it is possible to selectively print at a plurality of resolutions. In addition, there is an effect that a mode that emphasizes one of gradation and resolution can be selected as needed. In the high resolution printing mode, a plurality of pixels are collectively printed as one data. Therefore, by using the density pattern data in which adjacent pixels are taken into consideration, it is possible to perform high quality printing.
【図1】図1は、本発明に係る印字装置の一実施例のブ
ロック図である。FIG. 1 is a block diagram of an embodiment of a printing apparatus according to the present invention.
【図2】図2は、パック回路のブロック図である。FIG. 2 is a block diagram of a pack circuit.
【図3】図3は、アンパック回路のブロック図である。FIG. 3 is a block diagram of an unpacking circuit.
【図4】図4は、モード1における濃度パターンデータ
の一例である。FIG. 4 is an example of density pattern data in mode 1.
【図5】図5は、モード2における濃度パターンデータ
の一例である。FIG. 5 is an example of density pattern data in mode 2;
【図6】図6は、濃度パターンメモリ及びP/S回路の
動作を示すタイムチャートである。FIG. 6 is a time chart showing operations of a density pattern memory and a P / S circuit.
2 パック回路 3,6,10,22 セレクタ 4 画像メモリ 5 アンパック回路 11 展開行カウンタ 12 ラッチ 13 濃度パターンメモリ 14 メモリ制御回路 15 パラレル−シリアル変換回路 16 ラインメモリ 17 プリンタヘッド部 19 イネーブル及びクロック生成回路 20 CPU 21,23 ラッチ MD モード信号 CK1,CK2,CK3,CK4,CK5 クロック信
号 SH データ転送開始要求信号 STAT データ転送信号 SCK クロック信号 PLD ロード終了信号 LP 信号 STRB ストローブ信号 SDAT シリアルデータ2 pack circuit 3, 6, 10, 22 selector 4 image memory 5 unpack circuit 11 expanded row counter 12 latch 13 density pattern memory 14 memory control circuit 15 parallel-serial conversion circuit 16 line memory 17 printer head section 19 enable and clock generation circuit 20 CPU 21,23 Latch MD mode signal CK1, CK2, CK3, CK4, CK5 clock signal SH data transfer start request signal STAT data transfer signal SCK clock signal PLD load end signal LP signal STRB strobe signal SDAT serial data
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 // H04N 1/387 101 4226−5C (72)発明者 伊藤 貴康 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification number Internal reference number FI technical display location // H04N 1/387 101 4226-5C (72) Inventor Takayasu Ito 22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka No. 22 Inside Sharp Corporation
Claims (4)
ビット位置のデータを所定の規則により配列すること
で、所定のビット長で表わされてなる第2の画像データ
を形成するデータ圧縮手段と、 上記第1或いは第2の画像データを格納する第1のメモ
リと、 上記第2の画像データから複数の第3の画像データを形
成するデータ展開手段と、 濃度パターン情報を格納する第2のメモリと、 ドットラインを計数するカウンタと、 上記カウンタの出力と上記第1のメモリに格納されてい
る第1或いは第2の画像データとからアドレスを形成
し、該アドレスに対応する濃度パターン情報を上記第2
のメモリから読出す手段とを備えたことを特徴とする印
字装置。1. Data compression for forming second image data represented by a predetermined bit length by arranging data at predetermined bit positions of a plurality of consecutive first image data according to a predetermined rule. Means, a first memory for storing the first or second image data, a data expanding means for forming a plurality of third image data from the second image data, and a density pattern information storing means for storing density pattern information. A second memory, a counter for counting dot lines, an output from the counter and the first or second image data stored in the first memory to form an address, and a density pattern corresponding to the address. Information above the second
And a means for reading from the memory.
ビット位置のデータを所定の規則により配列すること
で、所定のビット長で表わされてなる第2の画像データ
を形成するデータ圧縮手段と、 上記第1乃至第3の複数の画像データから何れか一つ
を、解像度を規定するモード情報に基づいて、選択する
手段と、 上記選択された第1或いは第2の画像データを格納する
第1のメモリと、 上記第2の画像データから複数の第3の画像データを形
成するデータ展開手段と、 上記モード情報に応じて設定されている濃度パターン情
報を格納する第2のメモリと、 ドットラインを計数するカウンタと、 上記カウンタの出力と上記第1のメモリに格納されてい
る第1或いは第2の画像データとからアドレスを形成
し、該アドレスに対応する濃度パターン情報を上記第2
のメモリから読出す手段と、 上記第2のメモリから読出された濃度パターン情報及
び、制御信号に基づいて、印字を行なう手段とを備えた
ことを特徴とする印字装置。2. Data compression for forming second image data represented by a predetermined bit length by arranging data at predetermined bit positions of a plurality of consecutive first image data according to a predetermined rule. Means for selecting any one of the first to third plurality of image data based on the mode information defining the resolution, and the selected first or second image data. A first memory, data expansion means for forming a plurality of third image data from the second image data, and a second memory for storing density pattern information set according to the mode information. , A counter for counting dot lines, an address is formed from the output of the counter and the first or second image data stored in the first memory, and a density pattern corresponding to the address is formed. Second information above
And a means for printing on the basis of the density pattern information and the control signal read from the second memory.
上位2ビットを、上記第2の画像データの下位2ビット
のデータとなし、 上記任意時点の直前のタイミングで供給される第1の画
像データの上位2ビットを、上記第2の画像データの上
位2ビットのデータとなすことを特徴とする印字装置。3. The data compression means according to claim 1 or 2, wherein the upper 2 bits of the first image data supplied at a timing of an arbitrary time is replaced by the lower 2 bits of the second image data. A printing device characterized in that it is not bit data, and the upper 2 bits of the first image data supplied at a timing immediately before the arbitrary time point is made the upper 2 bits of the second image data.
タから複数の画像データを形成することを特徴とする印
字装置。4. The data expansion means according to claim 1, wherein the data expansion means forms a plurality of image data from upper and lower 2-bit data of the second image data. Printing device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4239087A JPH0690349A (en) | 1992-09-08 | 1992-09-08 | Printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4239087A JPH0690349A (en) | 1992-09-08 | 1992-09-08 | Printer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0690349A true JPH0690349A (en) | 1994-03-29 |
Family
ID=17039632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4239087A Pending JPH0690349A (en) | 1992-09-08 | 1992-09-08 | Printer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0690349A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6112029A (en) * | 1997-11-13 | 2000-08-29 | Canon Kabushiki Kaisha | Camera, exchangeable lens, and camera system |
-
1992
- 1992-09-08 JP JP4239087A patent/JPH0690349A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6112029A (en) * | 1997-11-13 | 2000-08-29 | Canon Kabushiki Kaisha | Camera, exchangeable lens, and camera system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2898061B2 (en) | Printing control method and apparatus and printing apparatus | |
US5337409A (en) | Parallel/serial data conversion system | |
JPH0690349A (en) | Printer | |
JP2000333017A (en) | Image processor for compression and expansion and electronic printer utilizing the same | |
US5347597A (en) | Image scaling for thermal printers and the like | |
JP2884551B2 (en) | Binary image printing device | |
JPH0421472A (en) | Printer controller | |
KR930023883A (en) | Area Gradient Control System and Method for Thermal Transfer Thermal Recording Equipment | |
JP4408543B2 (en) | Image forming method and apparatus | |
JPH05260285A (en) | Picture output device | |
CA2138918C (en) | Printing apparatus having toner saving function and printing method for use with the same | |
JP2773686B2 (en) | Printer device | |
JP2622950B2 (en) | Image display device | |
JP2955301B2 (en) | Image processing method | |
JPS6057387A (en) | Video smearing circuit for computer image generation type video generator | |
JP2610182B2 (en) | Video scanning frequency converter | |
JPH1027130A (en) | Picture processor and its processing method | |
KR0174557B1 (en) | Apparatus and method for intermediate level record | |
JPS62299175A (en) | Artificial half tone generating device | |
JPH0379364A (en) | Recorder | |
JP2000203103A (en) | Image data processor for printer | |
JPH06110434A (en) | Character display device | |
JPH1191208A (en) | Data converter | |
JPH0422267A (en) | Printer | |
JPH03171874A (en) | Picture information processor |