JPH0690122A - Differential amplifier circuit - Google Patents
Differential amplifier circuitInfo
- Publication number
- JPH0690122A JPH0690122A JP4264211A JP26421192A JPH0690122A JP H0690122 A JPH0690122 A JP H0690122A JP 4264211 A JP4264211 A JP 4264211A JP 26421192 A JP26421192 A JP 26421192A JP H0690122 A JPH0690122 A JP H0690122A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- collector
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、差動増幅回路に関
し、詳しくは、低い電源電圧の下でも動作可能な差動増
幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier circuit, and more particularly to a differential amplifier circuit operable even under a low power supply voltage.
【0002】[0002]
【従来の技術】図5に、従来の低電源電圧対応の差動増
幅回路の例を示す。ここで、Q1,Q2は一対の差動ト
ランジスタであり、Q4とQ6、Q3とQ5、Q7とQ
8はそれぞれカレントミラーを構成する。一対の差動ト
ランジスタ(Q1,Q2)では、トランジスタQ1はベ
ースが一対の入力信号の一方の信号Aを受けて入力信号
Aに応じてエミッタ電流を制御する。トランジスタQ2
は、ベースが一対の入力信号の他方の信号Bを受けて入
力信号Bに応じてエミッタ電流を制御する。これらのエ
ミッタ電流の和は、下流の定電流回路により一定に保た
れる。2. Description of the Related Art FIG. 5 shows an example of a conventional differential amplifier circuit compatible with a low power supply voltage. Here, Q1 and Q2 are a pair of differential transistors, Q4 and Q6, Q3 and Q5, Q7 and Q, respectively.
Reference numeral 8 constitutes a current mirror. In the pair of differential transistors (Q1, Q2), the base of the transistor Q1 receives one signal A of the pair of input signals and controls the emitter current according to the input signal A. Transistor Q2
The base receives the other signal B of the pair of input signals and controls the emitter current according to the input signal B. The sum of these emitter currents is kept constant by the constant current circuit downstream.
【0003】そこで、入力信号Aに応じてトランジスタ
Q1を介するエミッタ電流が変動すると、トランジスタ
Q2を介するエミッタ電流も逆向きに変動する。また、
入力信号Bに応じてトランジスタQ2を介するエミッタ
電流が変動すると、トランジスタQ1を介するエミッタ
電流も逆向きに変動する。この関係から、トランジスタ
Q1,Q2を介するエミッタ電流は、入力信号A,Bの
差に応じて逆向きに変動する。Therefore, when the emitter current through the transistor Q1 changes according to the input signal A, the emitter current through the transistor Q2 also changes in the opposite direction. Also,
When the emitter current through the transistor Q2 changes according to the input signal B, the emitter current through the transistor Q1 also changes in the opposite direction. From this relationship, the emitter current through the transistors Q1 and Q2 fluctuates in the opposite direction according to the difference between the input signals A and B.
【0004】さらに、トランジスタQ1を介するコレク
タ電流は、エミッタ電流とほぼ等しく、トランジスタQ
1のコレクタ側に接続されたトランジスタQ3,Q5か
らなるカレントミラーにより反転電流として複製されて
検出され、さらに、トランジスタQ7,Q8からなるカ
レントミラーにより再び反転される。一方、トランジス
タQ2を介するコレクタ電流は、やはりエミッタ電流と
ほぼ等しく、トランジスタQ2のコレクタ側に接続され
たトランジスタQ4,Q6からなるカレントミラーによ
り反転電流として複製されて検出される。Furthermore, the collector current through transistor Q1 is approximately equal to the emitter current, and transistor Q1
It is duplicated and detected as an inversion current by a current mirror composed of transistors Q3 and Q5 connected to the collector side of 1, and is again inverted by a current mirror composed of transistors Q7 and Q8. On the other hand, the collector current through the transistor Q2 is also almost equal to the emitter current, and is duplicated and detected as an inversion current by the current mirror composed of the transistors Q4 and Q6 connected to the collector side of the transistor Q2.
【0005】そして、トランジスタQ6とトランジスタ
Q8との接続点から分岐する出力ラインに、これらの複
製電流の差からなる電流信号が、出力信号Cとして出力
される。この複製電流の差電流はトランジスタQ1,Q
2を介する電流の変動分が倍加されたものとなる。した
がって、出力信号Cは、入力信号の差が増幅されたもの
となる。Then, a current signal consisting of the difference between these duplicated currents is output as an output signal C to the output line branched from the connection point between the transistor Q6 and the transistor Q8. The difference current of this duplicate current is the transistor Q1, Q
The fluctuation of the current through 2 is doubled. Therefore, the output signal C is obtained by amplifying the difference between the input signals.
【0006】[0006]
【発明が解決しようとする課題】このような従来の差動
増幅回路では、一対の電源ラインVcc,GNDの間に、
カレントミラー回路と差動トランジスタと定電流回路と
が順に接続される。しかも、カレントミラー回路は差動
トランジスタのコレクタ電流の検出回路として用いられ
ることから、カレントミラー回路の入力段トランジスタ
が挿入接続される。しかし、カレントミラー回路の入力
段トランジスタはベースとコレクタが互いに接続されて
用いられることから、そのエミッタ−コレクタ間には常
時VBE(1VF )の電圧が発生する。このため、この電
圧分だけ差動トランジスタに印加される電圧が電源電圧
よりも低くなってしまう。逆に言えば、電源電圧の最低
動作電圧がその分だけ高いものとなる。これでは、最近
の装置の小形化や電池の長寿命化に伴う電源電圧の低下
に対応できないので、問題である。In such a conventional differential amplifier circuit, between the pair of power supply lines Vcc and GND,
The current mirror circuit, the differential transistor, and the constant current circuit are sequentially connected. Moreover, since the current mirror circuit is used as a detection circuit of the collector current of the differential transistor, the input stage transistor of the current mirror circuit is inserted and connected. However, since the input stage transistor of the current mirror circuit is used with its base and collector connected to each other, a voltage of VBE (1VF) is always generated between its emitter and collector. Therefore, the voltage applied to the differential transistor by this voltage becomes lower than the power supply voltage. Conversely speaking, the minimum operating voltage of the power supply voltage becomes higher accordingly. This is a problem because it is not possible to cope with the reduction in power supply voltage due to the recent miniaturization of devices and the extension of battery life.
【0007】これに対し、カレントミラー回路の入力段
トランジスタのベースとコレクタとの間にトランジスタ
回路あるいはショットキーダイオードを挿入接続するこ
とにより(図6参照)、入力段トランジスタのベース電
位が差動トランジスタの動作電圧を制約しないようにし
て最低動作電圧を下げた回路も提案されてはいるが、ト
ランジスタ回路を用いた場合には動作状態を安定させる
のが困難であり、ショットキーダイオードを用いた場合
にはショットキーダイオード用材料が限定されることか
ら半導体製造工程が制約を受けるという不都合が残る。
この発明の目的は、このような従来技術の問題点を解決
するものであって、より低い電源電圧の下でも安定して
動作でき又は低い電源電圧の下でも高い電源電圧の下で
も安定して動作でき、且つ製造容易な差動増幅回路を実
現することである。On the other hand, by inserting and connecting a transistor circuit or a Schottky diode between the base and collector of the input stage transistor of the current mirror circuit (see FIG. 6), the base potential of the input stage transistor is changed to the differential transistor. Although a circuit has been proposed in which the minimum operating voltage is lowered by not restricting the operating voltage of the above, it is difficult to stabilize the operating state when a transistor circuit is used, and when a Schottky diode is used. However, since the material for the Schottky diode is limited, there remains a disadvantage that the semiconductor manufacturing process is restricted.
An object of the present invention is to solve the above-mentioned problems of the prior art and to stably operate even under a lower power supply voltage or stably under a lower power supply voltage or a higher power supply voltage. It is to realize a differential amplifier circuit that can operate and is easy to manufacture.
【0008】[0008]
【課題を解決するための手段】このような目的を達成す
るこの発明の差動増幅回路の第1の構成は、それぞれの
ベースに入力信号を受ける一対の差動トランジスタを有
して、前記入力信号の差を増幅して出力する差動増幅回
路において、前記差動トランジスタ対は、双方のエミッ
タが互いに接続されて第1の定電流回路に接続され、一
方のトランジスタのコレクタが第2の定電流回路の出力
段トランジスタのコレクタ−エミッタを介して所定の一
定電流を受け、他方のトランジスタのコレクタが前記第
2の定電流回路又は第3の定電流回路の出力段トランジ
スタのコレクタ−エミッタを介して所定の一定電流を受
け、前記差動トランジスタ対の前記コレクタに接続され
たそれぞれの分岐ラインに対して入力側トランジスタの
挿入接続されたカレントミラー回路を具備して前記分岐
ラインに流れるそれぞれの変動電流が検出され、これら
の変動電流から前記入力信号の差の増幅された信号が得
られるものである。A first structure of a differential amplifier circuit of the present invention which achieves the above object has a pair of differential transistors for receiving an input signal at their respective bases, In a differential amplifier circuit that amplifies and outputs a signal difference, the differential transistor pair is connected to a first constant current circuit with both emitters connected to each other, and the collector of one transistor has a second constant current circuit. A predetermined constant current is received via the collector-emitter of the output stage transistor of the current circuit, and the collector of the other transistor receives the collector-emitter of the output stage transistor of the second constant current circuit or the third constant current circuit. Receiving a predetermined constant current, the input side transistors are inserted and connected to the respective branch lines connected to the collector of the differential transistor pair. It detects respective varying current which comprises a Ntomira circuit flowing through the branch line, in which the amplified signal of the difference of the input signals from these variations current is obtained.
【0009】先の目的を達成するこの発明の差動増幅回
路の第2の構成は、それぞれのベースに入力信号を受け
る一対の差動トランジスタを有して、前記入力信号の差
を増幅して出力する差動増幅回路において、前記差動ト
ランジスタ対は、双方のエミッタが互いに接続されて第
1の定電流回路に接続され、一方のトランジスタのコレ
クタが第2の定電流回路の出力段トランジスタのコレク
タ−エミッタを介して所定の一定電流を受け、他方のト
ランジスタのコレクタが前記第2の定電流回路又は第3
の定電流回路の出力段トランジスタのコレクタ−エミッ
タを介して所定の一定電流を受け、前記差動トランジス
タ対の前記コレクタと基準ラインとの間に入力側トラン
ジスタが挿入接続されたカレントミラー回路を具備して
前記コレクタから分岐して流出するそれぞれの変動電流
が検出されこの検出された電流の反転電流が一対の電源
ラインの一方のラインから前記基準ラインへ流されるこ
とにより、これらの変動電流から前記入力信号の差の増
幅された信号が得られ、前記電源ラインの前記一方のラ
インと前記基準ラインとの間に接続されてこれらの間に
印加される電圧の増加に応じて電流が増加する受動回路
と、前記基準ラインと前記電源ラインの他方のラインと
の間に接続されて前記カレントミラー回路が定常状態で
前記基準ラインに流す電流の合計電流と前記電源電圧が
最低動作電圧であるときに前記受動回路に流がれる電流
との総計の電流を流す第4の定電流回路と、を具備する
ことにより前記基準ラインの電位が前記電源ラインの前
記一方のラインの電位に対してほぼ一定の差を保持して
追従するものである。A second configuration of the differential amplifier circuit of the present invention which achieves the above object has a pair of differential transistors for receiving an input signal at their respective bases, and amplifies the difference between the input signals. In the differential amplifier circuit for outputting, in the differential transistor pair, both emitters are connected to each other and are connected to the first constant current circuit, and the collector of one transistor is the output stage transistor of the second constant current circuit. A predetermined constant current is received via a collector-emitter, and the collector of the other transistor receives the second constant current circuit or the third constant current circuit.
A current mirror circuit in which an input side transistor is inserted and connected between the collector of the differential transistor pair and a reference line, receiving a predetermined constant current through the collector-emitter of the output stage transistor of the constant current circuit Then, each fluctuating current branched and flowing out from the collector is detected, and the reversal current of the detected current is caused to flow from one line of the pair of power supply lines to the reference line, whereby the fluctuating current is A passive amplifier that obtains an amplified signal of the difference between the input signals, is connected between the one line of the power supply line and the reference line, and increases the current according to the increase of the voltage applied between them. Circuit and the current mirror circuit connected between the reference line and the other line of the power supply line to the reference line in a steady state. Potential of the reference line by including a fourth constant current circuit for supplying a total current of the total current of the currents and the current flowing to the passive circuit when the power supply voltage is the minimum operating voltage. Is to follow the potential of the one line of the power source line while maintaining a substantially constant difference.
【0010】[0010]
【作用】第1の構成のこの発明の差動増幅回路では、一
対の電源ラインの間に、定電流回路の単段の出力段トラ
ンジスタと差動トランジスタと定電流回路とが順に接続
される。そして、一般に、単段の出力段トランジスタに
発生する電圧はベース−エミッタ間電圧よりも小さく済
む。したがって、差動トランジスタに印加される電圧は
電源電圧からの電圧降下が従来よりも少ない。言い換え
ると、電源電圧の最低動作電圧をその違いの分だけ低く
することができる。また、出力信号の生成のために用い
られている他の回路は一般的な定電流回路とカレントミ
ラー回路なので、動作が安定しており、製造も容易であ
る。In the differential amplifier circuit according to the first aspect of the present invention, the single-stage output stage transistor of the constant current circuit, the differential transistor, and the constant current circuit are sequentially connected between the pair of power supply lines. In general, the voltage generated in the single-stage output stage transistor is smaller than the base-emitter voltage. Therefore, the voltage applied to the differential transistor has less voltage drop from the power supply voltage than the conventional one. In other words, the minimum operating voltage of the power supply voltage can be lowered by the difference. Further, since other circuits used for generating the output signal are general constant current circuits and current mirror circuits, the operation is stable and the manufacturing is easy.
【0011】また、第2の構成のこの発明の差動増幅回
路では、一対の電源ラインの間に、定電流回路の単段の
出力段トランジスタと差動トランジスタと定電流回路と
が順に接続されて電源電圧の最低動作電圧が低くて済
む。しかも、他の要素回路は一般的な定電流回路とカレ
ントミラー回路と受動回路なので、低電圧でも動作が安
定しており、製造も容易である。さらに、差動トランジ
スタのコレクタから分岐する変動電流を検出するカレン
トミラー回路の基準電圧を与える第1の基準ラインの電
位が電源電圧に対してほぼ一定の差を保持して追従す
る。Further, in the differential amplifier circuit of the present invention having the second structure, the single-stage output stage transistor of the constant current circuit, the differential transistor, and the constant current circuit are sequentially connected between the pair of power supply lines. Therefore, the minimum operating voltage of the power supply voltage is low. Moreover, since the other element circuits are general constant current circuits, current mirror circuits and passive circuits, the operation is stable even at a low voltage and the manufacturing is easy. Further, the potential of the first reference line, which provides the reference voltage of the current mirror circuit that detects the fluctuation current branched from the collector of the differential transistor, follows the power supply voltage while keeping a substantially constant difference.
【0012】これにより、差動トランジスタのコレクタ
の電位も、電源電圧に対してほぼ一定の差を保持して追
従する。そこで、電源電圧が高いときには、その電源電
圧に見合った広い電圧範囲において差動トランジスタが
動作可能である。すなわち、単に安定して動作するばか
りでなく、広いダイナミックレンジを確保することがで
きる。したがって、低い電源電圧の下でも安定して動作
でき、高い電源電圧の下でも十分な性能を発揮して動作
することができる。As a result, the collector potential of the differential transistor also follows the power supply voltage while maintaining a substantially constant difference. Therefore, when the power supply voltage is high, the differential transistor can operate in a wide voltage range corresponding to the power supply voltage. That is, not only stable operation but also a wide dynamic range can be secured. Therefore, it is possible to operate stably even under a low power supply voltage, and it is possible to operate with sufficient performance even under a high power supply voltage.
【0013】[0013]
【実施例】以下、この発明の構成の差動増幅回路の第1
の実施例について、図1の回路図を参照しながら説明す
る。なお、図2はその具体例である。ここで、Q1,Q
2は一対の差動トランジスタであり、Q11とQ12、
Q21とQ22、Q23とQ24はそれぞれカレントミ
ラーを構成する。トランジスタQ1は、ベースが一対の
入力信号の一方の信号Aを受け、エミッタがトランジス
タQ2のエミッタとともに定電流回路(電流値I1)に
接続され、コレクタが定電流I3(なお、図2ではI3
=I1)を受ける。そして、トランジスタQ1のコレク
タ電流と定電流I3との差は、トランジスタQ1のコレ
クタから分岐したラインを介してカレントミラー(Q1
1,Q12)に流され、反転電流が複製される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The first embodiment of the differential amplifier circuit of the present invention
The embodiment will be described with reference to the circuit diagram of FIG. Note that FIG. 2 is a specific example. Where Q1, Q
2 is a pair of differential transistors, Q11 and Q12,
Q21 and Q22, Q23 and Q24 form a current mirror, respectively. In the transistor Q1, the base receives one of the pair of input signals A, the emitter is connected to the constant current circuit (current value I1) together with the emitter of the transistor Q2, and the collector is the constant current I3 (note that I3 in FIG. 2 is I3).
= I1) is received. The difference between the collector current of the transistor Q1 and the constant current I3 is the current mirror (Q1) via the line branched from the collector of the transistor Q1.
1, Q12) and the reversal current is duplicated.
【0014】トランジスタQ2は、ベースが一対の入力
信号の他方の信号Bを受け、エミッタがトランジスタQ
1のエミッタとともに定電流回路(電流値I1)に接続
され、コレクタが定電流I2(なお、図2ではI2=I
1)を受ける。そして、トランジスタQ2のコレクタ電
流と定電流I2との差は、トランジスタQ2のコレクタ
から分岐したラインを介してカレントミラー(Q21,
Q22)に流され、反転電流が複製される。この反転電
流は、カレントミラー(Q23,Q24)により再度反
転される。The transistor Q2 has a base for receiving the other signal B of the pair of input signals, and an emitter for the transistor Q2.
1 is connected to the constant current circuit (current value I1) together with the emitter, and the collector has a constant current I2 (where I2 = I in FIG. 2).
Receive 1). Then, the difference between the collector current of the transistor Q2 and the constant current I2 is caused by the current mirror (Q21, Q21,
Q22) and the reversal current is duplicated. This inversion current is inverted again by the current mirror (Q23, Q24).
【0015】このように、差動トランジスタ(Q1,Q
2)の上流には、定電流回路の出力段回路が接続されて
いる。この出力段回路は、例えばカレントミラー回路を
用いた定電流回路では、単段のトランジスタで済む(図
2参照)。この単段の出力段トランジスタでの電圧降下
すなわちコレクタ−エミッタ間電圧VCEは、一般に0.
1〜0.3Vであり、0.6〜0.7Vのベース−エミ
ッタ間電圧VBEよりも小さい。したがって、従来カレン
トミラーの入力段トランジスタが挿入接続されて電圧V
BEの電圧降下を要してしたものが、この発明では、定電
流回路の単段の出力段トランジスタが接続されて従来よ
りも小さな電圧VCEの電圧降下で済む。差動トランジス
タ以外の電圧降下が少なくて済むのであるから、逆に言
えば、より低い電源電圧の下でも動作することができ
る。また、定電流回路やカレントミラー回路を用いて構
成しているので、製造も容易であり、これらの動作は安
定している。In this way, the differential transistors (Q1, Q
The output stage circuit of the constant current circuit is connected upstream of 2). This output stage circuit may be a single-stage transistor in a constant current circuit using a current mirror circuit, for example (see FIG. 2). The voltage drop in the single-stage output stage transistor, that is, the collector-emitter voltage VCE is generally 0.
1 to 0.3V, which is smaller than the base-emitter voltage VBE of 0.6 to 0.7V. Therefore, the input stage transistor of the conventional current mirror is inserted and connected, and the voltage V
In the present invention, the voltage drop of BE is required, but in the present invention, the single-stage output stage transistor of the constant current circuit is connected, so that the voltage drop of VCE which is smaller than the conventional one is sufficient. Conversely, since a voltage drop other than that of the differential transistor is small, it is possible to operate in a lower power supply voltage. Further, since the constant current circuit and the current mirror circuit are used, the manufacturing is easy, and the operation of these is stable.
【0016】このような構成のもとで、トランジスタQ
1は入力信号Aに応じてエミッタ電流を制御し、トラン
ジスタQ2は入力信号Bに応じてエミッタ電流を制御す
るが、これらのエミッタ電流の和は、下流の定電流回路
により一定(I1)に保たれる。そこで、入力信号Aに
応じてトランジスタQ1を介するエミッタ電流が変動す
ると、トランジスタQ2を介するエミッタ電流も逆向き
に変動する。また、入力信号Bに応じてトランジスタQ
2を介するエミッタ電流が変動すると、トランジスタQ
1を介するエミッタ電流も逆向きに変動する。この関係
から、トランジスタQ1,Q2を介するエミッタ電流
は、入力信号A,Bの差に応じて逆向きに変動する。Under such a configuration, the transistor Q
1 controls the emitter current according to the input signal A, and the transistor Q2 controls the emitter current according to the input signal B. The sum of these emitter currents is kept constant (I1) by the constant current circuit downstream. Be drunk Therefore, when the emitter current via the transistor Q1 changes according to the input signal A, the emitter current via the transistor Q2 also changes in the opposite direction. Also, depending on the input signal B, the transistor Q
When the emitter current through 2 fluctuates, the transistor Q
The emitter current through 1 also fluctuates in the opposite direction. From this relationship, the emitter current through the transistors Q1 and Q2 fluctuates in the opposite direction according to the difference between the input signals A and B.
【0017】さらに、トランジスタQ1を介するエミッ
タ電流はコレクタ電流とほぼ等しいので、エミッタ電流
の変動は、定電流I3との差電流としてトランジスタQ
1のコレクタ側に接続された分岐ラインへの電流(変動
電流)に反映される。これがカレントミラー(Q11,
Q12)により検出されることは上述した。一方、トラ
ンジスタQ2を介するエミッタ電流はコレクタ電流とほ
ぼ等しいので、エミッタ電流の変動は、やはり定電流I
2との差電流としてトランジスタQ2のコレクタ側に接
続された分岐ラインへの電流(変動電流)に反映され
る。これがカレントミラー(Q21,Q22),(Q2
3,Q24)により検出されることも上述した。Further, since the emitter current through the transistor Q1 is almost equal to the collector current, the variation of the emitter current is expressed as a difference current with the constant current I3, so that the transistor Q is changed.
This is reflected in the current (fluctuation current) to the branch line connected to the collector side of 1. This is the current mirror (Q11,
It is described above that it is detected by Q12). On the other hand, since the emitter current through the transistor Q2 is almost equal to the collector current, the variation of the emitter current is also the constant current I.
A difference current with respect to 2 is reflected in the current (fluctuation current) to the branch line connected to the collector side of the transistor Q2. This is the current mirror (Q21, Q22), (Q2
3, Q24).
【0018】そして、トランジスタQ24とトランジス
タQ12との接続点から分岐する出力ラインに、これら
の複製された変動電流の差からなる電流信号が、出力信
号Cとして出力される。上述の如くトランジスタQ1,
Q2を介する電流の変動分は互いに逆向きに変動するこ
とから、この変動電流の差電流はトランジスタQ1,Q
2を介する電流の変動分が倍加されたものとなる。した
がって、出力信号Cは、入力信号の差が増幅されたもの
となる。すなわち、この回路は、低電源電圧の下でも正
常に動作することができる。Then, a current signal consisting of the difference between the duplicated fluctuating currents is output as the output signal C to the output line branched from the connection point between the transistor Q24 and the transistor Q12. As described above, the transistor Q1,
Since the fluctuation of the current through Q2 fluctuates in the opposite directions, the difference current of this fluctuation current is
The fluctuation of the current through 2 is doubled. Therefore, the output signal C is obtained by amplifying the difference between the input signals. That is, this circuit can operate normally even under a low power supply voltage.
【0019】また、図3に、この発明の第2の実施例と
しての回路図を示す。なお、図4は、その具体例であ
る。この回路は、上述の第1の実施例の発明の改良発明
であり、その要部すなわち差動トランジスタ対(Q1,
Q2)や定電流回路,検出用カレントミラー等は、同様
である。相違点は、検出用カレントミラー群が一対の電
源ライン間に設けられているのではなくて、一対の電源
ラインの一方のライン(Vcc)と中間電位の基準ライン
100との間に設けられていることである。さらに、抵
抗R1とダイオードD3の直列接続からなる受動回路が
検出用カレントミラー群と並列にライン(Vcc)と基準
ライン100との間に追加され、また、基準ライン10
0と一対の電源ラインの他方のライン(GND)との間
には定電流回路(電流値I4)が追加されている。Further, FIG. 3 shows a circuit diagram as a second embodiment of the present invention. Note that FIG. 4 is a specific example. This circuit is an improvement of the invention of the first embodiment described above, and its essential part, that is, the differential transistor pair (Q1,
The same applies to Q2), the constant current circuit, the detection current mirror, and the like. The difference is that the detection current mirror group is not provided between the pair of power supply lines but is provided between one line (Vcc) of the pair of power supply lines and the reference line 100 of the intermediate potential. It is that you are. Further, a passive circuit including a resistor R1 and a diode D3 connected in series is added between the line (Vcc) and the reference line 100 in parallel with the detection current mirror group.
A constant current circuit (current value I4) is added between 0 and the other line (GND) of the pair of power supply lines.
【0020】そして、電流値I4は、カレントミラー群
(Q11,Q12,Q21,Q22)が定常状態で基準
ライン100に流す電流の合計電流と、電源電圧が最低
動作電圧であるときに受動回路(R1,D3)に流がれ
る電流との総計の電流値に設定される。受動回路(R
1,D3)に流れる電流は、この回路単体で考えると、
電源ライン(Vcc)と基準ライン100間の電圧に対応
して決まり、この電圧が増加すると電流も増加する。The current value I4 is the total current of the currents flowing through the reference line 100 in the steady state of the current mirror group (Q11, Q12, Q21, Q22) and the passive circuit (when the power supply voltage is the minimum operating voltage). R1 and D3) are set to the total current value including the current flowing in. Passive circuit (R
1, D3), the current flowing in this circuit alone
It is determined corresponding to the voltage between the power supply line (Vcc) and the reference line 100, and the current increases as the voltage increases.
【0021】一方、カレントミラー群を流れる電流は、
定電流I3と定電流I2との和から定電流I1を引いた
残りであり、これは一定である。そこで、差動増幅回路
全体に組み込まれた受動回路(R1,D3)に流れる電
流は、定電流I4の制約を受け、定電流I4からカレン
トミラー群を流れる電流を引いた残りであり、これも一
定である。ところで、上述の如く元々この電流値I4は
カレントミラー群の電流と電源電圧が最低動作電圧であ
るときに受動回路(R1,D3)に流がれる電流との総
計の電流値に設定されている。これらのことから、電源
ライン(Vcc)と基準ライン100間の電圧が一定に保
たれることとなる。On the other hand, the current flowing through the current mirror group is
It is the remainder obtained by subtracting the constant current I1 from the sum of the constant current I3 and the constant current I2, which is constant. Therefore, the current flowing through the passive circuits (R1, D3) incorporated in the entire differential amplifier circuit is the rest of the constant current I4 minus the current flowing through the current mirror group due to the restriction of the constant current I4. It is constant. By the way, as described above, the current value I4 is originally set to the total current value of the current in the current mirror group and the current flowing in the passive circuits (R1, D3) when the power supply voltage is the minimum operating voltage. . For these reasons, the voltage between the power supply line (Vcc) and the reference line 100 is kept constant.
【0022】すなわち、定電流回路(I4)によって基
準ライン100の電位が制御され、基準ライン100の
電位が電源ライン(Vcc)の電位に対してほぼ一定の差
を保持して追従する。基準ライン100の電位が電源ラ
イン(Vcc)の電位に対して一定の差を保持すると、基
準ライン100の電位よりもカレントミラーの入力段ト
ランジスタでの降下電圧VBEだけ電位の高いトランジス
タQ1,Q2のコレクタ電位も、電源ライン(Vcc)の
電位に対してほぼ一定の差を保持する。That is, the potential of the reference line 100 is controlled by the constant current circuit (I4), and the potential of the reference line 100 follows the potential of the power supply line (Vcc) while maintaining a substantially constant difference. When the potential of the reference line 100 maintains a constant difference with respect to the potential of the power supply line (Vcc), the transistors Q1 and Q2 having a potential higher than the potential of the reference line 100 by the drop voltage VBE at the input stage transistor of the current mirror. The collector potential also holds a substantially constant difference with respect to the potential of the power supply line (Vcc).
【0023】これにより、電源電圧Vccが高いときに
は、トランジスタQ1,Q2のコレクタ−エミッタ間電
圧は、電源電圧Vccにほぼ匹敵する十分に高い電圧が確
保できる。そこで、入力信号A,Bは、ほぼこの電圧範
囲内の値を採ることができる。すなわち、低い電源電圧
の下での安定した動作に加えて、高い電源電圧の下では
広いダイナミックレンジを確保して動作することができ
る。なお、この回路も特別な素子等を必要とはせず、ダ
イオードD3も一般的なトランジスタのダイオード結合
されたもので十分なので、製造も容易である。As a result, when the power supply voltage Vcc is high, the collector-emitter voltage of the transistors Q1 and Q2 can be ensured at a sufficiently high voltage which is almost equal to the power supply voltage Vcc. Therefore, the input signals A and B can take values within this voltage range. That is, in addition to stable operation under a low power supply voltage, it is possible to operate with a wide dynamic range secured under a high power supply voltage. It should be noted that this circuit does not require a special element or the like, and the diode D3 can be a diode-coupled one of a general transistor, so that the manufacturing is easy.
【0024】[0024]
【発明の効果】以上の説明から理解できるように、この
発明の差動増幅回路にあっては、コレクタ−エミッタ間
電圧とベース−エミッタ間電圧との差の分だけ低い電源
電圧の下でも安定して動作することができ又は低い電源
電圧の下でも高い電源電圧の下でもダイナミックレンジ
を損なうことなく安定して動作することができ、しかも
一般的なトランジスタ回路により構成されるので半導体
製造工程を制約することもなく製造が容易であるという
効果がある。As can be understood from the above description, the differential amplifier circuit of the present invention is stable even under a power supply voltage which is low by the difference between the collector-emitter voltage and the base-emitter voltage. Can be operated in a stable manner under a low power supply voltage or a high power supply voltage without impairing the dynamic range, and since it is composed of a general transistor circuit, the semiconductor manufacturing process can be improved. There is an effect that manufacturing is easy without any restriction.
【図1】図1は、この発明の構成の差動増幅回路の第1
の実施例の回路図である。FIG. 1 is a first diagram of a differential amplifier circuit having a configuration of the present invention.
3 is a circuit diagram of the embodiment of FIG.
【図2】図2は、その具体例の詳細な回路図である。FIG. 2 is a detailed circuit diagram of the specific example.
【図3】図3は、この発明の構成の差動増幅回路の第2
の実施例の回路図である。FIG. 3 is a second diagram of the differential amplifier circuit having the configuration of the present invention.
3 is a circuit diagram of the embodiment of FIG.
【図4】図4は、その具体例の詳細な回路図である。FIG. 4 is a detailed circuit diagram of the specific example.
【図5】図5は、従来の差動増幅回路の一例である。FIG. 5 is an example of a conventional differential amplifier circuit.
【図6】図6は、従来の差動増幅回路の他の例である。FIG. 6 is another example of a conventional differential amplifier circuit.
100 基準ライン Q1,Q2 差動トランジスタ 100 reference line Q1, Q2 differential transistor
Claims (2)
の差動トランジスタを有して、前記入力信号の差を増幅
して出力する差動増幅回路において、 前記差動トランジスタ対は、双方のエミッタが互いに接
続されて第1の定電流回路に接続され、一方のトランジ
スタのコレクタが第2の定電流回路の出力段トランジス
タのコレクタ−エミッタを介して所定の一定電流を受
け、他方のトランジスタのコレクタが前記第2の定電流
回路又は第3の定電流回路の出力段トランジスタのコレ
クタ−エミッタを介して所定の一定電流を受け、 前記差動トランジスタ対の前記コレクタに接続されたそ
れぞれの分岐ラインに対して入力側トランジスタの挿入
接続されたカレントミラー回路を具備して前記分岐ライ
ンに流れるそれぞれの変動電流が検出され、これらの変
動電流から前記入力信号の差の増幅された信号が得られ
ることを特徴とする差動増幅回路。1. A differential amplifier circuit having a pair of differential transistors at respective bases for receiving an input signal and amplifying and outputting a difference between the input signals, wherein the differential transistor pair has both emitters. Are connected to each other and connected to the first constant current circuit, the collector of one transistor receives a predetermined constant current through the collector-emitter of the output stage transistor of the second constant current circuit, and the collector of the other transistor Receives a predetermined constant current through the collector-emitter of the output stage transistor of the second constant current circuit or the third constant current circuit, and connects to each branch line connected to the collector of the differential transistor pair. On the other hand, a current mirror circuit in which an input side transistor is inserted and connected is provided, and each fluctuating current flowing in the branch line is detected. Differential amplifier circuit, characterized in that the amplified signal of the difference between the input signals from these variations current is obtained.
の差動トランジスタを有して、前記入力信号の差を増幅
して出力する差動増幅回路において、 前記差動トランジスタ対は、双方のエミッタが互いに接
続されて第1の定電流回路に接続され、一方のトランジ
スタのコレクタが第2の定電流回路の出力段トランジス
タのコレクタ−エミッタを介して所定の一定電流を受
け、他方のトランジスタのコレクタが前記第2の定電流
回路又は第3の定電流回路の出力段トランジスタのコレ
クタ−エミッタを介して所定の一定電流を受け、 前記差動トランジスタ対の前記コレクタと基準ラインと
の間に入力側トランジスタが挿入接続されたカレントミ
ラー回路を具備して前記コレクタから分岐して流出する
それぞれの変動電流が検出されこの検出された電流の反
転電流が一対の電源ラインの一方のラインから前記基準
ラインへ流されることにより、これらの変動電流から前
記入力信号の差の増幅された信号が得られ、 前記電源ラインの前記一方のラインと前記基準ラインと
の間に接続されてこれらの間に印加される電圧の増加に
応じて電流が増加する受動回路と、前記基準ラインと前
記電源ラインの他方のラインとの間に接続されて前記カ
レントミラー回路が定常状態で前記基準ラインに流す電
流の合計電流と前記電源電圧が最低動作電圧であるとき
に前記受動回路に流がれる電流との総計の電流を流す第
4の定電流回路と、を具備することにより前記基準ライ
ンの電位が前記電源ラインの前記一方のラインの電位に
対してほぼ一定の差を保持して追従することを特徴とす
る差動増幅回路。2. A differential amplifier circuit having a pair of differential transistors at respective bases for receiving an input signal and amplifying and outputting a difference between the input signals, wherein the differential transistor pair has both emitters. Are connected to each other and connected to the first constant current circuit, the collector of one transistor receives a predetermined constant current through the collector-emitter of the output stage transistor of the second constant current circuit, and the collector of the other transistor Receives a predetermined constant current through the collector-emitter of the output stage transistor of the second constant current circuit or the third constant current circuit, and the input side is provided between the collector and the reference line of the differential transistor pair. A current mirror circuit in which a transistor is inserted and connected is provided, and each variable current branched and flowing out from the collector is detected and detected. By flowing an inversion current of the current from one of the pair of power supply lines to the reference line, an amplified signal of the difference between the input signals is obtained from these fluctuating currents, and the one of the one of the power supply lines is A passive circuit that is connected between a line and the reference line and has a current that increases in response to an increase in voltage applied between the line and the reference line, and is connected between the reference line and the other line of the power supply line. A fourth constant current that flows a total current of the total current that flows in the reference line in a steady state of the current mirror circuit and the current that flows in the passive circuit when the power supply voltage is the minimum operating voltage. A differential amplifier circuit, wherein the potential of the reference line follows the potential of the one line of the power supply line while maintaining a substantially constant difference.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4264211A JPH0690122A (en) | 1992-09-07 | 1992-09-07 | Differential amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4264211A JPH0690122A (en) | 1992-09-07 | 1992-09-07 | Differential amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0690122A true JPH0690122A (en) | 1994-03-29 |
Family
ID=17400038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4264211A Pending JPH0690122A (en) | 1992-09-07 | 1992-09-07 | Differential amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0690122A (en) |
-
1992
- 1992-09-07 JP JP4264211A patent/JPH0690122A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3697679B2 (en) | Stabilized power circuit | |
JPH04227104A (en) | Amplifier circuit | |
JP3082690B2 (en) | Operational amplifier circuit | |
US6903609B2 (en) | Operational amplifier | |
JPH0690122A (en) | Differential amplifier circuit | |
JPH0653756A (en) | Current mirror circuit | |
US5705952A (en) | Operational amplifier circuit | |
JP3442872B2 (en) | BTL output circuit | |
JPS60248010A (en) | Composite transistor circuit | |
JP4766732B2 (en) | Audio amplifier bias circuit | |
JPH0869332A (en) | Voltage generating circuit | |
JP2623954B2 (en) | Variable gain amplifier | |
JP3406468B2 (en) | Constant voltage generator | |
JP2503887B2 (en) | Variable gain circuit | |
JP3360911B2 (en) | Differential amplifier circuit | |
JPH04208709A (en) | Semiconductor device for voltage comparison | |
JPH01305609A (en) | Output circuit | |
JPH0498683A (en) | Differential amplifier circuit | |
JPH06310951A (en) | Differential amplifier circuit | |
JPH063868B2 (en) | Differential type comparator circuit | |
JP2001195141A (en) | Band gap reference circuit | |
JPH11168329A (en) | Base current compensation circuit | |
JP2000174562A (en) | Input circuit | |
JPH05108182A (en) | Current mirror circuit | |
JPH11136105A (en) | Voltage comparator circuit |