JPH0689088A - Synchronizing signal polarity discriminating circuit - Google Patents

Synchronizing signal polarity discriminating circuit

Info

Publication number
JPH0689088A
JPH0689088A JP4239243A JP23924392A JPH0689088A JP H0689088 A JPH0689088 A JP H0689088A JP 4239243 A JP4239243 A JP 4239243A JP 23924392 A JP23924392 A JP 23924392A JP H0689088 A JPH0689088 A JP H0689088A
Authority
JP
Japan
Prior art keywords
horizontal
signal
vertical
circuit
synchronizing signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4239243A
Other languages
Japanese (ja)
Inventor
Hitoshi Aoki
均 青木
Yoshio Odagiri
良雄 小田切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Hitachi Advanced Digital Inc
Original Assignee
Hitachi Image Information Systems Inc
Hitachi Ltd
Hitachi Video and Information System Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Image Information Systems Inc, Hitachi Ltd, Hitachi Video and Information System Inc filed Critical Hitachi Image Information Systems Inc
Priority to JP4239243A priority Critical patent/JPH0689088A/en
Publication of JPH0689088A publication Critical patent/JPH0689088A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)

Abstract

PURPOSE:To provide the synchronizing signal polarity discrimination circuit with which the DC signals corresponding to the positive and negative polarities of a horizontal or vertical synchronizing signal are exactly obtainable even with a device which has a horizontal or vertical oscillation circuit and can receive a high horizontal scanning frequency and a device which can receive plural horizontal or vertical scanning frequencies. CONSTITUTION:The voltage value of the horizontal or vertical synchronizing signal 1 is stored in a D flip-flop circuit 4 or memory circuit 4, such as analog memory, by the rising or falling timing of the output pulse signal of the horizontal or vertical oscillation circuit 5 which automatically follows up the horizontal or vertical scanning frequencies and the DC signal obtainable at its output terminal is used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン、ディス
プレイ、モニタ等の水平または垂直発振回路を有する装
置で高い水平走査周波数または複数の水平または垂直走
査周波数が受信可能な装置において、水平または垂直同
期信号の正負の極性に対応した直流信号を正確に得るた
めと、水平または垂直同期信号の正負の極性にかかわら
ず、常に正または負極性の水平または垂直同期信号を得
る回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device having a horizontal or vertical oscillating circuit such as a television, a display or a monitor, which can receive a high horizontal scanning frequency or a plurality of horizontal or vertical scanning frequencies. The present invention relates to a circuit for accurately obtaining a DC signal corresponding to positive or negative polarities of a sync signal and always obtaining a positive or negative horizontal or vertical sync signal regardless of the positive or negative polarities of a horizontal or vertical sync signal.

【0002】[0002]

【従来の技術】従来の同期信号極性判別回路は、公開特
許公報 昭64−44174の同期信号極性判別回路に
記載のように、水平または垂直同期信号を単安定マルチ
バイブレータおよび抵抗とコンデンサから成る時定数回
路で任意のパルス幅のパルス信号に変換し、このパルス
信号の立ち上がりまたは立ち下がりのタイミングで水平
または垂直同期信号の電圧値をDフリップフロップ回路
に記憶し、水平または垂直同期信号の正負の極性に対応
した直流信号を得ている。
2. Description of the Related Art A conventional sync signal polarity discriminating circuit consists of a monostable multivibrator and a resistor and a capacitor for a horizontal or vertical synchronizing signal, as described in the sync signal polarity discriminating circuit of Japanese Patent Laid-Open No. 64-44174. It is converted into a pulse signal of an arbitrary pulse width by a constant circuit, the voltage value of the horizontal or vertical synchronizing signal is stored in the D flip-flop circuit at the rising or falling timing of this pulse signal, and the positive or negative of the horizontal or vertical synchronizing signal is stored. A DC signal corresponding to the polarity is obtained.

【0003】また、水平または垂直同期信号と水平また
は垂直同期信号の正負の極性に対応した直流信号との排
他的論理和をすることで水平または垂直同期信号の正負
の極性にかかわらず、常に正または負極性の水平または
垂直同期信号を得ている。
Further, the exclusive OR of the horizontal or vertical synchronizing signal and the DC signal corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal is used to always make the positive polarity regardless of the positive or negative polarity of the horizontal or vertical synchronizing signal. Alternatively, a negative horizontal or vertical sync signal is obtained.

【0004】[0004]

【発明が解決しようとする課題】上記、従来技術での同
期信号極性判別回路では、水平または垂直同期信号を単
安定マルチバイブレータおよび抵抗とコンデンサから成
る時定数回路により任意のパルス幅のパルス信号に変換
し、このパルス信号の立ち上がりまたは立ち下がりのタ
イミングで水平または垂直同期信号の電圧値をDフリッ
プフロップ回路に記憶し、水平または垂直同期信号の正
負の極性に対応した直流信号を得ていた。このため、高
い水平走査周波数が受信可能な装置では、単安定マルチ
バイブレータおよび抵抗とコンデンサから成る時定数回
路に使用している回路素子によるパルス幅のバラツキお
よびドリフト量が大きく、また水平または垂直同期信号
の正負の極性での立ち上がり位置または立ち下がり位置
が異なるため、水平または垂直同期信号の正負の極性に
対応した直流信号を正確に得ることができないという問
題がある。また、複数の水平または垂直走査周波数が受
信可能な装置では、単安定マルチバイブレータおよび抵
抗とコンデンサから成る時定数回路で任意のパルス幅の
パルス信号に変換させているが複数の水平または垂直走
査周波数に追従していないため、水平または垂直同期信
号の正負の極性に対応した直流信号を正確に得ることが
できないという問題がある。
In the above-described sync signal polarity discriminating circuit according to the prior art, a horizontal or vertical sync signal is converted into a pulse signal having an arbitrary pulse width by a monostable multivibrator and a time constant circuit composed of a resistor and a capacitor. The voltage value of the horizontal or vertical synchronizing signal is converted and stored in the D flip-flop circuit at the rising or falling timing of this pulse signal to obtain a DC signal corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal. Therefore, in a device capable of receiving a high horizontal scanning frequency, there are large variations and drifts in the pulse width due to the circuit elements used in the time constant circuit consisting of a monostable multivibrator and resistors and capacitors, and horizontal or vertical synchronization. Since the rising position or the falling position is different depending on the positive and negative polarities of the signal, there is a problem that a DC signal corresponding to the positive or negative polarities of the horizontal or vertical sync signal cannot be accurately obtained. In a device capable of receiving multiple horizontal or vertical scanning frequencies, a time constant circuit consisting of a monostable multivibrator and a resistor and capacitor is used to convert the pulse signal into an arbitrary pulse width. Therefore, there is a problem in that a DC signal corresponding to the positive or negative polarities of the horizontal or vertical sync signal cannot be accurately obtained.

【0005】本発明の目的は、高い水平走査周波数が受
信可能な装置および複数の水平または垂直走査周波数が
受信可能な装置においても、水平または垂直同期信号の
正負の極性に対応した直流信号を正確に得ることと、こ
の直流信号を使用することにより、常に正または負極性
に統一された水平または垂直同期信号を正確に得ること
ができる同期信号極性判別回路を提供することにある。
An object of the present invention is to accurately detect a DC signal corresponding to the positive or negative polarity of a horizontal or vertical synchronizing signal even in a device capable of receiving a high horizontal scanning frequency and a device capable of receiving a plurality of horizontal or vertical scanning frequencies. And to provide a sync signal polarity discriminating circuit that can accurately obtain a horizontal or vertical sync signal that is always positive or negative by using this DC signal.

【0006】[0006]

【課題を解決するための手段】上記目的は、水平または
垂直走査周波数に自動追従している水平または垂直発振
回路の出力パルス信号の立ち上がりまたは立ち下がりの
タイミングにより水平または垂直同期信号の電圧値をD
フリップフロップ回路またはアナログメモリ等の記憶回
路に記憶し、その出力端子に得られる直流信号を使用す
ることにより、達成される。
The above-mentioned object is to determine the voltage value of a horizontal or vertical synchronizing signal at the rising or falling timing of the output pulse signal of the horizontal or vertical oscillation circuit that automatically follows the horizontal or vertical scanning frequency. D
This is achieved by storing in a storage circuit such as a flip-flop circuit or an analog memory and using a DC signal obtained at its output terminal.

【0007】[0007]

【作用】上記、同期信号極性判別回路では、水平または
垂直同期信号をDフリップフロップ回路またはアナログ
メモリ等の記憶回路のデータ信号として入力させ、複数
の水平または垂直走査周波数に自動追従している水平ま
たは垂直発振回路の出力パルス信号をDフリップフロッ
プ回路またはアナログメモリ等の記憶回路に記憶するた
めのタイミング用の信号として使用し、水平または垂直
同期信号の電圧値をDフリップフロップ回路またはアナ
ログメモリ等の記憶回路に記憶することで水平または垂
直同期信号の正負の極性に対応した直流信号を正確に得
ることができる。
In the sync signal polarity discriminating circuit, the horizontal or vertical sync signal is input as a data signal of a storage circuit such as a D flip-flop circuit or an analog memory, and the horizontal or vertical scanning frequency is automatically followed. Alternatively, the output pulse signal of the vertical oscillation circuit is used as a timing signal for storing in a storage circuit such as a D flip-flop circuit or an analog memory, and the voltage value of the horizontal or vertical synchronizing signal is used as the D flip-flop circuit or the analog memory. The direct current signal corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal can be accurately obtained by storing it in the storage circuit.

【0008】[0008]

【実施例】図1に本発明を適用した同期信号極性判別回
路の一実施例を示す。
1 shows an embodiment of a sync signal polarity discriminating circuit to which the present invention is applied.

【0009】水平または垂直同期信号1を増幅回路2で
増幅した信号をDフリップフロップ回路(記憶回路)4
のデータ端子に加える。またDフリップフロップ回路
(記憶回路)4のクロック端子には、水平または垂直発
振回路5の出力パルス信号6を加え、この出力パルス信
号6の立ち下がりのタイミングで水平または垂直同期信
号1を増幅回路2で増幅した信号の電圧値をDフリップ
フロップ回路(記憶回路)4に記憶させる。このDフリ
ップフロップ回路(記憶回路)4の出力端子には、記憶
したときの水平または垂直同期信号1の正負の極性に対
応した直流信号8が得られる。
A signal obtained by amplifying the horizontal or vertical synchronizing signal 1 by the amplifier circuit 2 is a D flip-flop circuit (memory circuit) 4
Add to the data terminal of. Further, the output pulse signal 6 of the horizontal or vertical oscillation circuit 5 is applied to the clock terminal of the D flip-flop circuit (memory circuit) 4, and the horizontal or vertical synchronization signal 1 is amplified at the falling timing of the output pulse signal 6. The voltage value of the signal amplified in 2 is stored in the D flip-flop circuit (storage circuit) 4. At the output terminal of the D flip-flop circuit (storage circuit) 4, a DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal 1 when stored is obtained.

【0010】この水平または垂直同期信号1の正負の極
性に対応した直流信号8と、水平または垂直同期信号1
を増幅回路2で増幅した信号とを排他的論理和ゲート3
の入力端子に加えることにより、排他的論理和ゲート3
の出力端子には、常に正負の極性統一された水平または
垂直同期信号7が得られ、この正負の極性統一された水
平または垂直同期信号7を水平または垂直発振回路5に
加わえることで水平または垂直同期信号1と同期した水
平または垂直発振回路5の出力パルス信号6を得ること
ができる。
The DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical sync signal 1 and the horizontal or vertical sync signal 1
And the signal amplified by the amplifier circuit 2 with the exclusive OR gate 3
Exclusive OR gate 3 by adding to the input terminal of
The horizontal or vertical sync signal 7 with positive and negative polarities unified is always obtained at the output terminal of, and by adding the horizontal or vertical sync signal 7 with positive and negative polarities unified to the horizontal or vertical oscillator circuit 5, It is possible to obtain the output pulse signal 6 of the horizontal or vertical oscillation circuit 5 synchronized with the vertical synchronizing signal 1.

【0011】従って、この水平または垂直発振回路5の
出力パルス信号6が水平または垂直同期信号1に自動追
従し、極性が変化しなく、1周期内のHighとLow
の比率がほとんど変わらないため、水平または垂直同期
信号1の正負の極性に対応した直流信号8を正確に得る
ことができる。
Therefore, the output pulse signal 6 of the horizontal or vertical oscillating circuit 5 automatically follows the horizontal or vertical synchronizing signal 1, and the polarity does not change, and High and Low within one cycle.
, The DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal 1 can be accurately obtained.

【0012】次に図1の一実施例の各信号動作につい
て、図2を用いて詳細に説明する。
Next, each signal operation of the embodiment of FIG. 1 will be described in detail with reference to FIG.

【0013】水平または垂直同期信号1の正極性のとき
の範囲(a)でDフリップフロップ回路(記憶回路)4
に記憶している内容は、水平または垂直発振回路5の出
力パルス信号6の一回目の立ち下がりのタイミングでH
ighよりLowに変化し、二回目、三回目の立ち下が
りのタイミングでは、Lowを持続する。また、Dフリ
ップフロップ回路(記憶回路)4の出力端子に発生する
水平または垂直同期信号1の正負の極性に対応した直流
信号8も、同様に変化する。このDフリップフロップ回
路(記憶回路)4の出力端子に発生する水平または垂直
同期信号1の正負の極性に対応した直流信号8と水平ま
たは垂直同期信号1との排他的論理和をすることによ
り、水平または垂直同期信号1と同極性のパルス信号、
即ち正極性のパルス信号が得られる。
The D flip-flop circuit (memory circuit) 4 in the range (a) when the horizontal or vertical synchronizing signal 1 has a positive polarity.
The contents stored in H are at the timing of the first falling edge of the output pulse signal 6 of the horizontal or vertical oscillation circuit 5.
It changes from Low to Low, and continues to be Low at the timing of the second and third falling edges. Further, the DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal 1 generated at the output terminal of the D flip-flop circuit (memory circuit) 4 also changes. By exclusive ORing the DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical sync signal 1 generated at the output terminal of the D flip-flop circuit (memory circuit) 4 and the horizontal or vertical sync signal 1, A pulse signal with the same polarity as the horizontal or vertical sync signal 1,
That is, a positive pulse signal is obtained.

【0014】また水平または垂直同期信号1の負極性の
ときの範囲(b)でDフリップフロップ回路(記憶回
路)4に記憶している内容は、水平または垂直発振回路
5の出力パルス信号6の一回目の立ち下がりのタイミン
グでLowよりHighに変化し、二回目、三回目の立
ち下がりのタイミングでは、Highを持続する。ま
た、Dフリップフロップ回路(記憶回路)4の出力端子
に発生する水平または垂直同期信号1の正負の極性に対
応した直流信号8も、同様に変化する。このDフリップ
フロップ(記憶回路)4の出力端子に発生する水平また
は垂直同期信号1の正負の極性に対応した直流信号8と
水平または垂直同期信号1との排他的論理和をすること
により、水平または垂直同期信号1と逆極性のパルス信
号、即ち正極性パルス信号が得られる。
The contents stored in the D flip-flop circuit (memory circuit) 4 in the range (b) when the horizontal or vertical synchronizing signal 1 has the negative polarity are the output pulse signal 6 of the horizontal or vertical oscillator circuit 5. It changes from Low to High at the timing of the first fall, and remains High at the timing of the second and third fall. Further, the DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal 1 generated at the output terminal of the D flip-flop circuit (memory circuit) 4 also changes. The exclusive OR of the DC signal 8 corresponding to the positive or negative polarity of the horizontal or vertical synchronizing signal 1 generated at the output terminal of the D flip-flop (memory circuit) 4 and the horizontal or vertical synchronizing signal 1 is used to determine the horizontal Alternatively, a pulse signal having a polarity opposite to that of the vertical synchronizing signal 1, that is, a positive polarity pulse signal is obtained.

【0015】従って、本回路に正または負極性の水平ま
たは垂直同期信号1が入力されたとき、排他的論理和の
出力端子には極性統一された水平または垂直同期信号7
を得ることができ、この極性統一された水平または垂直
同期信号7が水平または垂直発振回路5に加わることに
より、水平または垂直同期信号1に同期した水平または
垂直発振回路5の出力パルス信号6を得ることができ
る。
Therefore, when a positive or negative polarity horizontal or vertical synchronizing signal 1 is input to this circuit, the exclusive OR output terminal has a unified horizontal or vertical synchronizing signal 7.
By adding the horizontal or vertical synchronizing signal 7 having the same polarity to the horizontal or vertical oscillating circuit 5, the output pulse signal 6 of the horizontal or vertical oscillating circuit 5 synchronized with the horizontal or vertical synchronizing signal 1 can be obtained. Obtainable.

【0016】[0016]

【発明の効果】本発明によれば、水平または垂直発振回
路を有し、高い水平走査周波数が受信可能な装置または
複数の水平または垂直走査周波数が受信可能な装置にお
いて、水平または垂直同期信号の正負の極性に対応した
直流信号を正確に得ることができ、この直流信号と水平
または垂直同期信号との排他的論理和をすることによ
り、常に正または負極性の水平または垂直同期信号を得
ることができるという効果がある。
According to the present invention, in a device having a horizontal or vertical oscillation circuit and capable of receiving a high horizontal scanning frequency or a device capable of receiving a plurality of horizontal or vertical scanning frequencies, a horizontal or vertical synchronizing signal of A direct current signal corresponding to positive and negative polarities can be accurately obtained, and a positive or negative polarity horizontal or vertical synchronization signal is always obtained by exclusive ORing the direct current signal and the horizontal or vertical synchronization signal. There is an effect that can be.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した同期信号極性判別回路の一実
施例を示す図である。
FIG. 1 is a diagram showing an embodiment of a sync signal polarity discriminating circuit to which the present invention is applied.

【図2】本発明を適用した同期信号極性判別回路の一実
施例の各信号動作波形を示す図である。
FIG. 2 is a diagram showing respective signal operation waveforms of an embodiment of a sync signal polarity discriminating circuit to which the present invention is applied.

【符号の説明】[Explanation of symbols]

1…水平または垂直同期信号、 2…増幅回路、 3…排他的論理和ゲート、 4…Dフリップフロップ(記憶回路)、 5…水平または垂直発振回路、 6…出力パルス信号、 7…極性統一された水平または垂直同期信号、 8…同期信号の正負の極性に対応したHighまたはL
ow直流信号、 9…トランジスタ。
1 ... Horizontal or vertical synchronizing signal, 2 ... Amplifying circuit, 3 ... Exclusive OR gate, 4 ... D flip-flop (memory circuit), 5 ... Horizontal or vertical oscillating circuit, 6 ... Output pulse signal, 7 ... Unified polarity Horizontal or vertical sync signal, 8 ... High or L corresponding to positive and negative polarities of the sync signal
ow DC signal, 9 ... Transistor.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】水平または垂直発振回路の出力パルス信号
の立ち上がりまたは立ち下がりのタイミングで、水平ま
たは垂直同期信号の電圧値をDフリップフロップ回路ま
たはアナログメモリ等の記憶回路に記憶し、水平または
垂直同期信号の正負の極性に対応した直流信号を得るこ
とを特徴とする同期信号極性判別回路。
1. A voltage value of a horizontal or vertical synchronizing signal is stored in a storage circuit such as a D flip-flop circuit or an analog memory at the rising or falling timing of an output pulse signal of the horizontal or vertical oscillation circuit, and the horizontal or vertical synchronization signal is stored. A sync signal polarity discriminating circuit, characterized in that a DC signal corresponding to positive or negative polarities of the sync signal is obtained.
【請求項2】水平または垂直同期信号と、前記水平また
は垂直同期信号の正負の極性に対応した直流信号から、
水平または垂直同期信号の正負の極性にかかわらず、常
に正または負極性の水平または垂直同期信号を発生させ
るための排他的論理和ゲート回路等を設けたことを特徴
とする請求項1記載の同期信号極性判別回路。
2. A horizontal or vertical synchronizing signal and a DC signal corresponding to positive or negative polarities of the horizontal or vertical synchronizing signal,
2. The synchronization according to claim 1, further comprising an exclusive OR gate circuit or the like for always generating a positive or negative horizontal or vertical synchronizing signal regardless of the positive or negative polarity of the horizontal or vertical synchronizing signal. Signal polarity determination circuit.
JP4239243A 1992-09-08 1992-09-08 Synchronizing signal polarity discriminating circuit Pending JPH0689088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4239243A JPH0689088A (en) 1992-09-08 1992-09-08 Synchronizing signal polarity discriminating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4239243A JPH0689088A (en) 1992-09-08 1992-09-08 Synchronizing signal polarity discriminating circuit

Publications (1)

Publication Number Publication Date
JPH0689088A true JPH0689088A (en) 1994-03-29

Family

ID=17041872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4239243A Pending JPH0689088A (en) 1992-09-08 1992-09-08 Synchronizing signal polarity discriminating circuit

Country Status (1)

Country Link
JP (1) JPH0689088A (en)

Similar Documents

Publication Publication Date Title
KR870000822A (en) Image pickup and display
KR910017358A (en) Carrier Reset FM Modulator and FM Signal Modulation Method
JPH0689088A (en) Synchronizing signal polarity discriminating circuit
JP2690358B2 (en) display
JPS61269595A (en) Video signal processing device
KR920010030B1 (en) Circuit for producing clamp pulse
JPH01156631U (en)
KR930003094A (en) Jitter Detection Circuit
JPH0127326Y2 (en)
JP2936800B2 (en) Signal generator
KR860007832A (en) Standing clock generation circuit of the time base correction device
KR0160119B1 (en) Blanking and field signal detection circuit
JP3032337B2 (en) Test equipment for semiconductor integrated circuit devices
JPH0528849Y2 (en)
KR890001356Y1 (en) Integrated circuit of digital synchroning signal
KR940001840Y1 (en) Automatic transfer circuit of monitor
JP3258715B2 (en) Horizontal synchronization circuit
KR900004190Y1 (en) Mode finding for monitor
JPS5837166Y2 (en) S curve
KR900002812B1 (en) Frequency distinguishig circuit for horizanfal synchronizing signal
JPS5986789U (en) Time axis fluctuation correction device
JPS61174875A (en) Direct current reproducing circuit
JPH0727355B2 (en) Horizontal frequency switching circuit
KR0180617B1 (en) Field discriminating circuit
JPH04129192U (en) Synchronous signal polarity identification circuit