JPH0689073A - Active matrix type liquid crystal display device - Google Patents

Active matrix type liquid crystal display device

Info

Publication number
JPH0689073A
JPH0689073A JP23944692A JP23944692A JPH0689073A JP H0689073 A JPH0689073 A JP H0689073A JP 23944692 A JP23944692 A JP 23944692A JP 23944692 A JP23944692 A JP 23944692A JP H0689073 A JPH0689073 A JP H0689073A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
data
bus line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23944692A
Other languages
Japanese (ja)
Inventor
Hiroshi Murakami
浩 村上
Takayuki Hoshiya
隆之 星屋
Masashi Itokazu
昌史 糸数
Kenichi Nakabayashi
謙一 中林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23944692A priority Critical patent/JPH0689073A/en
Publication of JPH0689073A publication Critical patent/JPH0689073A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE:To correct a visual angle with practicability by varying correction multilevel voltage. CONSTITUTION:An impressed voltage correcting means 14 includes a holding means 17 holding the basic correction factor of each number or every representative number of a scanning bus line, and adjusting parts 16 and 19 for additively and subtractively adjusting the largeness of an already adjusted correction factor generated based on the basic correction factor, and corrects display voltage V0-VN-1 impressed on the picture element electrode of a liquid crystal cell 10 or common voltage VC impressed on the common electrode of the liquid crystal cell are corrected by using the already adjusted correction factor additively and subtractively adjusted by the adjusting part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリクス
型液晶表示装置に関し、特に、視角の違いによって発生
する液晶パネルの縦方向における明暗バラツキの補正技
術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type liquid crystal display device, and more particularly to a technique for correcting variation in brightness and darkness in a vertical direction of a liquid crystal panel caused by a difference in viewing angle.

【0002】[0002]

【従来の技術】図11は、従来の液晶表示装置のブロッ
ク図であり、薄膜トランジスタ(TFT:thin film tr
ansistor)アレイを有するアクティブマトリクス型表示
装置の例である。図11において、1はディジタル表示
データや転送クロック(画素クロック)Ck、水平同期
信号HS及び垂直同期信号Vs等を発生する表示データ
発生源(例えばパソコン)である。液晶表示装置2は、
液晶パネル3、スキャンバスドライバ4及びデータバス
ドライバ5を備えると共に、スキャン用の電源回路6、
データ用の電源回路7及びコモン用の電源回路8を備え
る。ここに、液晶パネル3は、n本のデータバスライン
(代表してDB1 )及びm本のスキャンバスライン(代
表してSB1 )並びに各データバスラインとスキャンバ
スラインの交差点に接続されたn×m個の液晶セル(代
表してM1 )を備えるものであり、スキャンバスライン
SB1 に所定の電圧(ゲートオン電圧VON)を印加する
と、液晶セルM1 のTFTがオンとなってデータバスラ
インDB1 と液晶セルM1 の画素電極G1 とが接続さ
れ、データバスラインDB1 に印加された表示電圧VD
と共通電極Cの電圧(一定の電圧;いわゆるコモン電圧
C )との電位差に応じた透過率変化を両電極G1 、C
間の液晶材料に生じさせ、表示データに応じた輝度を得
るものである。
2. Description of the Related Art FIG. 11 is a block diagram of a conventional liquid crystal display device, which is a thin film transistor (TFT).
2 is an example of an active matrix type display device having an anistor) array. In FIG. 11, reference numeral 1 is a display data generating source (for example, a personal computer) that generates digital display data, a transfer clock (pixel clock) Ck, a horizontal synchronizing signal HS, a vertical synchronizing signal Vs, and the like. The liquid crystal display device 2 is
A liquid crystal panel 3, a scan bus driver 4, and a data bus driver 5 are provided, and a power supply circuit 6 for scanning is provided.
A power supply circuit 7 for data and a power supply circuit 8 for common are provided. Here, the liquid crystal panel 3 is connected to n data bus lines (typically DB 1 ) and m scan bus lines (typically SB 1 ) and the intersections of the respective data bus lines and the scan bus lines. The liquid crystal cell includes n × m liquid crystal cells (typically M 1 ) and when a predetermined voltage (gate-on voltage V ON ) is applied to the scan bus line SB 1 , the TFT of the liquid crystal cell M 1 is turned on. and a pixel electrode G 1 of the data bus lines DB 1 and the liquid crystal cell M 1 is connected, the display is applied to the data bus line DB 1 voltage V D
And the voltage of the common electrode C (constant voltage; so-called common voltage V C ) depending on the potential difference between the two electrodes G 1 , C.
It is generated in the liquid crystal material in between to obtain the brightness according to the display data.

【0003】データバスラインDB1 に印加される表示
電圧VD は、データ用の電源回路7で作られた多段階の
電圧(以下、基準電圧)の1つであり、画素の階調に対
応して選ばれたものである。例えば、当該液晶表示装置
2がN階調表示であれば、基準電圧はV0 〜VN-1 まで
のN種類になる。V0 を白レベル(又は黒レベル)に対
応させると共に、VN-1 を黒レベル(又は白レベル)に
対応させ、かつ、これらの間の分圧電圧V1 〜VN-2
白レベルと黒レベルの間の中間調に対応させる。
The display voltage V D applied to the data bus line DB 1 is one of multi-level voltages (hereinafter referred to as reference voltage) generated by the power supply circuit 7 for data, and corresponds to the gradation of the pixel. It was chosen by. For example, when the liquid crystal display device 2 displays N gradations, the reference voltages are N kinds from V 0 to V N−1 . V 0 corresponds to a white level (or black level), V N-1 corresponds to a black level (or white level), and the divided voltages V 1 to V N-2 between them correspond to a white level. Corresponds to the halftone between black and black levels.

【0004】ところで、液晶は見る角度(視角φ)によ
って透過率特性が変化することが知られている。図12
は液晶パネルの1つの画素について、その輝度(透過率
に相当)と視角φの関係を表したグラフである。今、液
晶セルの印加電圧を例えば3Vとすると、当該画素を正
面から見たとき(φ=0°)に比べて見下ろした(φ=
−30°)ときの方が明るく見え、また、同じく正面か
ら見たときに比べて見上げた(φ=+30°)方が暗く
見える。すなわち、液晶パネルの縦方向の明るさが不均
一になるといった不具合があり、これは特に、視角φの
大きい大画面液晶パネルを作る場合の障害になる。な
お、液晶パネルの左右方向についても同様な不具合を生
じるが、これについては、一般に、例えば偏向板を使用
することによって改善している。
By the way, it is known that the transmittance characteristic of liquid crystal changes depending on the viewing angle (viewing angle φ). 12
3 is a graph showing the relationship between the brightness (corresponding to the transmittance) and the viewing angle φ for one pixel of the liquid crystal panel. Now, assuming that the applied voltage of the liquid crystal cell is, for example, 3 V, the pixel is looked down (φ = 0 °) compared to when it is viewed from the front (φ = 0 °).
At −30 °, it looks brighter, and at the same time when looking up from the front, it looks darker (φ = + 30 °). That is, there is a problem that the brightness of the liquid crystal panel in the vertical direction becomes non-uniform, which is an obstacle particularly when a large-screen liquid crystal panel having a large viewing angle φ is produced. A similar problem occurs in the left-right direction of the liquid crystal panel, which is generally improved by using a deflector, for example.

【0005】上記不具合を解決するものとして、本出願
人は先に「アクティブマトリクス型液晶パネル用駆動回
路」(特願平4−162820号 平成4年6月22日
付出願)を提案している。この先願の技術は、メモリ内
に保持したN階調の補正階調電圧をスキャンバスライン
の位置ごとに読み出し、その読み出された補正階調電圧
を用いて、表示データに対応する選択階調電圧を補正し
ようとするものである。
As a solution to the above-mentioned problems, the present applicant has previously proposed an "active matrix type liquid crystal panel drive circuit" (Japanese Patent Application No. 4-162820, filed on Jun. 22, 1992). According to the technology of this prior application, the corrected gradation voltage of N gradations stored in the memory is read for each position of the scan bus line, and the read corrected gradation voltage is used to select the selected gradation corresponding to the display data. It is intended to correct the voltage.

【0006】これによれば、例えば、液晶パネルの上方
に位置(見上げる位置)するスキャンラインに対しては
「正方向」の補正階調電圧とする一方、液晶パネルの下
方に位置(見下げる位置)するスキャンラインに対して
は「負方向」の補正階調電圧とすることにより、例え
ば、図12のφ=−30°の特性線とφ=+30°の特
性線を、φ=0°の特性線に接近させることができ、液
晶パネルに「正対した場合」の縦方向の輝度を均一化で
きる。
According to this, for example, for the scan line located above the liquid crystal panel (position to look up), the correction gradation voltage in the "forward direction" is applied, while on the other hand, to the position below the liquid crystal panel (position to look down). By setting the correction grayscale voltage in the “negative direction” for the scan line to be), for example, the characteristic line of φ = −30 ° and the characteristic line of φ = + 30 ° of FIG. It is possible to make it close to the characteristic line, and to make the brightness in the vertical direction "when facing the liquid crystal panel" uniform.

【0007】[0007]

【発明が解決しようとする課題】かかる先願の技術は、
要するに、液晶パネルと目線の関係を“一定”に保った
状態で縦方向の輝度が均一化するような補正階調電圧を
求め、この補正階調電圧をメモリに保持するというもの
である。しかしながら、液晶パネルを実際に使用すると
きの目線は必ずしも上記設定時の目線と一致しないか
ら、補正階調電圧が不適切となることがあり、実用性に
劣るといった問題点があった。 [目的]そこで、本発明は、補正階調電圧を可変とする
ことにより、実用性を備えた視角補正技術の提供を目的
とする。
The technique of the prior application is as follows.
In short, the correction gradation voltage that makes the luminance in the vertical direction uniform is obtained while the relationship between the liquid crystal panel and the line of sight is kept "constant", and the correction gradation voltage is stored in the memory. However, since the line of sight when the liquid crystal panel is actually used does not always match the line of sight when the above setting is made, the corrected gray scale voltage may become inappropriate, resulting in poor practicality. [Object] Therefore, an object of the present invention is to provide a practical viewing angle correction technique by making the correction gradation voltage variable.

【0008】[0008]

【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図1に示すように、水平走査信
号に同期して液晶パネルのスキャンバスラインを順次に
選択しその選択スキャンバスラインにゲートオン電圧を
印加するスキャンバスドライバと、画素クロックに同期
して多階調表現の画素データを入力し同液晶パネルのデ
ータバスラインを同時に選択しその選択データバスライ
ンに前記多階調表現の画素データに対応した大きさの表
示電圧を印加するデータバスドライバと、前記スキャン
バスラインと前記データバスラインの交差点に設けら
れ、その画素電極に印加された前記表示電圧と共通電極
に印加されたコモン電圧との電圧差に応じて透過率を変
化させて前記多階調表現の画素データに対応した輝度を
表示する液晶セルと、前記液晶セルの画素電極に印加す
る表示電圧又は同液晶セルの共通電極に印加するコモン
電圧を、前記選択スキャンバスラインの番号に応じて変
化させる印加電圧補正手段と、を備えるアクティブマト
リクス型液晶表示装置において、前記印加電圧補正手段
は、前記スキャンバスラインの各番号又は代表番号ごと
の基本補正係数を保持する保持手段と、該基本補正係数
に基づいて生成する調節済補正係数の大きさを加減調節
する調節部と、を含み、前記調節部によって加減調節さ
れた調節済補正係数を用いて、前記液晶セルの画素電極
に印加する表示電圧又は同液晶セルの共通電極に印加す
るコモン電圧を補正することを特徴とする。
In order to achieve the above-mentioned object, the present invention sequentially selects the scan bus lines of the liquid crystal panel in synchronism with the horizontal scanning signal, as shown in the principle diagram of FIG. The scan bus driver that applies a gate-on voltage to the scan canvas line and the pixel data of multi-gradation expression are input in synchronization with the pixel clock to simultaneously select the data bus line of the same LCD panel and select the multi-level data bus line to A data bus driver for applying a display voltage of a magnitude corresponding to the pixel data of the tonal representation, and the display voltage applied to the pixel electrode and the common electrode provided at the intersection of the scan bus line and the data bus line. A liquid crystal cell that displays the brightness corresponding to the pixel data of the multi-gradation expression by changing the transmittance according to the voltage difference from the applied common voltage; An active matrix liquid crystal display comprising: an applied voltage correction unit that changes the display voltage applied to the pixel electrode of the liquid crystal cell or the common voltage applied to the common electrode of the liquid crystal cell according to the number of the selected scan bus line. In the apparatus, the applied voltage correction means adjusts the holding means for holding the basic correction coefficient for each number or representative number of the scan bus line and the size of the adjusted correction coefficient generated based on the basic correction coefficient. And adjusting the display voltage applied to the pixel electrode of the liquid crystal cell or the common voltage applied to the common electrode of the liquid crystal cell by using the adjusted correction coefficient adjusted by the adjustment unit. It is characterized by doing.

【0009】[0009]

【作用】本発明では、基本補正係数を可変とすることが
でき、液晶パネルと目線の関係に対応した適正な基本補
正係数が得られる。
In the present invention, the basic correction coefficient can be made variable, and an appropriate basic correction coefficient corresponding to the relationship between the liquid crystal panel and the line of sight can be obtained.

【0010】[0010]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図2〜図7は本発明に係るアクティブマトリクス
型液晶表示装置の第1実施例を示す図である。図2にお
いて、10は液晶パネル(詳細構成は図11の符号3を
参照)、11はディジタル表示データDINを1スキャン
ラインずつ画素単位に並び替えると共に、各画素データ
の階調情報に対応する1つの電圧を複数の基準電圧V0
〜VN- 1 の中から選択して液晶パネル10のデータバス
ラインに印加するデータバスドライバ、12は複数の基
準電圧V0 〜VN-1 を発生すると共に、該電圧のそれぞ
れを印加電圧補正手段14からの補正電圧ΔVD に従っ
て補正するデータ用電源回路、13は液晶パネル10の
共通電極に印加する一定の電圧(コモン電圧VC)を発
生すると共に、要すれば、該コモン電圧VC を印加電圧
補正手段14からの補正電圧(ΔVD )に従って補正す
るコモン用電源回路である。なお、この他にもスキャン
バスドライバやスキャン用電源回路等を備えるが、発明
に直接関係しないのでここでは省略している。
Embodiments of the present invention will be described below with reference to the drawings. 2 to 7 are views showing a first embodiment of an active matrix type liquid crystal display device according to the present invention. In FIG. 2, 10 is a liquid crystal panel (see reference numeral 3 in FIG. 11 for the detailed configuration), 11 is a digital display data D IN which is rearranged for each scan line pixel by pixel, and corresponds to gradation information of each pixel data. One voltage is converted into a plurality of reference voltages V 0
˜V N− 1 selected from the data bus drivers and applied to the data bus lines of the liquid crystal panel 10, the reference numeral 12 generates a plurality of reference voltages V 0 to V N−1 , and applies each of the voltages. The data power supply circuit 13 for correction according to the correction voltage ΔV D from the correction means 14 generates a constant voltage (common voltage V C ) to be applied to the common electrode of the liquid crystal panel 10 and, if necessary, the common voltage V D. This is a common power supply circuit for correcting C according to the correction voltage (ΔV D ) from the applied voltage correction means 14. Although a scan bus driver, a scan power supply circuit, and the like are provided in addition to these, they are omitted here because they are not directly related to the invention.

【0011】ここで、印加電圧補正手段14は、計数手
段15、第1調節部16、保持手段17、補正電圧生成
手段18及び第2調節部19を備えており、計数手段1
5は、水平同期信号Hsを計数してスキャンバスライン
の番号を表す信号#を出力するもの、第1調節部16
は、マニュアル操作によって1つの選択信号SELを出
力するものである。また、保持手段17は、タイプの異
なる複数(例えば3つ)の特性データ17a〜17cを
格納するもので、各特性データは、スキャンバスライン
の番号順(または代表番号順)にアドレスが付与された
多数の単位データからなり、その単位データの各々が発
明の要旨に記載の基本補正係数に相当する。この保持手
段17によれば、信号SELに従って1つの特性データ
が選択され、選択された特性データの中の1つの単位デ
ータ(基本補正係数)が前記信号#に従って読み出され
る。符号HD は読み出された基本補正係数を表してい
る。
Here, the applied voltage correction means 14 comprises a counting means 15, a first adjusting section 16, a holding means 17, a correction voltage generating means 18 and a second adjusting section 19, and the counting means 1
Reference numeral 5 is a unit for counting the horizontal synchronizing signal Hs and outputting a signal # representing the number of the scan bus line, the first adjusting unit 16
Outputs one selection signal SEL by manual operation. The holding means 17 stores a plurality (for example, three) of characteristic data 17a to 17c of different types, and each characteristic data is given an address in the order of scan bus line numbers (or in the order of representative numbers). It is composed of a large number of unit data, and each of the unit data corresponds to the basic correction coefficient described in the gist of the invention. According to the holding means 17, one characteristic data is selected according to the signal SEL, and one unit data (basic correction coefficient) in the selected characteristic data is read according to the signal #. Reference numeral H D represents the read basic correction coefficient.

【0012】補正電圧生成手段18は、保持手段17か
ら読み出された基本補正係数HD をアナログ電圧に変換
し、さらに、そのアナログ電圧に任意のオフセット量を
加えると共に、そのアナログ電圧を任意の増幅度(ゲイ
ン)で増幅して、調節済補正計数に相当する補正電圧Δ
D を生成するものである。また、第2調節部19は、
マニュアル操作によって任意のオフセット操作量HOFS
と任意のゲイン操作量HGAINを発生するものである。
The correction voltage generation means 18 converts the basic correction coefficient H D read from the holding means 17 into an analog voltage, further adds an arbitrary offset amount to the analog voltage, and further converts the analog voltage into an arbitrary voltage. The correction voltage Δ that is amplified by the gain and corresponds to the adjusted correction count
V D is generated. In addition, the second adjusting unit 19,
Any offset operation amount H OFS by manual operation
And an arbitrary gain manipulated variable H GAIN .

【0013】従って、上記の保持手段17は、スキャン
バスラインの各番号又は代表番号ごとの基本補正係数を
保持する保持手段に相当するものであり、また、第1調
節部16又は第2調節部は、該基本補正係数の大きさを
加減調節する調節部に相当するものである。このような
構成において、保持手段17に格納するそれぞれの特性
データ17a〜17cは、液晶パネルと目線との関係に
基づいて設定される。例えば、液晶パネルに正対したと
きに、パネルの上方から下方になるにつれて「暗」から
「明」に変化して見えるような液晶パネルの場合には、
スキャンバスラインの番号順に「明」から「暗」へと徐
々に輝度を変化させ得るような基本補正係数の配列を有
する特性データを設定する。第1調節部16を操作して
この特性データを選択すると、スキャンバスラインの番
号順に保持手段17から読み出された基本補正係数によ
って、基準電圧V0 〜VN-1 のそれぞれが補正されるた
め、液晶パネルに正対した場合に限り、液晶パネル10
の縦方向の輝度が均一化して見える。
Therefore, the holding means 17 corresponds to a holding means for holding the basic correction coefficient for each number or representative number of the scan bus line, and the first adjusting section 16 or the second adjusting section. Corresponds to an adjusting unit that adjusts the magnitude of the basic correction coefficient. In such a configuration, the respective characteristic data 17a to 17c stored in the holding means 17 are set based on the relationship between the liquid crystal panel and the line of sight. For example, in the case of a liquid crystal panel that appears to change from “dark” to “bright” from the top to the bottom of the panel when facing the liquid crystal panel,
Characteristic data having an array of basic correction coefficients capable of gradually changing the brightness from “bright” to “dark” in the order of the numbers of the canvas lines is set. When the characteristic data is selected by operating the first adjusting unit 16, each of the reference voltages V 0 to V N-1 is corrected by the basic correction coefficient read from the holding unit 17 in the order of the scan bus line numbers. Therefore, only when the liquid crystal panel is directly faced, the liquid crystal panel 10
The brightness in the vertical direction appears to be uniform.

【0014】液晶パネルを見下ろす場合又は見上げる場
合は、液晶パネルの縦方向の輝度分布が均一化するよう
に、特性データの形状(具体的にはオフセットと傾き)
を変化させる。これには、第2調節部19を操作してオ
フセット操作量HOFS とゲイン操作量HGAINを適宜に調
節すればよい。また、液晶パネルの縦方向の輝度分布が
一様でない場合、例えば、液晶パネルの縦方向の輝度が
「暗」から「明」に変化した後、再び「暗」に反転する
ような場合には、それに適合した特性データを保持手段
17に格納しておき、その特性データを第1調節部16
の操作によって選択すればよい。
When looking down or looking up at the liquid crystal panel, the shape of the characteristic data (specifically, the offset and inclination) so that the luminance distribution in the vertical direction of the liquid crystal panel becomes uniform.
Change. For this purpose , the second adjustment unit 19 may be operated to appropriately adjust the offset operation amount H OFS and the gain operation amount H GAIN . In addition, when the vertical luminance distribution of the liquid crystal panel is not uniform, for example, when the vertical luminance of the liquid crystal panel changes from “dark” to “bright” and then it is inverted to “dark” again, , The characteristic data suitable for it is stored in the holding means 17, and the characteristic data is stored in the first adjusting unit 16.
It may be selected by the operation of.

【0015】図3は第1実施例の具体的な構成図であ
る。20は計数手段としてのカウンタ、21は第1調節
部としてのディップスイッチ、22は保持手段としての
メモリ、23は補正電圧生成手段としての電圧生成回
路、24は第2調節部としてのデータ発生回路であり、
電圧生成回路23はD/A変換器23a、加算器23b
及び増幅器23cを備え、また、データ発生回路24は
マニュアル操作によって任意のオフセット操作量HOFS
を発生する第1データ発生部24a及びマニュアル操作
によって任意のゲイン操作量HGAINを発生する第2デー
タ発生部24bを備える。上記のカウンタ20、ディッ
プスイッチ21、メモリ22、電圧生成回路23及びデ
ータ発生回路24は一体として印加電圧補正手段25を
構成する。
FIG. 3 is a concrete configuration diagram of the first embodiment. Reference numeral 20 is a counter as a counting unit, 21 is a DIP switch as a first adjusting unit, 22 is a memory as a holding unit, 23 is a voltage generating circuit as a correction voltage generating unit, and 24 is a data generating circuit as a second adjusting unit. And
The voltage generation circuit 23 includes a D / A converter 23a and an adder 23b.
And an amplifier 23c, and the data generating circuit 24 is manually operated to an arbitrary offset operation amount H OFS.
And a second data generator 24b for generating an arbitrary gain manipulated variable H GAIN by a manual operation. The counter 20, the dip switch 21, the memory 22, the voltage generation circuit 23, and the data generation circuit 24 constitute an applied voltage correction means 25 as a unit.

【0016】また、データ用電源回路12は、所定の高
電圧VH と印加電圧補正手段25の出力(階調補正電圧
ΔVD )とを加算する第1加算器12aと、所定の低電
圧V L と同階調補正電圧ΔVD とを加算する第2加算器
12bと、これら2つの加算器12a、12bの出力を
分圧する抵抗網12cと、抵抗網12cの各ノードの電
圧を取り出す複数のバッファ12d〜12gとを備え、
H +ΔVD に相当する電圧VO 及びVL +ΔVD に相
当する電圧V7 を発生すると共に、これらV0とV7
間を分割した6つの電圧V1 〜V6 を発生する。V0
7 はΔVD に比例して変化し、例えばΔVD を大きく
すると輝度が低下し、また、ΔVD を小さくすると輝度
が上がる(但し、ノーマリーホワイトタイプの液晶パネ
ルの場合)。
The data power supply circuit 12 has a predetermined high voltage.
Voltage VHAnd the output of the applied voltage correction means 25 (gradation correction voltage
ΔVD) And a first adder 12a for adding
Pressure V LSame gradation correction voltage ΔVDSecond adder for adding and
12b and the outputs of these two adders 12a and 12b
The resistor network 12c that divides the voltage and the voltage of each node of the resistor network 12c.
A plurality of buffers 12d to 12g for extracting pressure,
VH+ ΔVDVoltage VOAnd VL+ ΔVDPhase
Applicable voltage V7And V0And V7of
Six voltages V divided between1~ V6To occur. V0~
V7Is ΔVDChanges in proportion to, for example, ΔVDLarger
Then the brightness decreases, and ΔVDBrightness decreases
(However, normally white type LCD panel
In the case of Le).

【0017】ここで、メモリ22は、例えば、512ビ
ットのアドレス空間を持つ読み出し専用のメモリであ
り、そのアドレス空間を128ビットずつ4つのブロッ
クに分けて使用する。9ビットのアドレスA0 〜A8
うち、上位の2ビット(A7 、A8 )でブロックを選択
し、残りの7ビット(A0 〜A6 )で選択ブロック内の
アドレスを指定する。読み出しデータは例えば8ビット
(D0 〜D7 )であり、最下位ビット(D0 )に割り当
てられた値(最小分解能)から、その256倍に相当す
る値までの範囲で任意の基本補正係数を表現できる。
Here, the memory 22 is, for example, a read-only memory having an address space of 512 bits, and the address space is divided into four blocks of 128 bits for use. Among the 9-bit addresses A 0 to A 8 , the upper 2 bits (A 7 , A 8 ) select the block, and the remaining 7 bits (A 0 to A 6 ) specify the address in the selected block. The read data is, for example, 8 bits (D 0 to D 7 ) and has an arbitrary basic correction coefficient in the range from the value (minimum resolution) assigned to the least significant bit (D 0 ) to a value corresponding to 256 times the value. Can be expressed.

【0018】図4(a)はメモリ22の1つのブロック
(A7 =0、A8 =0で指定されるブロック)に格納さ
れた特性データ(以下、第1特性データ)の例である。
図において、縦軸はA0 〜A6 までのアドレス(スキャ
ンバスラインの番号)に対応し、横軸は基本補正係数の
大きさに対応している。ディップスイッチ21を操作し
て信号SELをA7 =0、A8 =0にセットすると、メ
モリ22上で第1特性データが選択される。スキャンバ
スラインの番号#順にA0 〜A6 のアドレスが変化する
と、図4(a)の特性データのカーブに沿って基本補正
係数が逐次に読み出される。読み出される補正量は、ス
キャンバスラインの番号#の少ない方、すなわち画面上
方(見上げる方向)で輝度を上げる値を持っており、ま
た、スキャンバスラインの番号#の多い方、すなわち画
面下方(見下げる方向)で輝度を下げる値を持ってい
る。
FIG. 4A shows an example of characteristic data (hereinafter referred to as first characteristic data) stored in one block (block designated by A 7 = 0 and A 8 = 0) of the memory 22.
In the figure, the vertical axis corresponds to addresses A 0 to A 6 (scan bus line numbers), and the horizontal axis corresponds to the magnitude of the basic correction coefficient. When the signal SEL is set to A 7 = 0 and A 8 = 0 by operating the dip switch 21, the first characteristic data is selected on the memory 22. When the addresses A 0 to A 6 change in the order of the # of canvas lines, the basic correction coefficients are sequentially read out along the curve of the characteristic data of FIG. The correction amount to be read has a value with a smaller scan bus line number #, that is, a value that raises the brightness at the upper part of the screen (looking up), and a value with a larger scan bus line number #, that is, the lower part of the screen (viewing). It has a value to decrease the brightness in the direction of decreasing).

【0019】従って、かかる第1特性データを使用する
ことにより、そのデータ形状に沿ってスキャンバスライ
ンの番号ごとに変化する階調補正電圧ΔVD を発生で
き、データ用電源回路12から取り出される基準電圧V
0 〜V7 を補正することができる。その結果、画面上方
の輝度を上げることができると共に、画面下方の輝度を
下げることができ、液晶パネルの縦方向の輝度を均一化
して見ることができる。
[0019] Thus, using such first characteristic data, a reference that along the data configuration can generate a tone correction voltage [Delta] V D to vary the number of scan bus lines are retrieved from the data source circuit 12 Voltage V
It is possible to correct 0 to V 7 . As a result, the brightness above the screen can be increased and the brightness below the screen can be decreased, and the brightness in the vertical direction of the liquid crystal panel can be made uniform and viewed.

【0020】ところで、第1特性データは、液晶パネル
に正対する場合のデータであるから、液晶パネル全体を
見下ろす場合や見上げる場合には不適当である。例え
ば、見下ろす場合は、画面全体の輝度を抑えると共に、
画面下方の輝度をより低下させる必要がある。これに
は、データ発生回路24でオフセット操作量HOFS とゲ
イン操作量HGAINを適宜に調節して第1特性データを変
形させればよい。図4(b)はこれら2つの操作量(H
OFS 、HGAIN)を大きくしたとき得られる第1特性デー
タの一変形例である。オフセット操作量HOFS によって
第1特性データが全体的に右移動し、かつ、ゲイン操作
量HGAINによってその傾きが急になっている。このよう
な第1特性データの変形によって、画面全体の輝度を抑
えることができると共に、画面下方の輝度をより低下さ
せることができ、液晶パネルの設置角度の変更に対応す
ることができる。
By the way, the first characteristic data is data when facing the liquid crystal panel, and is not suitable when looking down or looking up at the entire liquid crystal panel. For example, when looking down, while suppressing the brightness of the entire screen,
It is necessary to further reduce the brightness at the bottom of the screen. For this purpose , the data operation circuit 24 may appropriately adjust the offset operation amount H OFS and the gain operation amount H GAIN to transform the first characteristic data. FIG. 4B shows these two manipulated variables (H
It is a modification of the first characteristic data obtained when OFS , H GAIN ) is increased. The offset operation amount H OFS moves the first characteristic data as a whole to the right, and the gain operation amount H GAIN makes the inclination steep. By such modification of the first characteristic data, the brightness of the entire screen can be suppressed, the brightness below the screen can be further reduced, and a change in the installation angle of the liquid crystal panel can be dealt with.

【0021】また、第1特性データは、縦方向における
輝度分布が概ね線形的に変化する視角特性、すなわち、
画面の上側から下側にかけて徐々に「暗」から「明」へ
と変化するような視角特性を有する液晶パネルに適用で
きるものである。しかし、液晶パネルによっては、例え
ば、「暗」→「明」→「暗」のように視角特性が非線型
に変化するものがあるため、上記の第1特性データだけ
では汎用性の点で好ましくない。そこで、こうした非線
型視角特性の液晶パネルを対象として設定された、例え
ば、図5(a)や図5(b)のような特性データを予め
メモリ22に格納しておき、ディップスイッチ21の操
作によって、これら3種類の特性データ、すなわち、図
4(a)の特性データ(第1特性データ)、図5(a)
の特性データ(第2特性データ)、または図5(b)の
特性データ(第3特性データ)を適宜に選択する。
The first characteristic data is the viewing angle characteristic in which the luminance distribution in the vertical direction changes substantially linearly, that is,
The present invention can be applied to a liquid crystal panel having a viewing angle characteristic that gradually changes from “dark” to “bright” from the upper side to the lower side of the screen. However, depending on the liquid crystal panel, there are those in which the viewing angle characteristics change non-linearly, for example, “dark” → “bright” → “dark”. Therefore, the above first characteristic data alone is preferable in terms of versatility. Absent. Therefore, the characteristic data set for the liquid crystal panel having such a non-linear viewing angle characteristic, for example, as shown in FIGS. 5A and 5B is stored in the memory 22 in advance, and the DIP switch 21 is operated. According to these three types of characteristic data, that is, the characteristic data of FIG. 4A (first characteristic data) and FIG.
Characteristic data (second characteristic data) or characteristic data (third characteristic data) of FIG. 5B is appropriately selected.

【0022】第2特性データは、ディップスイッチ21
によって信号SELをA7 =1、A 8 =0にセットする
と選択される。この第2特性データは、パネルに正対し
た場合に上側と下側が暗く見えるような視角特性を有す
る液晶パネルに適用するものであり、上下方向の輝度を
上げることのできる補正特性を持つものである。また、
第3特性データは、信号SELをA7 =0、A8 =1に
セットしたときに選択されるもので、パネル全体を見下
ろした場合に画面の下端で「暗」から「明」への輝度反
転が見られる視角特性の液晶パネルに適用するものであ
る。この第3特性データは、画面の上端から下端にかけ
て輝度を徐々に上げるような補正カーブを有すると共
に、輝度反転部に対応した局所的な補正カーブ(符号イ
参照)を有している。
The second characteristic data is the dip switch 21.
Signal A to SEL7= 1, A 8Set to = 0
Is selected. This second characteristic data is
Has a viewing angle characteristic that the upper side and the lower side appear dark when
It is applied to a liquid crystal panel that has a vertical brightness.
It has a correction characteristic that can be raised. Also,
For the third characteristic data, the signal SEL is A7= 0, A8= 1
It is selected when set, looking down on the entire panel
When turned down, the brightness counter from "dark" to "bright" at the bottom of the screen
It is applied to a liquid crystal panel with a viewing angle characteristic that can be seen to roll.
It This third characteristic data is applied from the top to the bottom of the screen.
With a correction curve that gradually raises the brightness.
In addition, the local correction curve (symbol I
See).

【0023】次に、作用を説明する。カウンタ20の出
力Q0 〜Q7 は、水平同期信号Hsごとに+1ずつカウ
ントアップされるが、最下位ビット(Q0 )を除く7ビ
ット(Q1 〜Q7 )がスキャンバスラインの番号#を表
す信号として取り出される。すなわち、番号#は水平同
期信号Hsの1つ置きにカウントアップされ、メモリ2
2のアドレス指定に使用される。なお、最下位ビット
(Q0 )を未使用とするのは、メモリ22のデータ量を
減らすためである。
Next, the operation will be described. The outputs Q 0 to Q 7 of the counter 20 are counted up by +1 for each horizontal synchronizing signal Hs, but 7 bits (Q 1 to Q 7 ) excluding the least significant bit (Q 0 ) are scan bus line numbers #. Is taken out as a signal representing. That is, the number # is counted up every other horizontal synchronizing signal Hs, and the memory 2
Used for addressing 2. The reason why the least significant bit (Q 0 ) is unused is to reduce the amount of data in the memory 22.

【0024】メモリ22には複数の特性データ(例えば
上記の第1〜第3特性データ)が格納されている。これ
らの特性データは、信号SELの内容(A7 、A8 )に
従って選択され、信号SELの内容はディップスイッチ
21の設定によって変化する。例えば、A7 =0、A8
=0であれば第1特性データが、また、A7 =1、A 8
=0であれば第2特性データが、あるいは、A7 =0、
8 =1であれば第3特性データが選択され、その特性
データの内容(階調補正値)が番号#に応じて8ビット
(D0 〜D7 )で読み出される。
A plurality of characteristic data (for example,
The above-mentioned first to third characteristic data) are stored. this
These characteristic data are the contents (A7, A8) To
Therefore, the contents of the signal SEL selected are selected by the DIP switch.
It changes according to the setting of 21. For example, A7= 0, A8
If = 0, the first characteristic data is A7= 1, A 8
If = 0, the second characteristic data, or A7= 0,
A8If = 1, the third characteristic data is selected and the characteristic
Data content (gradation correction value) is 8 bits depending on the number #
(D0~ D7) Is read.

【0025】メモリ22から読み出されたスキャンバス
ラインの番号ごとの階調補正値は、D/A変換器23a
でアナログ電圧に変換された後、加算器23bでオフセ
ット操作量HOFS と加算され、さらに、増幅器23cに
よってゲイン操作量HGAINに応じた大きさに増幅され
る。これら2つの操作量HOFS 、HGAINは、データ発生
回路24に具備された例えば可変抵抗によってその操作
量ごとの大きさを自在に変更できるようになっており、
OFS の調節によって液晶パネルの全体的な輝度を加減
でき、また、HGAINの調節によって液晶パネルの縦方向
における輝度の開き具合を加減できる。
The tone correction value for each scan bus line number read from the memory 22 is stored in the D / A converter 23a.
After being converted into an analog voltage by the adder 23b, the adder 23b adds the offset manipulated variable H OFS and the amplifier 23c amplifies it to a magnitude corresponding to the gain manipulated variable H GAIN . These two manipulated variables H OFS and H GAIN can be freely changed in magnitude for each manipulated variable by, for example, a variable resistor provided in the data generation circuit 24.
By adjusting H OFS , the overall brightness of the liquid crystal panel can be adjusted, and by adjusting H GAIN , the degree of brightness difference in the vertical direction of the liquid crystal panel can be adjusted.

【0026】ここで、輝度補正は、液晶パネルを見なが
らディップスイッチ21を操作し、そのときのパネル設
置角度に対して適当と思われる特性データを選択するス
テップと、液晶パネルの縦方向における輝度分布が均一
となるように2つの操作量H OFS 、HGAINを調節するス
テップの2つに分けられる。前者のステップは、複数の
特性データの中からその液晶パネルの視角特性に適合し
た1つの特性データを選択するものであり、これは工場
からの出荷段階で1度だけ行えばよく、ユーザは、液晶
パネルの設置角度が変化し、パネルの縦方向における輝
度分布にムラが目立つときに後者のステップ、すなわち
2つの操作量HOFS 、HGAINの調節を行えばよい。
Here, the brightness correction does not consider the liquid crystal panel.
The dip switch 21 and operate the panel setting at that time.
Select the characteristic data that seems appropriate for the placement angle.
Uniform brightness distribution in the vertical direction of the LCD panel
Two manipulated variables H so that OFS, HGAINTo adjust the
It can be divided into two parts. The former step has multiple
From the characteristic data, it is suitable for the viewing angle characteristics of the liquid crystal panel.
This is to select only one characteristic data, this is the factory
Need only be done once at the shipping stage from
The installation angle of the panel changes, and the brightness in the vertical direction of the panel changes.
When the degree distribution is uneven, the latter step, namely
Two manipulated variables HOFS, HGAINYou can adjust.

【0027】従って、以上の実施例によれば、視角特性
の異なる種々のタイプの液晶パネルに対しても最適な特
性データを選択的に使用できるから、汎用性を向上で
き、しかも、液晶パネルの設置角度に応じた適正な輝度
補正を行うことができるから、特に大画面サイズの液晶
表示装置に好適で、かつ実用的な表示品質改善技術を提
供できる。
Therefore, according to the above embodiment, the optimum characteristic data can be selectively used for various types of liquid crystal panels having different viewing angle characteristics, so that the versatility can be improved and the liquid crystal panel Since it is possible to perform appropriate brightness correction according to the installation angle, it is possible to provide a practical display quality improvement technique that is suitable for a liquid crystal display device having a large screen size.

【0028】なお、上記実施例では、データ用とコモン
用で共通の階調補正電圧ΔVD を使用しているが、例え
ば、図6に示すように、別々の補正電圧(ΔVD 、ΔV
C )を発生するようにしてもよい。すなわち、電圧生成
回路23Aには、共通のD/A変換器23a、データ用
の加算器23b及び増幅器23cと共に、コモン用の加
算器23dと増幅器24eが備えられており、これら2
個ずつの加算器23b、23dと増幅器23c、23e
には、データ発生回路24Aで作られたデータ用のオフ
セット操作量HOFS1及びゲイン操作量HGAIN1 と、コモ
ン用のオフセット操作量HOFS2及びゲイン操作量H
GAIN2 とがそれぞれ与えられている。なお、データ発生
回路24Aには、データ用の第1データ発生部24a及
び第2データ発生部24bに加えて、コモン用の第1及
び第2データ発生部24c、24dが備えられる。図7
は図6に対応するデータ用電源回路13とコモン用電源
回路13Aを示す図であり、コモン電源回路13Aの構
成が異なっている。すなわち、基本コモン電圧VC から
コモン用の階調補正電圧ΔVC を減算して共通電極に印
加するコモン電圧(VC −ΔVC )を生成する減算器1
3Aaを備える点が相違している。
In the above embodiment, the common gradation correction voltage ΔV D is used for the data and the common. However, for example, as shown in FIG. 6, different correction voltages (ΔV D , ΔV D) are used.
C ) may be generated. That is, the voltage generation circuit 23A includes a common D / A converter 23a, a data adder 23b, and an amplifier 23c, as well as a common adder 23d and an amplifier 24e.
Individual adders 23b and 23d and amplifiers 23c and 23e
Includes an offset operation amount H OFS1 and a gain operation amount H GAIN1 for the data generated by the data generation circuit 24A, and an offset operation amount H OFS2 and a gain operation amount H for the common.
GAIN2 and are given respectively. The data generating circuit 24A includes common first and second data generating units 24c and 24d in addition to the data first data generating unit 24a and the second data generating unit 24b. Figure 7
FIG. 7 is a diagram showing the data power supply circuit 13 and the common power supply circuit 13A corresponding to FIG. 6, and the configuration of the common power supply circuit 13A is different. That is, the subtracter 1 for generating a common voltage applied to the common electrode by subtracting the gradation correction voltage [Delta] V C for the common from the basic common voltage V C (V C -ΔV C)
The difference is that 3Aa is provided.

【0029】図8〜図10は本発明に係るアクティブマ
トリクス型液晶表示装置の第2実施例を示す図である。
なお、上記第1実施例と同一の構成要素には、同一の符
号を付すと共に、その説明を省略する。図8において、
30は印加電圧補正手段であり、印加電圧補正手段30
は、第1実施例と同様の計数手段15、第1調節部1
6、補正電圧生成手段18及び第2調節部19を備える
と共に、計数手段15からの複数ビットの信号(スキャ
ンバスラインの番号#を表す信号)と第1調節部16か
らの複数ビットの信号(信号SEL)とを合成してアド
レス信号ADRSを生成するアドレス生成回路31と、
所定の基本特性データを格納する保持手段32とを備え
る。ここで、基本特性データは、いくつかの特性データ
を連続させたもので、それぞれの特性データは、信号S
ELに対応するアドレス信号ADRSの上位ビットによ
って選択されるようになっている。すなわち、第1調節
部16を操作して信号SELの内容を変更すると、基本
特性データを構成する各々の特性データの1つが選択さ
れ、その選択された特性データ内の1つの補正値HD
番号#に対応するアドレス信号ADRSの下位ビットに
従って読み出されるようになっている。
8 to 10 are views showing a second embodiment of the active matrix type liquid crystal display device according to the present invention.
The same components as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted. In FIG.
Reference numeral 30 denotes an applied voltage correction means, and the applied voltage correction means 30
Are the counting means 15 and the first adjusting unit 1 similar to those in the first embodiment.
6, a correction voltage generating means 18 and a second adjusting section 19 are provided, and a multi-bit signal (a signal indicating the scan bus line number #) from the counting means 15 and a multi-bit signal from the first adjusting section 16 ( Signal SEL) to generate an address signal ADRS, and
And a holding unit 32 for storing predetermined basic characteristic data. Here, the basic characteristic data is a series of several characteristic data, and each characteristic data is the signal S.
It is adapted to be selected by the upper bits of the address signal ADRS corresponding to EL. That is, when the content of the signal SEL is changed by operating the first adjustment unit 16, one of the characteristic data items that form the basic characteristic data item is selected, and one correction value H D in the selected characteristic data item is selected. The address signal ADRS corresponding to the number # is read according to the lower bits.

【0030】図9は第2実施例をアナログデータドライ
バを有する液晶表示装置に適用した場合のブロック図で
ある。図9において、33は計数手段としてのカウン
タ、34は第1調節部としてのディップスイッチ、35
はアドレス生成回路としての加算回路、36は格納手段
としての読み出し専用メモリ(以下、メモリ)、37は
補正電圧生成手段、38は第2調節部、39は増幅回路
39aを含むデータ用電源回路、40はコモン用電源回
路、41は液晶パネル、42はアナログデータドライバ
である。データ用電源回路39の増幅回路39aは、例
えば同図中に記載するように、オペアンプOPの入出力
間に挿入されたフォトカプラPCのインピーダンスをΔ
D で制御するようにしてもよい。
FIG. 9 is a block diagram when the second embodiment is applied to a liquid crystal display device having an analog data driver. In FIG. 9, 33 is a counter as a counting unit, 34 is a DIP switch as a first adjusting unit, and 35
Is an adder circuit as an address generation circuit, 36 is a read-only memory (hereinafter referred to as memory) as a storage unit, 37 is a correction voltage generation unit, 38 is a second adjustment unit, 39 is a power supply circuit for data including an amplification circuit 39a, Reference numeral 40 is a common power supply circuit, 41 is a liquid crystal panel, and 42 is an analog data driver. The amplifier circuit 39a of the data power supply circuit 39 changes the impedance of the photocoupler PC inserted between the input and output of the operational amplifier OP by Δ, as described in FIG.
It may be controlled by V D.

【0031】図10はメモリ36に格納する基本特性デ
ータの一例を示す図である。この基本特性データは、ア
ドレスによって区分された3つの特性データ及び
からなっている。の特性データは第1実施例の第1特
性データに相当する左下がりの特徴を持ち、また、の
特性データは第1実施例の第2特性データに相当する山
形の特徴を持ち、さらに、の特性データは第1実施例
の第3特性データに相当する右下がりの特徴を持ってい
る。
FIG. 10 is a diagram showing an example of basic characteristic data stored in the memory 36. This basic characteristic data is composed of three characteristic data and which are divided by addresses. The characteristic data of 1 has a downward-sloping characteristic corresponding to the first characteristic data of the first embodiment, and the characteristic data of 3 has a mountain-shaped characteristic corresponding to the second characteristic data of the first embodiment. The characteristic data has a downward sloping characteristic corresponding to the third characteristic data of the first embodiment.

【0032】以上のような構成においても、ディップス
イッチ34の操作により複数の特性データ(〜)の
1つを選択でき、その選択された特性データを使用して
スキャンバスラインの番号#順に補正データHD を読み
出すことができる。そして、第1実施例と同様に、その
補正データHD に対するオフセット操作量HOFS やゲイ
ン操作量HGAINを任意に調節することができる。また、
この第2実施例においては、1種類の基本特性データを
アドレス分割して使用するため、その分割境界部分を重
複させるようにすれば、その重複量に相当してデータ量
の削減を図ることができる。
Also in the above configuration, one of a plurality of characteristic data (-) can be selected by operating the DIP switch 34, and the selected characteristic data is used to correct data in the order of scan bus line numbers. it is possible to read the H D. Then, as in the first embodiment, the offset operation amount H OFS and the gain operation amount H GAIN for the correction data H D can be arbitrarily adjusted. Also,
In the second embodiment, since one type of basic characteristic data is used by dividing the address, if the division boundary portions are made to overlap, the amount of data can be reduced corresponding to the overlapping amount. it can.

【0033】[0033]

【発明の効果】本発明によれば、補正階調電圧を可変と
したので、実用性に優れた液晶表示装置の視角補正技術
を提供できる。
According to the present invention, since the correction gradation voltage is variable, it is possible to provide a practical viewing angle correction technique for a liquid crystal display device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.

【図2】第1実施例の基本構成図である。FIG. 2 is a basic configuration diagram of the first embodiment.

【図3】第1実施例の詳細構成図である。FIG. 3 is a detailed configuration diagram of the first embodiment.

【図4】第1実施例の第1特性データの一例概念図及び
その変形概念図である。
FIG. 4 is a conceptual diagram of an example of first characteristic data of the first embodiment and a modified conceptual diagram thereof.

【図5】第1実施例の第2特性データ及び第3特性デー
タの一例概念図である。
FIG. 5 is a conceptual diagram of an example of second characteristic data and third characteristic data of the first embodiment.

【図6】第1実施例の変形態様を示すその要部詳細構成
図である。
FIG. 6 is a detailed configuration diagram of the main parts showing a modification of the first embodiment.

【図7】図6に対応するデータ用電源回路及びコモン用
電源回路の構成図である。
7 is a configuration diagram of a data power supply circuit and a common power supply circuit corresponding to FIG. 6;

【図8】第2実施例の基本構成図である。FIG. 8 is a basic configuration diagram of a second embodiment.

【図9】第2実施例の詳細構成図である。FIG. 9 is a detailed configuration diagram of a second embodiment.

【図10】第2実施例の基本特性データの一例概念図で
ある。
FIG. 10 is a conceptual diagram showing an example of basic characteristic data of the second embodiment.

【図11】液晶表示装置の全体構成図である。FIG. 11 is an overall configuration diagram of a liquid crystal display device.

【図12】液晶パネルの1つの画素の輝度と視角の関係
を表したグラフである。
FIG. 12 is a graph showing the relationship between the brightness of one pixel of the liquid crystal panel and the viewing angle.

【符号の説明】[Explanation of symbols]

C:共通電極 Ck:転送クロック(画素クロック) DBi :データバスライン Gi :画素電極 Hs:水平同期信号(水平走査信号) Mi :液晶セル SBi :スキャンバスライン VON:ゲートオン電圧 V0 〜VN-1 :基準電圧(表示電圧) VC :コモン電圧 4:スキャンバスドライバ 5:データバスドライバ 10、41:液晶パネル 14、25、30:印加電圧補正手段 16:第1調節部(調節部) 17、32:保持手段 19:第2調節部(調節部) 21:ディップスイッチ(第1調節部;調節部) 22、36:メモリ(保持手段) 24、24A、38:データ発生回路(第2調節部;調
節部)
C: common electrode Ck: transfer clock (pixel clock) DB i : data bus line G i : pixel electrode Hs: horizontal synchronizing signal (horizontal scanning signal) M i : liquid crystal cell SB i : scan bus line V ON : gate-on voltage V 0 to V N-1 : reference voltage (display voltage) V C : common voltage 4: scan bus driver 5: data bus driver 10, 41: liquid crystal panel 14, 25, 30: applied voltage correcting means 16: first adjusting unit (Adjusting part) 17, 32: Holding means 19: Second adjusting part (adjusting part) 21: DIP switch (first adjusting part; adjusting part) 22, 36: Memory (holding part) 24, 24A, 38: Data generation Circuit (second adjusting unit; adjusting unit)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中林 謙一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Kenichi Nakabayashi 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】水平走査信号に同期して液晶パネルのスキ
ャンバスラインを順次に選択しその選択スキャンバスラ
インにゲートオン電圧を印加するスキャンバスドライバ
と、 画素クロックに同期して多階調表現の画素データを入力
し同液晶パネルのデータバスラインを同時に選択しその
選択データバスラインに前記多階調表現の画素データに
対応した大きさの表示電圧を印加するデータバスドライ
バと、 前記スキャンバスラインと前記データバスラインの交差
点に設けられ、その画素電極に印加された前記表示電圧
と共通電極に印加されたコモン電圧との電圧差に応じて
透過率を変化させて前記多階調表現の画素データに対応
した輝度を表示する液晶セルと、 前記液晶セルの画素電極に印加する表示電圧又は同液晶
セルの共通電極に印加するコモン電圧を、前記選択スキ
ャンバスラインの番号に応じて変化させる印加電圧補正
手段と、を備えるアクティブマトリクス型液晶表示装置
において、 前記印加電圧補正手段は、 前記スキャンバスラインの各番号又は代表番号ごとの基
本補正係数を保持する保持手段と、 該基本補正係数に基づいて生成する調節済補正係数の大
きさを加減調節する調節部と、を含み、 前記調節部によって加減調節された調節済補正係数を用
いて、前記液晶セルの画素電極に印加する表示電圧又は
同液晶セルの共通電極に印加するコモン電圧を補正する
ことを特徴とするアクティブマトリクス型液晶表示装
置。
1. A scan bus driver for sequentially selecting a scan bus line of a liquid crystal panel in synchronization with a horizontal scanning signal and applying a gate-on voltage to the selected scan bus line, and a multi-gradation expression synchronized with a pixel clock. A data bus driver for inputting pixel data, simultaneously selecting data bus lines of the same liquid crystal panel, and applying a display voltage of a magnitude corresponding to the pixel data of the multi-gradation expression to the selected data bus lines; and the scan bus line And a pixel of the multi-gradation expression, which is provided at the intersection of the data bus line and changes the transmittance according to the voltage difference between the display voltage applied to the pixel electrode and the common voltage applied to the common electrode. A liquid crystal cell displaying a brightness corresponding to data, and a display voltage applied to the pixel electrode of the liquid crystal cell or a common electrode of the liquid crystal cell. In the active matrix type liquid crystal display device, the applied voltage correction means changes the voltage of the scan bus line according to the number of the selected scan bus line. Holding means for holding the basic correction coefficient, and an adjusting section for adjusting the size of the adjusted correction coefficient generated based on the basic correction coefficient, the adjusted correction coefficient adjusted by the adjusting section. Is used to correct the display voltage applied to the pixel electrode of the liquid crystal cell or the common voltage applied to the common electrode of the liquid crystal cell.
【請求項2】前記保持手段は、前記スキャンバスライン
の同一番号に対して値の異なる複数の基本補正係数を保
持するものであって、かつ、該基本補正係数の1つを任
意に選択し得るように構成したものである請求項1記載
のアクティブマトリクス型液晶表示装置。
2. The holding means holds a plurality of basic correction coefficients having different values for the same number of the scan bus line, and arbitrarily selects one of the basic correction coefficients. The active matrix liquid crystal display device according to claim 1, which is configured to obtain the liquid crystal display device.
【請求項3】前記保持手段は、多数の基本補正係数の値
を任意形状の特性カーブに沿って連続させると共に該特
性カーブをいくつかに区分し、かつ、各区分ごとの基本
補正係数群を選択的に使用するものである請求項1記載
のアクティブマトリクス型液晶表示装置。
3. The holding means continues a number of values of basic correction coefficients along a characteristic curve of an arbitrary shape, divides the characteristic curve into several, and sets a basic correction coefficient group for each division. The active matrix liquid crystal display device according to claim 1, which is selectively used.
【請求項4】前記調節部は、前記基本補正係数を増幅す
る増幅器の増幅率やオフセット量を調節するものである
請求項1記載のアクティブマトリクス型液晶表示装置。
4. The active matrix type liquid crystal display device according to claim 1, wherein the adjusting section adjusts an amplification factor and an offset amount of an amplifier for amplifying the basic correction coefficient.
JP23944692A 1992-09-08 1992-09-08 Active matrix type liquid crystal display device Pending JPH0689073A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23944692A JPH0689073A (en) 1992-09-08 1992-09-08 Active matrix type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23944692A JPH0689073A (en) 1992-09-08 1992-09-08 Active matrix type liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0689073A true JPH0689073A (en) 1994-03-29

Family

ID=17044898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23944692A Pending JPH0689073A (en) 1992-09-08 1992-09-08 Active matrix type liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0689073A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304255B1 (en) 1997-12-01 2001-10-16 Fujitsu Limited Reference potential generating circuit for liquid crystal display apparatus
WO2005081218A1 (en) * 2004-02-23 2005-09-01 Toshiba Matsushita Display Technology Co., Ltd. Display signal processing apparatus and display apparatus
US7126570B2 (en) 2001-02-27 2006-10-24 Seiko Epson Corporation Liquid crystal device, image processing device, image display apparatus with these devices, signal input method, and image processing method
JP2009086630A (en) * 2007-09-27 2009-04-23 Beijing Boe Optoelectronics Technology Co Ltd Driving method for liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6304255B1 (en) 1997-12-01 2001-10-16 Fujitsu Limited Reference potential generating circuit for liquid crystal display apparatus
US7126570B2 (en) 2001-02-27 2006-10-24 Seiko Epson Corporation Liquid crystal device, image processing device, image display apparatus with these devices, signal input method, and image processing method
WO2005081218A1 (en) * 2004-02-23 2005-09-01 Toshiba Matsushita Display Technology Co., Ltd. Display signal processing apparatus and display apparatus
US8698720B2 (en) 2004-02-23 2014-04-15 Japan Display Inc. Display signal processing device and display device
JP2009086630A (en) * 2007-09-27 2009-04-23 Beijing Boe Optoelectronics Technology Co Ltd Driving method for liquid crystal display device

Similar Documents

Publication Publication Date Title
US7312777B2 (en) Liquid crystal display device and driving method thereof
JP3769463B2 (en) Display device, image reproducing device including display device, and driving method thereof
US6954191B1 (en) Liquid crystal display device
US6359389B1 (en) Flat panel display screen with programmable gamma functionality
US7522135B2 (en) Method and apparatus for driving liquid crystal display
KR100915234B1 (en) Driving apparatus of liquid crystal display for varying limits selecting gray voltages and method thereof
EP1276093A2 (en) Display driving method and display apparatus utilizing the same
US20020030652A1 (en) Liquid crystal display device and drive circuit device for
US20020063666A1 (en) Apparatus and method for correcting gamma voltage and video data in liquid crystal display
JP3201039B2 (en) Display device
JP2000284773A (en) Picture display device
JP2001166751A (en) Reference voltage generation circuit for displaying gray scale and liquid crystal display device using the same
KR20070009784A (en) Display device and method of modifying image signals for display device
JP2005140883A (en) Display device
US7126592B2 (en) Forming modulated signals that digitally drive display elements
KR101230302B1 (en) Liquid crystal display and method of modifying image signals for liquid crystal display
US7061504B1 (en) Method and apparatus for configurable gamma correction in a video graphics circuit
JP2007178561A (en) Display apparatus and drive method thereof
JPH0689073A (en) Active matrix type liquid crystal display device
US6603451B1 (en) Display arrangement
KR101030534B1 (en) Method and Apparatus of Driving Liquid Crystal Display Device
JP3612912B2 (en) Display device and gamma correction method
KR20040077157A (en) Multi screen plasma display panel device
KR100864978B1 (en) Gamma-correction method and apparatus of liquid crystal display device
JPH06205341A (en) Driving circuit for display device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020108