JPH0688856A - 半導体デバイスの試験方法および試験装置 - Google Patents
半導体デバイスの試験方法および試験装置Info
- Publication number
- JPH0688856A JPH0688856A JP4239188A JP23918892A JPH0688856A JP H0688856 A JPH0688856 A JP H0688856A JP 4239188 A JP4239188 A JP 4239188A JP 23918892 A JP23918892 A JP 23918892A JP H0688856 A JPH0688856 A JP H0688856A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- temperature
- semiconductor
- substrate
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 117
- 238000012360 testing method Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000012535 impurity Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000007613 environmental effect Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 6
- 238000010998 test method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000020169 heat generation Effects 0.000 description 4
- 238000012216 screening Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体デバイスの特性試験において、試験条
件を改善し、寿命予測の正確度を向上させる。 【構成】 半導体デバイス１を格納容器２内に設置し、
半導体デバイス１に所定の電圧を印加して、半導体デバ
イス１の特性の経時変化を試験する。半導体デバイス１
に基板温度を検出する抵抗体８（又はダイオード）を形
成し、温度制御手段３により、基板温度が一定となるよ
う格納容器２内の温度を制御する。これにより、半導体
デバイス１の発熱に起因する試験温度の不一致を回避
し、寿命予測の正確度を向上させる。
件を改善し、寿命予測の正確度を向上させる。 【構成】 半導体デバイス１を格納容器２内に設置し、
半導体デバイス１に所定の電圧を印加して、半導体デバ
イス１の特性の経時変化を試験する。半導体デバイス１
に基板温度を検出する抵抗体８（又はダイオード）を形
成し、温度制御手段３により、基板温度が一定となるよ
う格納容器２内の温度を制御する。これにより、半導体
デバイス１の発熱に起因する試験温度の不一致を回避
し、寿命予測の正確度を向上させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの信頼
性加速用の試験方法と、その試験装置に関するものであ
る。
性加速用の試験方法と、その試験装置に関するものであ
る。
【０００２】
【従来の技術】近年、特にＤＲＡＭを初めとする半導体
デバイスの高信頼性に対する要求には厳しいものがあ
る。
デバイスの高信頼性に対する要求には厳しいものがあ
る。
【０００３】半導体デバイスの場合、摩耗故障は少な
く、初期故障と偶発故障とが特に問題となるが、初期故
障を除くことで高信頼性を得るために、スクリーニング
と呼ばれる試験方法が実施されている。このスクリーニ
ングの目的は、熱的ストレスおよび電気的ストレスが半
導体デバイスに加えられたとき、これらのストレスで簡
単に劣化してしまうような不具合（潜在不良）を除去す
ることにある。
く、初期故障と偶発故障とが特に問題となるが、初期故
障を除くことで高信頼性を得るために、スクリーニング
と呼ばれる試験方法が実施されている。このスクリーニ
ングの目的は、熱的ストレスおよび電気的ストレスが半
導体デバイスに加えられたとき、これらのストレスで簡
単に劣化してしまうような不具合（潜在不良）を除去す
ることにある。
【０００４】最も効果的なスクリーニング方法の一つと
して、例えばバーンイン法がある。この方法は、通常、
半導体デバイスの電源電圧を７．５Ｖ程度に加速し、環
境温度を１２５℃として実施される。一方、電源電圧が
定格最大で５．５Ｖ程度、環境温度１２５℃として行わ
れる高温動作寿命試験法もあるが、上記バーンイン法は
高温動作寿命試験法に比べて、約１０００倍の寿命加速
係数があるとされている。
して、例えばバーンイン法がある。この方法は、通常、
半導体デバイスの電源電圧を７．５Ｖ程度に加速し、環
境温度を１２５℃として実施される。一方、電源電圧が
定格最大で５．５Ｖ程度、環境温度１２５℃として行わ
れる高温動作寿命試験法もあるが、上記バーンイン法は
高温動作寿命試験法に比べて、約１０００倍の寿命加速
係数があるとされている。
【０００５】
【発明が解決しようとする課題】上述のような半導体デ
バイスの試験方法では、寿命加速するために温度を上げ
た環境に半導体デバイスを設置して試験するが、そのと
き、半導体デバイスを構成する半導体基板ではなく、半
導体デバイスが設置された格納容器つまり環境の温度を
測定し、環境温度を一定に保持して実施されている。
バイスの試験方法では、寿命加速するために温度を上げ
た環境に半導体デバイスを設置して試験するが、そのと
き、半導体デバイスを構成する半導体基板ではなく、半
導体デバイスが設置された格納容器つまり環境の温度を
測定し、環境温度を一定に保持して実施されている。
【０００６】しかるに、近年の半導体デバイスの高集積
化や高機能化に伴い、半導体デバイスの消費電力が増大
し、電源電圧に印加により生じる半導体基板温度の上昇
が顕著となってきている。そのため、半導体デバイス間
で消費電力つまり発熱量に差があると、環境温度が同じ
でも、半導体デバイス内の半導体基板の温度が互いに大
きく異なることがある。かかる場合、一見同じ環境下に
みえても、半導体基板温度が違うために試験条件が異な
ることになり、同一条件下における寿命として評価する
のが無意味である。このため、半導体デバイスの寿命予
想値が不正確になるという問題があった。
化や高機能化に伴い、半導体デバイスの消費電力が増大
し、電源電圧に印加により生じる半導体基板温度の上昇
が顕著となってきている。そのため、半導体デバイス間
で消費電力つまり発熱量に差があると、環境温度が同じ
でも、半導体デバイス内の半導体基板の温度が互いに大
きく異なることがある。かかる場合、一見同じ環境下に
みえても、半導体基板温度が違うために試験条件が異な
ることになり、同一条件下における寿命として評価する
のが無意味である。このため、半導体デバイスの寿命予
想値が不正確になるという問題があった。
【０００７】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体基板温度を一定に保持する手
段を講じ、その温度を試験温度とすることにより、半導
体デバイスの発熱量の差に起因する評価の誤差を是正す
ることにある。
あり、その目的は、半導体基板温度を一定に保持する手
段を講じ、その温度を試験温度とすることにより、半導
体デバイスの発熱量の差に起因する評価の誤差を是正す
ることにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
請求項１の発明の講じた手段は、半導体デバイスの試験
方法として、被試験体である半導体デバイスを格納容器
内に設置し、半導体デバイスに所定の電圧を印加して、
上記半導体デバイス内の半導体基板の温度を検出し、検
出された半導体基板温度が一定値になるよう上記格納容
器内を加熱・冷却して、時間の経過に対する半導体デバ
イスの特性の変化を試験する方法とした。
請求項１の発明の講じた手段は、半導体デバイスの試験
方法として、被試験体である半導体デバイスを格納容器
内に設置し、半導体デバイスに所定の電圧を印加して、
上記半導体デバイス内の半導体基板の温度を検出し、検
出された半導体基板温度が一定値になるよう上記格納容
器内を加熱・冷却して、時間の経過に対する半導体デバ
イスの特性の変化を試験する方法とした。
【０００９】請求項２の発明の講じた手段は、図１に示
すように、被試験体である半導体デバイス１を格納容器
２内に設置し、半導体デバイス１に所定の電圧を印加し
て、時間の経過に対する半導体デバイス１の特性の変化
を試験するようにした半導体デバイスの試験装置を対象
とする。
すように、被試験体である半導体デバイス１を格納容器
２内に設置し、半導体デバイス１に所定の電圧を印加し
て、時間の経過に対する半導体デバイス１の特性の変化
を試験するようにした半導体デバイスの試験装置を対象
とする。
【００１０】そして、上記半導体デバイス１内の半導体
基板６の温度を検出する基板温度検出手段１０と、該基
板温度検出手段１０の出力を受け、上記格納容器２内を
加熱・冷却して、半導体基板温度が一定値になるよう制
御する温度制御手段３とを設ける構成としたものであ
る。
基板６の温度を検出する基板温度検出手段１０と、該基
板温度検出手段１０の出力を受け、上記格納容器２内を
加熱・冷却して、半導体基板温度が一定値になるよう制
御する温度制御手段３とを設ける構成としたものであ
る。
【００１１】請求項３の発明の講じた手段は、上記請求
項２の発明において、基板温度検出手段１０を、半導体
基板の表面に形成された不純物拡散領域からなる抵抗体
を有するものとしたものである。
項２の発明において、基板温度検出手段１０を、半導体
基板の表面に形成された不純物拡散領域からなる抵抗体
を有するものとしたものである。
【００１２】請求項４の発明の講じた手段は、上記請求
項２の発明において、基板温度検出手段１０を、半導体
基板の表面に形成された互いに異なる極性の２種類の不
純物拡散領域からなるダイオードを有するものとしたも
のである。
項２の発明において、基板温度検出手段１０を、半導体
基板の表面に形成された互いに異なる極性の２種類の不
純物拡散領域からなるダイオードを有するものとしたも
のである。
【００１３】
【作用】以上の構成により、請求項１の発明では、格納
容器２内の環境温度を一定値に保持するのではなく、半
導体基板６の温度を一定値に保持するよう格納容器２内
の温度（環境温度）が制御されるので、試験条件として
比較するための試験温度が実際の半導体基板６の温度と
なり、半導体デバイス１の発熱量の差に起因する試験温
度のずれを招くことがなく、寿命予測の正確度が向上す
ることになる。
容器２内の環境温度を一定値に保持するのではなく、半
導体基板６の温度を一定値に保持するよう格納容器２内
の温度（環境温度）が制御されるので、試験条件として
比較するための試験温度が実際の半導体基板６の温度と
なり、半導体デバイス１の発熱量の差に起因する試験温
度のずれを招くことがなく、寿命予測の正確度が向上す
ることになる。
【００１４】請求項２の発明では、温度制御手段１０に
より、半導体基板６の温度を一定に保持するよう格納容
器２内の温度が制御されるので、上記請求項１の発明と
同様の作用が得られることになる。
より、半導体基板６の温度を一定に保持するよう格納容
器２内の温度が制御されるので、上記請求項１の発明と
同様の作用が得られることになる。
【００１５】請求項３の発明では、上記請求項２の発明
において、半導体基板６の温度が半導体基板６の表面に
形成した不純物拡散層からなる抵抗体を利用して検出さ
れる。その場合、抵抗体を構成する不純物拡散層は、Ｎ
ＭＯＳ，ＣＭＯＳ等の半導体デバイスを形成する工程に
おいて同時に形成されるものであり、特に抵抗体を形成
するための工程を追加する必要がなく、製造が容易とな
るとともに、抵抗体の電流−電圧特性は線形特性を有す
るので、バラツキが少なく安定した精度で基板温度が検
出されることになる。
において、半導体基板６の温度が半導体基板６の表面に
形成した不純物拡散層からなる抵抗体を利用して検出さ
れる。その場合、抵抗体を構成する不純物拡散層は、Ｎ
ＭＯＳ，ＣＭＯＳ等の半導体デバイスを形成する工程に
おいて同時に形成されるものであり、特に抵抗体を形成
するための工程を追加する必要がなく、製造が容易とな
るとともに、抵抗体の電流−電圧特性は線形特性を有す
るので、バラツキが少なく安定した精度で基板温度が検
出されることになる。
【００１６】請求項４の発明では、上記請求項２の発明
において、半導体基板６の温度が半導体基板６の表面に
形成された互いに極性の異なる２種類の不純物からなる
ダイオードを利用して検出される。その場合、ダイオー
ドを構成する異なる極性の２種類の不純物拡散層は、Ｃ
ＭＯＳ等の半導体デバイスを形成する工程において同時
に形成されるものであり、特にダイオードを形成するた
めの工程を追加する必要はなく、製造が容易となるとと
もに、ダイオードは非線形な電流−電圧特性を有するの
で、利得の高い領域となるような適切なバイアスを印加
することにより、精度の高い温度検出器を構成すること
が可能になる。
において、半導体基板６の温度が半導体基板６の表面に
形成された互いに極性の異なる２種類の不純物からなる
ダイオードを利用して検出される。その場合、ダイオー
ドを構成する異なる極性の２種類の不純物拡散層は、Ｃ
ＭＯＳ等の半導体デバイスを形成する工程において同時
に形成されるものであり、特にダイオードを形成するた
めの工程を追加する必要はなく、製造が容易となるとと
もに、ダイオードは非線形な電流−電圧特性を有するの
で、利得の高い領域となるような適切なバイアスを印加
することにより、精度の高い温度検出器を構成すること
が可能になる。
【００１７】
【実施例】以下、本発明の実施例について、図面に基づ
き説明する。
き説明する。
【００１８】図１は、本発明の実施例に係る半導体デバ
イスの試験装置の構成を示す。同図において、１は半導
体デバイス、２は格納容器であって、上記半導体デバイ
ス１は、この格納容器２内で外部とは熱的に遮断された
環境下にあるように収納されている。また、３は格納容
器２内の温度を制御する温度制御装置であって、該温度
制御装置３で加熱・冷却した空気を格納容器２内を循環
させることにより、格納容器２中の環境温度を調節する
ようになされている。さらに、５は上記半導体デバイス
１に所定の試験電圧を印加するための電源装置である。
イスの試験装置の構成を示す。同図において、１は半導
体デバイス、２は格納容器であって、上記半導体デバイ
ス１は、この格納容器２内で外部とは熱的に遮断された
環境下にあるように収納されている。また、３は格納容
器２内の温度を制御する温度制御装置であって、該温度
制御装置３で加熱・冷却した空気を格納容器２内を循環
させることにより、格納容器２中の環境温度を調節する
ようになされている。さらに、５は上記半導体デバイス
１に所定の試験電圧を印加するための電源装置である。
【００１９】また、本発明の特徴として、上記半導体デ
バイス１と温度制御装置３との間は、信号配線４により
接続されていて、半導体デバイス１内の温度に応じて、
温度制御装置３の温度制御を行うようになされている。
バイス１と温度制御装置３との間は、信号配線４により
接続されていて、半導体デバイス１内の温度に応じて、
温度制御装置３の温度制御を行うようになされている。
【００２０】ここで、温度制御の内容について、図２に
基づき説明する。図２は半導体デバイス１の主要部であ
る半導体基板６の構成を示し、７は半導体デバイス本来
の機能を備えた部分である主回路部、１０は半導体基板
６の表面に形成された基板温度検出手段としての温度検
知部であって、該温度検知部１０は、不純物拡散領域か
らなる抵抗体８と、検出温度を出力する出力回路部９と
を備えている。
基づき説明する。図２は半導体デバイス１の主要部であ
る半導体基板６の構成を示し、７は半導体デバイス本来
の機能を備えた部分である主回路部、１０は半導体基板
６の表面に形成された基板温度検出手段としての温度検
知部であって、該温度検知部１０は、不純物拡散領域か
らなる抵抗体８と、検出温度を出力する出力回路部９と
を備えている。
【００２１】次に、半導体デバイス１の試験方法と、上
記試験装置の作動とについて説明する。
記試験装置の作動とについて説明する。
【００２２】半導体デバイス１内の半導体基板６の温度
（半導体基板温度）は、その電気的動作の初期には、設
置された格納容器２の環境温度と同じ温度にあるが、そ
の主回路部７の電気的動作に伴って発生する熱により、
次第に半導体基板６は温度が上昇する。温度検知部９内
において、この半導体基板６の温度の変化は、その表面
に形成された不純物拡散領域からなる抵抗体８の抵抗値
の変化として検出される。そして、出力回路部９によ
り、半導体基板６の温度に関する信号が電気信号として
出力され、信号線４を介して外部の温度制御装置３に入
力されると、温度制御装置３により、この半導体デバイ
ス１を構成する半導体基板６の温度を一定値に保持する
ように、格納容器２内の環境温度を制御する。
（半導体基板温度）は、その電気的動作の初期には、設
置された格納容器２の環境温度と同じ温度にあるが、そ
の主回路部７の電気的動作に伴って発生する熱により、
次第に半導体基板６は温度が上昇する。温度検知部９内
において、この半導体基板６の温度の変化は、その表面
に形成された不純物拡散領域からなる抵抗体８の抵抗値
の変化として検出される。そして、出力回路部９によ
り、半導体基板６の温度に関する信号が電気信号として
出力され、信号線４を介して外部の温度制御装置３に入
力されると、温度制御装置３により、この半導体デバイ
ス１を構成する半導体基板６の温度を一定値に保持する
ように、格納容器２内の環境温度を制御する。
【００２３】したがって、上記実施例では、格納容器２
内の環境温度を一定値に保持するのではなく、半導体基
板６の温度を一定値に保持するよう環境温度が制御され
るので、試験条件として比較するための試験温度が実際
の半導体基板６の温度となり、格納容器２内の温度で比
較する場合のような半導体デバイス１の発熱量の差に起
因する試験温度のずれを招くことがなく、寿命予測の正
確度の向上を図ることができる。
内の環境温度を一定値に保持するのではなく、半導体基
板６の温度を一定値に保持するよう環境温度が制御され
るので、試験条件として比較するための試験温度が実際
の半導体基板６の温度となり、格納容器２内の温度で比
較する場合のような半導体デバイス１の発熱量の差に起
因する試験温度のずれを招くことがなく、寿命予測の正
確度の向上を図ることができる。
【００２４】なお、上記実施例では、半導体基板６の温
度を検出する基板温度検出手段を、半導体基板６の表面
に形成した不純物拡散層からなる抵抗体８を有するもの
としたが、本発明はかかる実施例に限定されるものでは
ない。
度を検出する基板温度検出手段を、半導体基板６の表面
に形成した不純物拡散層からなる抵抗体８を有するもの
としたが、本発明はかかる実施例に限定されるものでは
ない。
【００２５】ただし、基板温度検出手段を上記のような
抵抗体８を有するものとした場合、抵抗体を構成する不
純物拡散層は、ＮＭＯＳ，ＣＭＯＳ等の半導体デバイス
を形成する工程において同時に形成されるものであり、
特に抵抗体を形成するための工程を追加する必要がな
い。よって、製造の容易化を図ることができる。
抵抗体８を有するものとした場合、抵抗体を構成する不
純物拡散層は、ＮＭＯＳ，ＣＭＯＳ等の半導体デバイス
を形成する工程において同時に形成されるものであり、
特に抵抗体を形成するための工程を追加する必要がな
い。よって、製造の容易化を図ることができる。
【００２６】また、その特性は、線形特性を有し、バラ
ツキが少なく安定した精度で基板温度を検出しうる温度
検出器を構成することができる。
ツキが少なく安定した精度で基板温度を検出しうる温度
検出器を構成することができる。
【００２７】なお、実施例は省略するが、半導体基板の
温度を検出する手段として、半導体基板６の表面に形成
された互いに極性の異なる２種類の不純物からなるダイ
オードを有するものとしてもよい。その場合、ダイオー
ドを構成する異なる極性の２種類の不純物拡散層は、Ｃ
ＭＯＳ等の半導体デバイスを形成する工程において同時
に形成されるものであり、特にダイオードを形成するた
めの工程を追加する必要はない。
温度を検出する手段として、半導体基板６の表面に形成
された互いに極性の異なる２種類の不純物からなるダイ
オードを有するものとしてもよい。その場合、ダイオー
ドを構成する異なる極性の２種類の不純物拡散層は、Ｃ
ＭＯＳ等の半導体デバイスを形成する工程において同時
に形成されるものであり、特にダイオードを形成するた
めの工程を追加する必要はない。
【００２８】また、その特性は非線形な電流−電圧特性
を有し、利得の高い領域となるような適切なバイアスを
印加することにより、精度の高い温度検出器を構成する
ことができる。
を有し、利得の高い領域となるような適切なバイアスを
印加することにより、精度の高い温度検出器を構成する
ことができる。
【００２９】なお、格納容器２や温度制御装置３等の構
成は上記実施例に限定されるものでないことはいうまで
もない。
成は上記実施例に限定されるものでないことはいうまで
もない。
【００３０】
【発明の効果】以上説明したように、請求項１の発明に
よれば、半導体デバイスの試験方法として、半導体デバ
イスを格納容器内に設置して所定の電圧を印加する一
方、半導体デバイス内の半導体基板の温度が一定値にな
るよう格納容器内を加熱・冷却して、半導体デバイスの
特性試験を行うようにしたので、試験条件として比較す
るための試験温度が実際の半導体基板の温度となり、半
導体デバイスの発熱量の差に起因する試験温度のずれを
招くことなく、寿命予測の正確度の向上を図ることがで
きる。
よれば、半導体デバイスの試験方法として、半導体デバ
イスを格納容器内に設置して所定の電圧を印加する一
方、半導体デバイス内の半導体基板の温度が一定値にな
るよう格納容器内を加熱・冷却して、半導体デバイスの
特性試験を行うようにしたので、試験条件として比較す
るための試験温度が実際の半導体基板の温度となり、半
導体デバイスの発熱量の差に起因する試験温度のずれを
招くことなく、寿命予測の正確度の向上を図ることがで
きる。
【００３１】請求項２の発明によれば、半導体デバイス
の試験装置として、半導体デバイス内の半導体基板の温
度を検出する手段を設け、さらに、上記格納容器内を加
熱・冷却して、半導体基板温度が一定値になるよう制御
する手段を設ける構成としたので、上記請求項１の発明
と同様の効果を発揮することができる。
の試験装置として、半導体デバイス内の半導体基板の温
度を検出する手段を設け、さらに、上記格納容器内を加
熱・冷却して、半導体基板温度が一定値になるよう制御
する手段を設ける構成としたので、上記請求項１の発明
と同様の効果を発揮することができる。
【００３２】請求項３の発明によれば、上記請求項２の
発明において、半導体基板の温度を検出する手段を、半
導体基板の表面に形成した不純物拡散層からなる抵抗体
を有するものとしたので、ＮＭＯＳ，ＣＭＯＳ等の半導
体デバイスを形成する工程において同時に形成される抵
抗体を利用して製造の容易化を図ることができるととも
に、抵抗体の線形の電流−電圧特性を利用して、バラツ
キが少なく安定した精度で基板温度を検出することがで
きる。
発明において、半導体基板の温度を検出する手段を、半
導体基板の表面に形成した不純物拡散層からなる抵抗体
を有するものとしたので、ＮＭＯＳ，ＣＭＯＳ等の半導
体デバイスを形成する工程において同時に形成される抵
抗体を利用して製造の容易化を図ることができるととも
に、抵抗体の線形の電流−電圧特性を利用して、バラツ
キが少なく安定した精度で基板温度を検出することがで
きる。
【００３３】請求項４の発明によれば、上記請求項２の
発明において、半導体基板の温度を検出する手段を、半
導体基板の表面に形成された互いに極性の異なる２種類
の不純物からなるダイオードを有するものとしたので、
ＣＭＯＳ等の半導体デバイスを形成する工程において同
時に形成されるダイオードを利用して製造の容易化を図
ることができるとともに、ダイオードの非線形な電流−
電圧特性を利用して、利得の高い領域となるような適切
なバイアスを印加することにより、高い精度で基板温度
を検出することができる。
発明において、半導体基板の温度を検出する手段を、半
導体基板の表面に形成された互いに極性の異なる２種類
の不純物からなるダイオードを有するものとしたので、
ＣＭＯＳ等の半導体デバイスを形成する工程において同
時に形成されるダイオードを利用して製造の容易化を図
ることができるとともに、ダイオードの非線形な電流−
電圧特性を利用して、利得の高い領域となるような適切
なバイアスを印加することにより、高い精度で基板温度
を検出することができる。
【図１】実施例に係る半導体デバイスの試験装値の縦断
面図である。
面図である。
【図２】実施例に係る半導体デバイスの概略構成を模型
的に示す図である。
的に示す図である。
１ 半導体デバイス ２ 格納容器 ３ 温度制御装置（温度制御手段） ５ 電源装置 ６ 半導体基板 ８ 抵抗体 １０ 温度検知部（基板温度検出手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ 35/00 Ｓ 9276−4Ｍ
Claims (4)
- 【請求項１】 被試験体である半導体デバイスを格納容
器内に設置し、 半導体デバイスに所定の電圧を印加して、 上記半導体デバイス内の半導体基板の温度を検出し、 検出された半導体基板温度が一定値になるよう上記格納
容器内を加熱・冷却して、 時間の経過に対する半導体デバイスの特性の変化を試験
することを特徴とする半導体デバイスの試験方法。 - 【請求項２】 被試験体である半導体デバイスを格納容
器内に設置し、半導体デバイスに所定の電圧を印加し
て、時間の経過に対する半導体デバイスの特性の変化を
試験するようにした半導体デバイスの試験装置であっ
て、 上記半導体デバイス内の半導体基板の温度を検出する基
板温度検出手段と、 該基板温度検出手段の出力を受け、上記格納容器内を加
熱・冷却して、半導体基板温度が一定値になるよう制御
する温度制御手段とを備えたことを特徴とする半導体デ
バイスの試験装置。 - 【請求項３】 請求項２記載の半導体デバイスの試験装
置において、 基板温度検出手段は、半導体基板の表面に形成された不
純物拡散領域からなる抵抗体を有することを特徴とする
半導体デバイスの試験装置。 - 【請求項４】 請求項２記載の半導体デバイスの試験装
置において、 基板温度検出手段は、半導体基板の表面に形成された互
いに異なる極性の２種類の不純物拡散領域からなるダイ
オードを有することを特徴とする半導体デバイスの試験
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239188A JPH0688856A (ja) | 1992-09-08 | 1992-09-08 | 半導体デバイスの試験方法および試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4239188A JPH0688856A (ja) | 1992-09-08 | 1992-09-08 | 半導体デバイスの試験方法および試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0688856A true JPH0688856A (ja) | 1994-03-29 |
Family
ID=17041029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4239188A Pending JPH0688856A (ja) | 1992-09-08 | 1992-09-08 | 半導体デバイスの試験方法および試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0688856A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005017543A1 (ja) * | 2003-08-18 | 2005-02-24 | Advantest Corporation | 温度制御装置及び温度制御方法 |
| CN104808128A (zh) * | 2015-03-31 | 2015-07-29 | 山西南烨立碁光电有限公司 | Led自动寿命测试装置及方法 |
-
1992
- 1992-09-08 JP JP4239188A patent/JPH0688856A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005017543A1 (ja) * | 2003-08-18 | 2005-02-24 | Advantest Corporation | 温度制御装置及び温度制御方法 |
| US7619427B2 (en) | 2003-08-18 | 2009-11-17 | Advantest Corporation | Temperature control device and temperature control method |
| US8063653B2 (en) | 2003-08-18 | 2011-11-22 | Advantest Corporation | Temperature control device and temperature control method |
| US8653843B2 (en) | 2003-08-18 | 2014-02-18 | Advantest Corporation | Temperature control device and temperature control method |
| CN104808128A (zh) * | 2015-03-31 | 2015-07-29 | 山西南烨立碁光电有限公司 | Led自动寿命测试装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8843344B2 (en) | System and method for reducing temperature variation during burn in | |
| JP2962129B2 (ja) | 半導体試験装置 | |
| CN112119487B (zh) | 检查装置和温度控制方法 | |
| EP2038668B1 (en) | Semiconductor device with test structure and semiconductor device test method | |
| US6060895A (en) | Wafer level dielectric test structure and related method for accelerated endurance testing | |
| US20120259575A1 (en) | Integrated circuit chip incorporating a test circuit that allows for on-chip stress testing in order to model or monitor device performance degradation | |
| US5532600A (en) | Method of and apparatus for evaluating reliability of metal interconnect | |
| JP4082314B2 (ja) | 電子部品の試験方法および試験装置 | |
| JPH0688856A (ja) | 半導体デバイスの試験方法および試験装置 | |
| JP2009109314A (ja) | 半導体装置および半導体装置の検査方法 | |
| Martin et al. | A fast Wafer Level Reliability (fWLR) Monitoring concept as a continuous reliability indicator for wafer mass production | |
| KR20180083692A (ko) | 반도체 장치 테스트 방법 | |
| KR102619328B1 (ko) | 웨이퍼 검사 공정에서 척의 온도를 제어하는 방법 | |
| US5986281A (en) | Circuit and method for predicting failure rates in a semiconductor device | |
| JP2000206174A (ja) | 半導体装置の検査方法 | |
| JP2822999B2 (ja) | 高温不良選別装置及び高温不良選別方法 | |
| US20050124081A1 (en) | Manufacturing method for a semiconductor device | |
| US6230293B1 (en) | Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in | |
| Efanov et al. | Manufacturing quality control systems of power semiconductor devices and informative parameters of their reliability | |
| JP2834047B2 (ja) | 半導体ウェハとその試験方法 | |
| Partridge et al. | Electromigration, thermal analysis and die attach--a case history | |
| US6968287B2 (en) | System and method for predicting burn-in conditions | |
| JP2006138711A (ja) | 半導体装置の高温検査方法 | |
| JPH11126807A (ja) | 半導体集積回路の検査方法 | |
| JP2002040094A (ja) | 半導体装置の試験方法および半導体装置の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |