JPH0685113B2 - Matrix liquid crystal display panel - Google Patents
Matrix liquid crystal display panelInfo
- Publication number
- JPH0685113B2 JPH0685113B2 JP56055122A JP5512281A JPH0685113B2 JP H0685113 B2 JPH0685113 B2 JP H0685113B2 JP 56055122 A JP56055122 A JP 56055122A JP 5512281 A JP5512281 A JP 5512281A JP H0685113 B2 JPH0685113 B2 JP H0685113B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- display panel
- crystal display
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 本発明は、スイッチ素子を集積した基板と、一方に透明
電極を設けた透明基板との間に液晶層を介在せしめた液
晶表示パネルの改良に関し、外部接続端子数の低減化
と、表示装置の信頼性の向上を目的とするものである。The present invention relates to an improvement in a liquid crystal display panel in which a liquid crystal layer is interposed between a substrate on which switch elements are integrated and a transparent substrate provided with a transparent electrode on one side. The purpose of the reduction is to improve the reliability of the display device.
以下、図面を参照して説明する。Hereinafter, description will be given with reference to the drawings.
MOS形トランジスタを用いた従来の液晶表示パネルは第
1図に示すように構成されている。第1図は従来の表示
パネルの構成を示す結線図である。単位画素を構成する
のはMOS形トランジスタ1、液晶セル2、電荷蓄積用コ
ンデンサ3である。例えば、走査電極XiにON信号が印加
されるとMOS形トランジスタ1がONとなり、映像信号電
極Yiからトランジスタ1を通つてコンデンサ3を充電す
る。走査電極にOFF信号が印加されてもコンデンサ3の
電荷が液晶層2に電圧を与える間は、液晶層2はON状態
であり、映像信号により液晶層2の光学特性が制御され
る。第1図に示したように単位画素をマトリクス状に配
列し、線走査駆動により動画表示が得られる。この表示
パネルを動作するには、外部駆動回路と、走査電極や映
像信号電極を接続する必要がある。単位画素をM行N列
のマトリクス状に配設した場合、走査電極をM本、映像
信号電極をN本とすると外部接続端子は(M+N)本と
なる。CRTと同様な表示を行なうには、少なくともM=2
00本、N=600本程度は必要であるとされている。する
と外部接続端子は800本となり、ボンデイングパツド面
積の増大による表示装置の大型化、多数のボンデイング
数によるコスト上昇および信頼性の低下が実用化の障害
となつている。本発明は、各画素にデコード機能を有す
るスイッチ回路を配設することにより映像信号電極数を
低減し、低コストで高信頼性を有する液晶表示パネルを
提供するものである。以下、実施例にもとづき図面を参
照して説明する。A conventional liquid crystal display panel using a MOS transistor is constructed as shown in FIG. FIG. 1 is a connection diagram showing a configuration of a conventional display panel. The unit pixel is composed of the MOS transistor 1, the liquid crystal cell 2, and the charge storage capacitor 3. For example, when an ON signal is applied to the scan electrode Xi, the MOS transistor 1 is turned on, and the capacitor 3 is charged from the video signal electrode Yi through the transistor 1. Even if the OFF signal is applied to the scan electrodes, the liquid crystal layer 2 is in the ON state while the charge of the capacitor 3 applies the voltage to the liquid crystal layer 2, and the optical characteristics of the liquid crystal layer 2 are controlled by the video signal. As shown in FIG. 1, unit pixels are arranged in a matrix form, and moving image display can be obtained by line scanning drive. In order to operate this display panel, it is necessary to connect an external drive circuit to the scanning electrodes and the video signal electrodes. When the unit pixels are arranged in a matrix of M rows and N columns, assuming that there are M scanning electrodes and N video signal electrodes, there will be (M + N) external connection terminals. At least M = 2 for a display similar to a CRT
It is said that about 00 and N = 600 are necessary. As a result, the number of external connection terminals becomes 800, and the size of the display device becomes larger due to the increase in the bonding pad area, the cost increase due to the large number of bondings, and the decrease in reliability are obstacles to practical use. The present invention provides a liquid crystal display panel having a low cost and high reliability by reducing the number of video signal electrodes by disposing a switch circuit having a decoding function in each pixel. Hereinafter, description will be given based on embodiments with reference to the drawings.
実施例1 第2図は本発明の表示パネル構成を示す結線図である。Embodiment 1 FIG. 2 is a connection diagram showing the configuration of the display panel of the present invention.
各画素ごとに、スイッチ素子としてMOS形トランジスタ
を2個直列に形成してスイッチ回路41とする。各MOS形
トランジスタのゲートは、Xi、1,Xi、2およびインバー
タ10で反転された信号がそれぞれ図のように接続され
る。A switching circuit 41 is formed by serially forming two MOS transistors as switching elements for each pixel. The gates of the MOS transistors are connected to Xi, 1 , Xi, 2 and the signal inverted by the inverter 10 as shown in the figure.
走査電極Xi、1およびXi、2に印加される信号に依存し
て、液晶セル4、6、8の一つに映像信号電極Yiの信号
が伝達される。すなわち一本の映像信号電極で横3ドツ
トの液晶セルに択一的に信号を伝達することができる。
5、7、9はコンデンサである。The signal of the video signal electrode Yi is transmitted to one of the liquid crystal cells 4, 6, and 8 depending on the signal applied to the scan electrodes Xi, 1 and Xi, 2 . That is, a single video signal electrode can selectively transmit a signal to a liquid crystal cell having a width of 3 dots.
Reference numerals 5, 7, and 9 are capacitors.
実施例2 第3図は本発明における他の実施例における表示パネル
の構成を示す結線図である。Embodiment 2 FIG. 3 is a connection diagram showing the configuration of a display panel in another embodiment of the present invention.
各画素ごとに、スイツチ素子としてエンハンスメント型
MOSトランジスタ17とデプレツション型MOSトランジスタ
18のいずれかを2個直列に形成してスイッチ回路42とす
る。本実施例においては、デプレツシヨン型とエンハン
スメント型を組み合わせて用いるので、否定信号が不要
となり実施例1でのインバータ10が不要となる。走査電
極Xi、1とXi、2の電位の組み合せにより3つの画素の
中の1つに択一的に映像信号が印加されることは実施例
1と同様である。n型エンハンスメントMOSトランジス
タおよびP型デプレツシヨンMOSトランジスタの組み合
わせの場合にも同様な機能を有することは勿論である。Enhancement type as a switch element for each pixel
MOS transistor 17 and depletion type MOS transistor
Two of 18 are formed in series to form a switch circuit 42. In the present embodiment, since the depletion type and the enhancement type are used in combination, the negation signal is not required and the inverter 10 in the first embodiment is not required. Similar to the first embodiment, the image signal is selectively applied to one of the three pixels by the combination of the potentials of the scan electrodes Xi, 1 and Xi, 2 . It goes without saying that the n-type enhancement MOS transistor and the P-type depletion MOS transistor have the same function in the case of combination.
以上述べたように、本発明は各画素にデコード機能を有
するスイッチ回路を配設して映像信号電極数を低減化す
ることにより低コストで高信頼性の液晶表示パネルを実
現するものである。特に本発明はRGBカラー方式のパネ
ルや面分布階調方式のパネルに有効である。As described above, the present invention realizes a low-cost and highly reliable liquid crystal display panel by arranging a switch circuit having a decoding function in each pixel to reduce the number of video signal electrodes. In particular, the present invention is effective for an RGB color system panel and a surface distribution gradation system panel.
第1図はMOS形トランジスタを用いた従来の液晶表示パ
ネルの構成を示す結線図、第2図および第3図は本発明
の実施例における表示パネルの構成を示す結線図であ
る。 1……MOSトランジスタ、2……液晶層、 41、42……スイッチ回路、10……インバータ、 17……エンハンスメント型MOSトランジスタ、 18……デプレツシヨン型MOSトランジスタ。FIG. 1 is a connection diagram showing a configuration of a conventional liquid crystal display panel using a MOS transistor, and FIGS. 2 and 3 are connection diagrams showing a configuration of a display panel according to an embodiment of the present invention. 1 ... MOS transistor, 2 ... liquid crystal layer, 41, 42 ... switch circuit, 10 ... inverter, 17 ... enhancement type MOS transistor, 18 ... depletion type MOS transistor.
Claims (2)
えた画素から成る画素列を多数設け、走査電極と映像信
号電極により、各画素を選択駆動するマトリクス液晶表
示パネルにおいて、各画素列を複数の画素から成る複数
のグループに分け、各グループ内で各画素に対応する映
像信号電極を共通にし、各画素のスイッチ回路は複数の
スイッチ素子を直列に接続して構成し、各スイッチ素子
に対応して該スイッチ素子を選択する走査電極を設け、
各グループ毎に、各画素に対応する複数のスイッチ素子
を同時に選択して、順次各画素を駆動することを特徴と
するマトリクス液晶表示パネル。1. A matrix liquid crystal display panel in which a large number of pixel columns each including a liquid crystal layer and a switch circuit for driving the liquid crystal layer are provided, and each pixel column is selectively driven by a scanning electrode and a video signal electrode. Divide into multiple groups consisting of multiple pixels, share the video signal electrode corresponding to each pixel in each group, and configure the switch circuit of each pixel by connecting multiple switch elements in series. Correspondingly, a scan electrode for selecting the switch element is provided,
A matrix liquid crystal display panel characterized by simultaneously selecting a plurality of switch elements corresponding to each pixel for each group and sequentially driving each pixel.
子として、エンハンスメント形MOSトランジスタとデプ
レッション形MOSトランジスタを用い、グループ内の各
画素のスイッチ回路を、互いに他の画素のスイッチ回路
と、少なくとも一つの共通の走査電極に対応するトラン
ジスタが、異なる種類である構成にすることを特徴とす
る、特許請求の範囲第1項記載のマトリクス液晶表示パ
ネル。2. An enhancement type MOS transistor and a depletion type MOS transistor are used as a plurality of switch elements constituting the switch circuit, and the switch circuit of each pixel in the group is at least one of the switch circuits of other pixels. The matrix liquid crystal display panel according to claim 1, wherein the transistors corresponding to the common scan electrodes are of different types.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56055122A JPH0685113B2 (en) | 1981-04-14 | 1981-04-14 | Matrix liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56055122A JPH0685113B2 (en) | 1981-04-14 | 1981-04-14 | Matrix liquid crystal display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57169795A JPS57169795A (en) | 1982-10-19 |
JPH0685113B2 true JPH0685113B2 (en) | 1994-10-26 |
Family
ID=12989949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56055122A Expired - Lifetime JPH0685113B2 (en) | 1981-04-14 | 1981-04-14 | Matrix liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0685113B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61126595A (en) * | 1984-11-26 | 1986-06-14 | キヤノン株式会社 | Active matrix circuit substrate |
JP2794678B2 (en) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | Insulated gate semiconductor device and method of manufacturing the same |
US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
JP2784615B2 (en) * | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | Electro-optical display device and driving method thereof |
WO2009051050A1 (en) | 2007-10-19 | 2009-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for driving thereof |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5912179B2 (en) * | 1978-06-16 | 1984-03-21 | セイコーエプソン株式会社 | liquid crystal display device |
-
1981
- 1981-04-14 JP JP56055122A patent/JPH0685113B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS57169795A (en) | 1982-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6157358A (en) | Liquid crystal display | |
EP0573045B1 (en) | Liquid crystal display device having photosensor | |
US4114070A (en) | Display panel with simplified thin film interconnect system | |
CN101364604B (en) | Display device | |
US5721422A (en) | Electronic devices having an array with shared column conductors | |
JP3349935B2 (en) | Active matrix type liquid crystal display | |
US10115369B2 (en) | Active matrix substrate, and display device including the active matrix substrate | |
US11705043B2 (en) | Display panel | |
US6072456A (en) | Flat-panel display device | |
US5825439A (en) | Array substrate for display | |
JPH06148680A (en) | Matrix type liquid crystal display device | |
US6483495B2 (en) | Liquid crystal display device | |
KR100648141B1 (en) | Display device and drive method thereof | |
JPH0514915B2 (en) | ||
JP4017371B2 (en) | Active matrix display device | |
JPH0685113B2 (en) | Matrix liquid crystal display panel | |
JPH03245126A (en) | Thin-film transistor panel | |
JPS61116334A (en) | Active matrix panel | |
US20060181495A1 (en) | Active matrix array device | |
JPH0527218A (en) | Liquid crystal display device | |
JPH11249627A (en) | Liquid crystal display device | |
KR100212171B1 (en) | Thin film transistor liquid crystal display device | |
JPS63241524A (en) | Liquid crystal display | |
JPH0693165B2 (en) | Matrix type display device | |
JPH0570154B2 (en) |