JPH0682816A - Active matrix substrate - Google Patents

Active matrix substrate

Info

Publication number
JPH0682816A
JPH0682816A JP23859592A JP23859592A JPH0682816A JP H0682816 A JPH0682816 A JP H0682816A JP 23859592 A JP23859592 A JP 23859592A JP 23859592 A JP23859592 A JP 23859592A JP H0682816 A JPH0682816 A JP H0682816A
Authority
JP
Japan
Prior art keywords
conductive film
film piece
insulating layer
active matrix
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP23859592A
Other languages
Japanese (ja)
Inventor
Katsuhiro Kawai
勝博 川合
Atsushi Ban
厚志 伴
Mikio Katayama
幹雄 片山
Masaya Okamoto
昌也 岡本
Hitoshi Ujimasa
仁志 氏政
Masaru Kajitani
優 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP23859592A priority Critical patent/JPH0682816A/en
Publication of JPH0682816A publication Critical patent/JPH0682816A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide the active matrix substrate which can be manufactured at low cost in a short process and is excellent in yield. CONSTITUTION:The active matrix substrate is equipped with gate bus lines 10 and source bus lines 20 which are formed crossing each other in a lattice shape, pixel electrodes 40 formed in areas surrounded with the gate bus lines 10 and source bus lines 20, and TFTs 30 which are electrically connected to the pixel electrodes 40, gate bus lines 10, and source bus lines 20. The gate bus lines 10 and pixel electrodes 40 are formed of the same material on the same insulating layer and conductive film pieces 12 are formed of the same material with the source bus lines 20 on the same insulating layer opposite the parts of the gate bus lines 10 except parts crossing the source bus lines 20. A part of the conductive film pieces 12 forms gate electrodes and the conductive film pieces 12 and gate bus lines 109 are connected via through holes.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、表示用絵素電極をマト
リクス状に配列して高密度表示を行う、表示装置用のア
クティブマトリクス基板に関し、さらに詳しくは、表示
用絵素電極にスイッチング素子を介して駆動信号を印加
することにより表示を実行する、アクティブマトリクス
基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate for a display device, in which display pixel electrodes are arranged in a matrix for high density display, and more specifically, a switching element is provided on the display pixel electrodes. The present invention relates to an active matrix substrate that performs display by applying a drive signal via the.

【0002】[0002]

【従来の技術】液晶表示装置、EL表示装置、プラズマ
表示装置等の表示装置においては、マトリクス状に配列
された表示絵素を選択して光変調することにより、画面
上に表示パターンを形成している。この場合、表示絵素
を選択して光変調する方法としてはアクティブマトリク
ス駆動方式が知られており、この方法は高コントラスト
の表示が可能であるために、液晶テレビジョンや、ワー
ドプロセッサ、コンピュータの端末表示等に実用化され
ている。
2. Description of the Related Art In a display device such as a liquid crystal display device, an EL display device and a plasma display device, a display pattern is formed on a screen by selecting and modulating the display pixels arranged in a matrix. ing. In this case, an active matrix driving method is known as a method of selecting display pixels and performing light modulation. Since this method enables high-contrast display, a liquid crystal television, a word processor, a computer terminal, etc. It has been put to practical use as a display.

【0003】このアクティブマトリクス駆動方式は、各
絵素を独立した絵素電極によってそれぞれ光変調される
ように配列し、各絵素電極のそれぞれにスイッチング素
子を接続する方法である。この絵素電極を選択駆動する
スイッチング素子としては、TFT(薄膜トランジス
タ)素子、MIM(金属−絶縁膜−金属)素子、MOS
トランジスタ素子、ダイオード、バリスタ等が一般に用
いられている。また、アクティブマトリクス基板におい
て各絵素電極は、対向電極が液晶、EL発光層あるいは
プラズマ発光体等の表示媒体を挟んで対向するように配
置されている。各絵素電極に印加される電圧をスイッチ
ングすると、その間に介在する表示媒体が光学的に変調
され、その変調が表示パターンとして視認される。
This active matrix driving method is a method in which each picture element is arranged so as to be optically modulated by an independent picture element electrode, and a switching element is connected to each picture element electrode. As a switching element for selectively driving the pixel electrode, a TFT (thin film transistor) element, a MIM (metal-insulating film-metal) element, a MOS
Transistor elements, diodes, varistors, etc. are commonly used. Further, in the active matrix substrate, the respective pixel electrodes are arranged so that the counter electrodes face each other with the display medium such as liquid crystal, EL light emitting layer or plasma light emitter interposed therebetween. When the voltage applied to each picture element electrode is switched, the display medium interposed therebetween is optically modulated, and the modulation is visually recognized as a display pattern.

【0004】図7にアクティブマトリクス基板の従来例
を示す。これによると絶縁性基板上には、タンタルTa
で形成された複数の走査配線(ゲートバスライン)71
0とチタンTiで形成された複数の信号配線(ソースバ
スライン)720とが、ゲート絶縁膜を介して格子状に
なるように相互に直交して設けられている。各走査配線
710および各信号配線720によって囲まれた矩形状
のそれぞれの領域内には、ITO(酸化インジウムおよ
び酸化スズ)で形成された絵素電極740が配置されて
いる。各領域内の隅部には、スイッチング素子としての
TFT730がそれぞれ設けられている。ここでTFT
730は、各絵素電極740と、各絵素電極740に近
接する1本の走査配線710および1本の信号配線72
0とにそれぞれ電気的に接続されている。走査配線71
0からは絵素電極740に向けて枝線711が分岐して
おり、この枝線711の先端部よりの部分がスイッチン
グ素子としてのTFT730におけるゲート電極となっ
ている。
FIG. 7 shows a conventional example of an active matrix substrate. According to this, tantalum Ta is deposited on the insulating substrate.
A plurality of scanning wirings (gate bus lines) 71 formed by
0 and a plurality of signal wirings (source bus lines) 720 formed of titanium Ti are provided so as to be orthogonal to each other in a lattice shape with a gate insulating film interposed therebetween. A pixel electrode 740 made of ITO (indium oxide and tin oxide) is arranged in each rectangular region surrounded by each scanning line 710 and each signal line 720. TFTs 730 as switching elements are provided at the corners of each region. TFT here
Reference numeral 730 denotes each pixel electrode 740, and one scanning wiring 710 and one signal wiring 72 which are close to each pixel electrode 740.
0 and 0 are respectively electrically connected. Scanning wiring 71
A branch line 711 branches from 0 toward the pixel electrode 740, and a portion from the tip of the branch line 711 serves as a gate electrode of the TFT 730 as a switching element.

【0005】[0005]

【発明が解決しようとする課題】ところで、このような
アクティブマトリクス基板の走査配線、信号配線および
絵素電極はそれぞれ別個の工程で形成されているため
に、それらを形成するには、成膜プロセス、フォトリソ
プロセス、エッチングプロセス等を繰り返すことによ
る。しかし、それぞれのプロセスにおいては常に歩留り
低下につながる基板欠陥を生じる危険が不可避であり、
またプロセスが多くなるほど製造コストも高くなる。
By the way, since the scanning wirings, the signal wirings, and the picture element electrodes of such an active matrix substrate are formed in separate steps, the film forming process is required to form them. , Photolithography process, etching process, etc. are repeated. However, in each process, there is an unavoidable risk of producing substrate defects that lead to yield loss.
Also, the more processes, the higher the manufacturing cost.

【0006】本発明は、上記の問題点を解決するもので
あり、その目的とするところは、より短い工程で低コス
トに製造でき、かつ歩留りが良好なアクティブマトリク
ス基板を提供することにある。
The present invention solves the above problems, and an object of the present invention is to provide an active matrix substrate which can be manufactured in a shorter process at low cost and has a good yield.

【0007】[0007]

【課題を解決するための手段】本発明の第1のアクティ
ブマトリクス基板は、格子状に交差して形成された複数
の走査配線および複数の信号配線と、該走査配線および
信号配線によって囲まれたそれぞれの領域内に形成され
た絵素電極と、各絵素電極と各走査配線と各信号配線と
に電気的に接続されたスイッチング素子とを備えたアク
ティブマトリクス基板において、該走査配線と絵素電極
とが、同一の絶縁層の上に同一材料で形成され、該信号
配線が該絶縁層とは別の絶縁層に形成されていると共
に、該信号配線と同一材料で同一の絶縁層の上に、該信
号配線と交わる部分を除いた走査配線部分と対向して導
電膜片が形成され、該導電膜片の一部がゲート電極を形
成し、更に該導電膜片と該走査配線とがスルーホールを
介して接続されており、そのことにより上記目的が達成
される。
A first active matrix substrate of the present invention is surrounded by a plurality of scanning wirings and a plurality of signal wirings which are formed to intersect each other in a grid pattern and surrounded by the scanning wirings and the signal wirings. In an active matrix substrate having picture element electrodes formed in respective regions and switching elements electrically connected to the picture element electrodes, the scanning wirings, and the signal wirings, the scanning wirings and the picture elements are provided. The electrodes are formed of the same material on the same insulating layer, the signal wiring is formed on an insulating layer different from the insulating layer, and the signal wiring is formed on the same insulating layer of the same material. A conductive film piece is formed opposite to the scanning wiring portion excluding a portion intersecting with the signal wiring, a part of the conductive film piece forms a gate electrode, and the conductive film piece and the scanning wiring are further formed. Connected through a through hole The object can be achieved.

【0008】本発明の第2のアクティブマトリクス基板
は、格子状に交差して形成された複数の走査配線および
複数の信号配線と、該走査配線および信号配線によって
囲まれたそれぞれの領域内に形成された絵素電極と、各
絵素電極と各走査配線と各信号配線とに電気的に接続さ
れたスイッチング素子とを備えたアクティブマトリクス
基板において、該絵素電極が絶縁層の上に形成され、該
信号配線が該絶縁層とは別の絶縁層の上に形成され、該
走査配線は、該絵素電極と同一の絶縁層の上に同一材料
で形成された第1の導電膜片と、該信号配線と同一の絶
縁層の上に同一材料で形成された第2の導電膜片とから
なり、該第1の導電膜片は、該信号配線と交わる部分を
部分と含んで該第2の導電膜片と対向し、かつスルーホ
ールを介して該第2の導電膜片と電気的に接続され、さ
らに第2の導電膜片の一部がゲート電極を形成してお
り、そのことにより上記目的が達成される。
The second active matrix substrate of the present invention is formed in a plurality of scanning wirings and a plurality of signal wirings intersecting each other in a grid pattern, and in respective regions surrounded by the scanning wirings and the signal wirings. In the active matrix substrate, the pixel electrodes are formed on the insulating layer, and the switching elements electrically connected to the pixel electrodes, the scanning wirings, and the signal wirings are formed. The signal wiring is formed on an insulating layer different from the insulating layer, and the scanning wiring is formed on the same insulating layer as the picture element electrode by a first conductive film piece formed of the same material. A second conductive film piece formed of the same material on the same insulating layer as the signal wiring, the first conductive film piece including a portion that intersects with the signal wiring. The second conductive film piece is opposed to the second conductive film piece, and the first Conductive film piece and is electrically connected, further has a portion of the second conductive film pieces forming the gate electrode, the object is achieved.

【0009】[0009]

【作用】本発明の第1のアクティブマトリクス基板にお
いては、信号配線と導電膜片とは共に同じ絶縁層の上に
同一材料で形成されおり、走査配線と絵素電極とは同じ
絶縁層の上に同一の透明導電膜で形成されており、ゲー
ト電極を一部に有する導電膜が走査配線と導電されてい
る。ゆえに、信号配線と導電膜片、走査配線と絵素電極
とはそれぞれ同一の工程で製造することができる。ま
た、本発明の第2のアクティブマトリクス基板において
は、走査配線は、絵素電極と同じ絶縁層の上に同一透明
導電膜で形成された第1の導電膜片と、信号配線と同一
絶縁層の上に同一材料で形成された第2の導電膜片とか
ら形成されており、ゲート電極を一部に有する第2の導
電膜片が第1の導電膜片と導電されている。ゆえに、絵
素電極と第1の導電膜片、信号配線と第2の導電膜片と
はそれぞれ同一の工程で製造することができる。
In the first active matrix substrate of the present invention, both the signal wiring and the conductive film piece are formed of the same material on the same insulating layer, and the scanning wiring and the pixel electrode are formed on the same insulating layer. The conductive film formed of the same transparent conductive film and partially having a gate electrode is electrically connected to the scanning wiring. Therefore, the signal wiring and the conductive film piece, and the scanning wiring and the pixel electrode can be manufactured in the same process. Further, in the second active matrix substrate of the present invention, the scanning wiring includes the first conductive film piece formed of the same transparent conductive film on the same insulating layer as the pixel electrode and the same insulating layer as the signal wiring. And a second conductive film piece formed of the same material on the top surface of the second conductive film piece, and the second conductive film piece having a gate electrode as a part thereof is conductive with the first conductive film piece. Therefore, the pixel electrode and the first conductive film piece, and the signal wiring and the second conductive film piece can be manufactured in the same process.

【0010】[0010]

【実施例】【Example】

(実施例1)図1は本実施例のアクティブマトリクス基
板の構成例を示す平面図であり、図2は図1のA−A’
に沿った断面図であり、また図3は図1のB−B’に沿
った断面図である。
(Embodiment 1) FIG. 1 is a plan view showing a constitutional example of an active matrix substrate of the present embodiment, and FIG. 2 is AA ′ of FIG.
3 is a sectional view taken along line BB ′ of FIG. 1 and FIG. 3 is a sectional view taken along line BB ′ of FIG. 1.

【0011】このアクティブマトリクス基板は、絶縁
層、例えばガラス基板1の上にソースバスライン20
と、ゲートバスライン10とが絶縁膜50を介してこの
順に格子状に形成され、両バスライン10、20で囲ま
れた領域に絵素電極40がゲートバスラインと同じ絶縁
膜50上に形成されている。ゲートバスライン10に
は、絵素電極40に向けて突出するゲート電極11が分
岐され、このゲート電極11の先端よりの部分にはスイ
ッチング素子としての薄膜トランジスタ(以下TFTと
略称する)30が形成されている。ソースバスライン2
0と交差する部分を除くゲートバスライン10の下に
は、絶縁膜50を介し導電膜片12がソースバスライン
と同じ基板上に形成され、またゲートバスライン10と
該導電膜片12とは絶縁膜をエッチングすることによっ
て形成された接続部13を介して電気的に接続されてい
る。
This active matrix substrate has a source bus line 20 on an insulating layer such as a glass substrate 1.
And the gate bus line 10 are formed in this order in a grid pattern through the insulating film 50, and the pixel electrode 40 is formed on the same insulating film 50 as the gate bus line in the region surrounded by both bus lines 10 and 20. Has been done. A gate electrode 11 protruding toward the pixel electrode 40 is branched to the gate bus line 10, and a thin film transistor (hereinafter abbreviated as TFT) 30 as a switching element is formed in a portion from the tip of the gate electrode 11 to a branch. ing. Source bus line 2
A conductive film piece 12 is formed below the gate bus line 10 except the portion intersecting 0 with the insulating film 50 on the same substrate as the source bus line, and the gate bus line 10 and the conductive film piece 12 are separated from each other. It is electrically connected via a connecting portion 13 formed by etching the insulating film.

【0012】次に、このアクティブマトリクス基板の作
製手順を図2および図3に基づいて説明する。
Next, the procedure for manufacturing this active matrix substrate will be described with reference to FIGS.

【0013】まず、ガラス基板1上にソースバスライン
20と、導電膜片12とを以下のようにして形成する。
すなわち、ガラス基板1上に低抵抗な導電体をスパッタ
リング法を用いて積層し、次いでパターニングしてソー
スバスライン20および導電膜片12を形成する。ガラ
ス基板1の表面には、上記ソースバスライン20および
導電膜片12を形成する前に、ベースコート膜としてT
25などの絶縁層を形成することも可能である。低抵
抗な導電体としては、Al、Mo、Ta等を挙げること
ができるが、本実施例ではTaを使用した。これによ
り、ソースバスライン20と導電膜片12とを同一工程
で製造することができる。
First, the source bus line 20 and the conductive film piece 12 are formed on the glass substrate 1 as follows.
That is, a low-resistance conductor is laminated on the glass substrate 1 by a sputtering method and then patterned to form the source bus line 20 and the conductive film piece 12. Before forming the source bus line 20 and the conductive film piece 12 on the surface of the glass substrate 1, a T film as a base coat film is formed.
It is also possible to form an insulating layer such as a 2 O 5 . Examples of the low-resistance conductor include Al, Mo, Ta, etc., but Ta was used in this example. Thus, the source bus line 20 and the conductive film piece 12 can be manufactured in the same process.

【0014】次に、ソースバスライン20および導電膜
片12上に絶縁膜50を積層する。本実施例ではプラズ
マCVD法により窒化シリコン膜を3000オングスト
ロームの厚さで積層し、絶縁膜とした。この時、ソース
バスライン20を陽極酸化し、より絶縁性を高める構造
としてもよい。
Next, the insulating film 50 is laminated on the source bus line 20 and the conductive film piece 12. In this embodiment, a silicon nitride film having a thickness of 3000 angstrom is laminated by the plasma CVD method to form an insulating film. At this time, the source bus line 20 may be anodized to have a structure that further enhances the insulating property.

【0015】続いて、半導体層52とエッチングストッ
パー層53とをプラズマCVD法により絶縁膜50の一
部に重畳させてこの順に積層する。エッチングストッパ
ー層53はその後、パターニングする。本実施例におい
ては、半導体層52は真性半導体アモルファスシリコン
層とし、エッチングストッパー層53は絶縁膜50と同
じ窒化シリコンとし、また膜厚はそれぞれ600オング
ストローム、2000オングストロームとした。
Subsequently, the semiconductor layer 52 and the etching stopper layer 53 are laminated in this order by plasma CVD so as to overlap a part of the insulating film 50. The etching stopper layer 53 is then patterned. In this embodiment, the semiconductor layer 52 is an intrinsic semiconductor amorphous silicon layer, the etching stopper layer 53 is the same silicon nitride as the insulating film 50, and the film thickness is 600 angstroms and 2000 angstroms, respectively.

【0016】次に、導電膜片12上の絶縁膜50に、ゲ
ートバスライン10とを電気的に接続するためのスルー
ホールと、ソースバスライン20と後の工程で形成する
ソース電極31とを電気的に接続するためのスルーホー
ルとをパターニング、エッチングの工程を経て形成し、
接続部13、14とする。
Next, a through hole for electrically connecting the gate bus line 10 to the insulating film 50 on the conductive film piece 12, a source bus line 20 and a source electrode 31 which will be formed in a later step. Through holes for electrical connection are formed through patterning and etching processes,
The connection parts 13 and 14 are used.

【0017】続いて、半導体層52と、この後の工程で
形成するソース電極31またはドレイン電極32との間
のオーミックコンタクトを良好にするために、コンタク
ト層60をプラズマCVD法により積層する。本実施例
では、コンタクト層60はリンをドーピングしたn+
アモルファスシリコン層とし、また厚さ600オングス
トロームとした。その後、このコンタクト層60と、上
記半導体層52のパターニングを行う。
Subsequently, in order to improve the ohmic contact between the semiconductor layer 52 and the source electrode 31 or the drain electrode 32 formed in the subsequent step, the contact layer 60 is laminated by the plasma CVD method. In this embodiment, the contact layer 60 is an n + -type amorphous silicon layer doped with phosphorus and has a thickness of 600 Å. After that, the contact layer 60 and the semiconductor layer 52 are patterned.

【0018】さらに、絶縁膜50およびコンタクト層の
上に、ゲートバスライン10、ソース電極31、ドレイ
ン電極32および絵素電極40となる透明導電膜をスパ
ッタリング法により積層し、これをパターニングするこ
とによりゲートバスライン20、ソース電極31、ドレ
イン電極32、絵素電極40を得る。本実施例では、透
明導電膜としてITO膜を用いた。
Further, a transparent conductive film to be the gate bus line 10, the source electrode 31, the drain electrode 32, and the pixel electrode 40 is laminated on the insulating film 50 and the contact layer by a sputtering method, and is patterned. The gate bus line 20, the source electrode 31, the drain electrode 32, and the pixel electrode 40 are obtained. In this example, an ITO film was used as the transparent conductive film.

【0019】さらに、絵素上に保護膜層70を積層す
る。なお、保護膜層70は積層後、絵素電極40中央部
分上の一部を除去する窓あき構造にしてもよい。
Further, a protective film layer 70 is laminated on the picture element. The protective film layer 70 may have a window structure in which a part of the central portion of the pixel electrode 40 is removed after the protective film layer 70 is laminated.

【0020】図3に示すように、導電膜片12は接続部
13を介してゲートバスライン10と電気的に接続され
ている。本構造によれば、導電膜片12が存在する区間
では、ゲート信号はゲートバスライン10と導電膜片1
2の両方を流れることになる。その結果、この区間にお
いては、ゲートバスライン10の一部分において断線が
起こった場合にも、信号は導電膜片12を通って断線部
分より先に伝わるため、断線がゲートバスライン全体に
及ぶのを防ぐことが可能となる。
As shown in FIG. 3, the conductive film piece 12 is electrically connected to the gate bus line 10 via the connecting portion 13. According to this structure, the gate signal is applied to the gate bus line 10 and the conductive film piece 1 in the section where the conductive film piece 12 is present.
It will flow through both. As a result, in this section, even if a disconnection occurs in a part of the gate bus line 10, the signal is transmitted through the conductive film piece 12 before the disconnection portion, so that the disconnection does not extend to the entire gate bus line. It becomes possible to prevent it.

【0021】本実施例のアクティブマトリクス基板にお
いては、ガラス基板1上にソースバスライン31と導電
膜片12とが形成され、絶縁膜50上にゲートバスライ
ン10と絵素電極32とが形成された構造としたが、本
発明のアクティブマトリクス基板はその逆の構造、すな
わちガラス基板1上にゲートバスライン10と絵素電極
32とが形成され、絶縁膜50上にソースバスライン3
1と導電膜片12とが形成された構造としてもよい。
In the active matrix substrate of this embodiment, the source bus line 31 and the conductive film piece 12 are formed on the glass substrate 1, and the gate bus line 10 and the pixel electrode 32 are formed on the insulating film 50. However, the active matrix substrate of the present invention has the opposite structure, that is, the gate bus line 10 and the pixel electrode 32 are formed on the glass substrate 1, and the source bus line 3 is formed on the insulating film 50.
A structure in which 1 and the conductive film piece 12 are formed may be used.

【0022】(実施例2)図4は、本実施例のアクティ
ブマトリクス基板の構成例を示す平面図である。ゲート
バスライン110は絵素電極140と同じ絶縁膜(図示
せず)の上に同じ材料で形成された導電膜片115と、
ソースバスライン120と同じガラス基板(図示せず)
上に同じ材料で形成された導電膜片112とから構成さ
れる。
(Embodiment 2) FIG. 4 is a plan view showing a structural example of an active matrix substrate of this embodiment. The gate bus line 110 includes a conductive film piece 115 formed of the same material on the same insulating film (not shown) as the pixel electrode 140,
The same glass substrate as the source bus line 120 (not shown)
It is composed of a conductive film piece 112 made of the same material.

【0023】本実施例では、導電膜片112はソースバ
スライン120とともに、実施例1と同様、低抵抗な導
電体から形成する。また、導電膜片115は、絵素電極
140とともに、透明導電膜(ITO膜)から形成す
る。
In this embodiment, the conductive film piece 112 is formed of a low-resistance conductor together with the source bus line 120, as in the first embodiment. The conductive film piece 115 is formed of a transparent conductive film (ITO film) together with the pixel electrode 140.

【0024】本構造のアクティブマトリクス基板におい
ては、ゲートバスライン110を構成する導電膜片11
5と絵素電極140とが接近する箇所が少なくなる。そ
の結果、実施例1に比べて、ゲートバスライン110と
絵素電極140とが短絡する可能性が減少する。
In the active matrix substrate of this structure, the conductive film piece 11 that constitutes the gate bus line 110.
5 and the pixel electrode 140 are close to each other. As a result, the possibility that the gate bus line 110 and the pixel electrode 140 are short-circuited is reduced as compared with the first embodiment.

【0025】本発明のアクティブマトリクス基板は、本
実施例と逆の構造、すなわちガラス基板上に導電膜片1
15と絵素電極32とが形成され、絶縁膜(図示せず)
上にソースバスライン120と導電膜片112とが形成
された構造としてもよい。
The active matrix substrate of the present invention has a structure opposite to that of this embodiment, that is, a conductive film piece 1 is formed on a glass substrate.
15 and a pixel electrode 32 are formed, and an insulating film (not shown)
A structure in which the source bus line 120 and the conductive film piece 112 are formed thereon may be used.

【0026】(実施例3)図5は、本実施例のアクティ
ブマトリクス基板の構成例を示す平面図であり、図6は
図1のC−C’に沿った断面図である。
(Embodiment 3) FIG. 5 is a plan view showing a constitutional example of an active matrix substrate of the present embodiment, and FIG. 6 is a sectional view taken along the line CC 'in FIG.

【0027】本実施例においては、ゲートバスライン2
10は実施例2と同様、絵素電極240と同じ絶縁膜
(図示せず)上に同じ材料で形成された導電膜片215
と、ソースバスライン220と同じガラス基板(図示せ
ず)上に同じ材料で形成された導電膜片212とから構
成されるが、絵素電極240の一部が絶縁膜250を介
して導電膜片212に重畳した構造になっている。この
構造によると、同時に導電膜片212と絵素電極204
の一部との間に付加容量241を形成することが可能な
ので、アクティブマトリクス基板の品位を高めることが
できる。
In this embodiment, the gate bus line 2
10 is a conductive film piece 215 formed of the same material on the same insulating film (not shown) as the pixel electrode 240 as in the second embodiment.
And a conductive film piece 212 formed of the same material on the same glass substrate (not shown) as the source bus line 220, but a part of the pixel electrode 240 is a conductive film via an insulating film 250. The structure is superimposed on the piece 212. According to this structure, the conductive film piece 212 and the pixel electrode 204 are simultaneously formed.
Since the additional capacitance 241 can be formed between the active matrix substrate and a part thereof, the quality of the active matrix substrate can be improved.

【0028】[0028]

【発明の効果】以上の説明から明らかなように、本発明
の第1のアクティブマトリクス基板においては、信号配
線と導電膜片とは同一工程で製造することができ、また
走査配線と絵素電極とは同一工程で製造することができ
る。また、本発明の第2のアクティブマトリクス基板に
おいては、走査配線は、絵素電極と同一工程で製造でき
る第1の導電膜片と、信号配線と同一工程で製造できる
第2の導電膜片とから形成されている。この結果、従来
よりも短い工程で、かつ低コストで製造できるようにな
り、歩留りが良好なアクティブマトリクス基板を提供す
ることが可能となる。
As is apparent from the above description, in the first active matrix substrate of the present invention, the signal wiring and the conductive film piece can be manufactured in the same process, and the scanning wiring and the pixel electrode can be manufactured. Can be manufactured in the same process. Further, in the second active matrix substrate of the present invention, the scanning wiring includes the first conductive film piece that can be manufactured in the same process as the pixel electrode and the second conductive film piece that can be manufactured in the same process as the signal wiring. Are formed from. As a result, it becomes possible to manufacture at a lower cost and in a shorter process than in the past, and it becomes possible to provide an active matrix substrate having a good yield.

【0029】また、アクティブマトリクス基板のサイズ
が大きくなると、それに伴ってバスラインも長くなるた
めライン抵抗が大きくなり、信号の遅延が問題となるこ
とがあるが、本発明の第2のアクティブマトリクス基板
によれば、走査配線を絵素電極と同じ透明導電膜と、比
抵抗の小さい導電膜とから構成することが可能であるの
で、走査配線を透明導電膜のみから形成する場合に比
べ、全体のライン抵抗を小さくできる。
Further, when the size of the active matrix substrate becomes large, the bus line becomes long accordingly, so that the line resistance becomes large, which may cause a problem of signal delay. However, the second active matrix substrate of the present invention. According to this, since the scanning wiring can be composed of the same transparent conductive film as the pixel electrode and the conductive film having a small specific resistance, the entire scanning wiring can be formed as compared with the case where the scanning wiring is formed only of the transparent conductive film. Line resistance can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例1に係るアクティブマトリクス基板を示
す平面図。
FIG. 1 is a plan view showing an active matrix substrate according to a first embodiment.

【図2】図1のA−A’に沿った断面図。2 is a cross-sectional view taken along the line A-A 'in FIG.

【図3】図2のB−B’に沿った断面図。3 is a cross-sectional view taken along line B-B ′ of FIG.

【図4】実施例2に係るアクティブマトリクス基板を示
す平面図。
FIG. 4 is a plan view showing an active matrix substrate according to a second embodiment.

【図5】実施例3に係るアクティブマトリクス基板を示
す平面図。
FIG. 5 is a plan view showing an active matrix substrate according to a third embodiment.

【図6】図5のC−C’に沿った断面図。6 is a cross-sectional view taken along the line C-C ′ of FIG.

【図7】従来例を示す断面図。FIG. 7 is a sectional view showing a conventional example.

【符号の説明】[Explanation of symbols]

1、201 ガラス基板 10、110、210、710 ゲートバスラ
イン 20、120、220、720 ソースバスラ
イン 11、711 ゲート電極 31 ソース電極 32 ドレイン電極 40、140、240、740 絵素電極 12、112、115、212、215 導電膜片 13、14、113、213、214 接続部 30、130、230、730 TFT 50、250 ゲート絶縁膜 52 半導体層 53 エッチングス
トッパー層 60 コンタクト層 70 保護膜層 241 付加容量
1, 201 glass substrate 10, 110, 210, 710 gate bus line 20, 120, 220, 720 source bus line 11, 711 gate electrode 31 source electrode 32 drain electrode 40, 140, 240, 740 pixel electrode 12, 112, 115, 212, 215 conductive film pieces 13, 14, 113, 213, 214 connection parts 30, 130, 230, 730 TFTs 50, 250 gate insulating film 52 semiconductor layer 53 etching stopper layer 60 contact layer 70 protective film layer 241 additional capacitance

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡本 昌也 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 氏政 仁志 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 梶谷 優 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masaya Okamoto 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Co., Ltd. Incorporated (72) Inventor Yu Kajitani 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 格子状に交差して形成された複数の走査
配線および複数の信号配線と、該走査配線および信号配
線によって囲まれたそれぞれの領域内に形成された絵素
電極と、各絵素電極と各走査配線と各信号配線とに電気
的に接続されたスイッチング素子とを備えたアクティブ
マトリクス基板において、 該走査配線と絵素電極とが、同一の絶縁層の上に同一材
料で形成され、該信号配線が該絶縁層とは別の絶縁層の
上に形成されていると共に、該信号配線と同一材料で該
別の絶縁層の上に、該信号配線と交わる部分を除いた走
査配線部分と対向して導電膜片が形成され、該導電膜片
の一部がゲート電極を形成し、更に該導電膜片と該走査
配線とがスルーホールを介して接続されているアクティ
ブマトリクス基板。
1. A plurality of scanning wirings and a plurality of signal wirings formed to intersect in a grid pattern, a pixel electrode formed in each region surrounded by the scanning wirings and the signal wirings, and each picture. In an active matrix substrate including a switching element electrically connected to each element electrode, each scanning wiring, and each signal wiring, the scanning wiring and the pixel electrode are formed of the same material on the same insulating layer. The signal wiring is formed on an insulating layer different from the insulating layer, and scanning is performed on the different insulating layer made of the same material as the signal wiring except the portion intersecting with the signal wiring. An active matrix substrate in which a conductive film piece is formed facing a wiring portion, a part of the conductive film piece forms a gate electrode, and the conductive film piece and the scanning wiring are connected through a through hole. .
【請求項2】 格子状に交差して形成された複数の走査
配線および複数の信号配線と、該走査配線および信号配
線によって囲まれたそれぞれの領域内に形成された絵素
電極と、各絵素電極と各走査配線と各信号配線とに電気
的に接続されたスイッチング素子とを備えたアクティブ
マトリクス基板において、 該絵素電極が絶縁層の上に形成され、該信号配線が該絶
縁層とは別の絶縁層の上に形成され、該走査配線は、該
絵素電極が形成された絶縁層の上に同一材料で形成され
た第1の導電膜片と、該信号配線が形成された別の絶縁
層の上に同一材料で形成された第2の導電膜片とからな
り、第2の導電膜片がその両端を隣合う2つの信号配線
の内側に位置して形成され、第1の導電膜片が信号配線
を挟んで両側にある第2の導電膜片の端部それぞれと対
向して形成されていると共に、該両端部のそれぞれが第
2の導電膜片とスルーホールを介して接続され、さらに
第2の導電膜片の一部がゲート電極を形成しているアク
ティブマトリクス基板。
2. A plurality of scanning wirings and a plurality of signal wirings formed to intersect in a grid pattern, a pixel electrode formed in each region surrounded by the scanning wirings and the signal wirings, and each picture. In an active matrix substrate including element electrodes, scanning lines, and switching elements electrically connected to signal lines, the pixel electrodes are formed on an insulating layer, and the signal lines are formed on the insulating layer. Is formed on another insulating layer, and the scanning wiring is formed by a first conductive film piece made of the same material and the signal wiring on the insulating layer on which the pixel electrodes are formed. A second conductive film piece formed of the same material on another insulating layer, the second conductive film piece being formed with its both ends located inside two adjacent signal wirings; End portions of the second conductive film piece on both sides of the signal wiring between which the conductive film piece is located. It is formed so as to face it, and each of the both ends is connected to the second conductive film piece through a through hole, and a part of the second conductive film piece forms a gate electrode. Active matrix substrate.
JP23859592A 1992-09-07 1992-09-07 Active matrix substrate Withdrawn JPH0682816A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23859592A JPH0682816A (en) 1992-09-07 1992-09-07 Active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23859592A JPH0682816A (en) 1992-09-07 1992-09-07 Active matrix substrate

Publications (1)

Publication Number Publication Date
JPH0682816A true JPH0682816A (en) 1994-03-25

Family

ID=17032535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23859592A Withdrawn JPH0682816A (en) 1992-09-07 1992-09-07 Active matrix substrate

Country Status (1)

Country Link
JP (1) JPH0682816A (en)

Similar Documents

Publication Publication Date Title
US7812893B2 (en) Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate
US7265799B2 (en) Thin film transistor array panel and manufacturing method thereof
JPH0814669B2 (en) Matrix type display device
US7477350B2 (en) Thin film array panel
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
JP2001337349A (en) Thin film transistor substrate for liquid crystal display device, and its repairing method
JP3226836B2 (en) Liquid crystal display device and manufacturing method thereof
JP3258768B2 (en) Matrix display device
JP2002116712A (en) Display device and its manufacturing method
JP2800958B2 (en) Active matrix substrate
US5663575A (en) Liquid crystal display device providing a high aperture ratio
KR20010056591A (en) Liquid crystal display and method for fabricating the same
JPH07113728B2 (en) Active matrix substrate
JPH028821A (en) Active matrix substrate
JPH04265945A (en) Active matrix substrate
JP3287806B2 (en) Active matrix substrate
JPH06163891A (en) Thin film transistor
JP2677714B2 (en) Active matrix substrate and manufacturing method thereof
JPH0682816A (en) Active matrix substrate
JP3113480B2 (en) Liquid crystal display
JP2690404B2 (en) Active matrix substrate
JPH06242453A (en) Active matrix type liquid crystal display device
JP4468626B2 (en) Display device substrate and display device including the same
JP2669512B2 (en) Active matrix substrate
JP2881868B2 (en) Method for manufacturing thin film transistor liquid crystal display

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130