JPH0677857A - 伝送路インターフェース用集積回路 - Google Patents
伝送路インターフェース用集積回路Info
- Publication number
- JPH0677857A JPH0677857A JP22863092A JP22863092A JPH0677857A JP H0677857 A JPH0677857 A JP H0677857A JP 22863092 A JP22863092 A JP 22863092A JP 22863092 A JP22863092 A JP 22863092A JP H0677857 A JPH0677857 A JP H0677857A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- interface
- communication control
- integrated circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 伝送路と複数の通信制御装置からなる通信シ
ステムに好適な伝送路インターフェイス用集積回路を提
供する。 【構成】 等化器４，変換器２によるレシーバ回路６，
変換器３によるドライバ回路２９，等化器４に制御信号
を出力するインターフェイス回路５を同一の半導体集積
回路上に構成する。伝送路１，１’からの通信フレーム
を受信する場合には，等化器４により波形等化した後に
変換器２によって所定の変換を行って次段の通信制御用
集積回路１５のバッファ８を介して受信処理回路１１に
出力させる。またこの時，通信制御用集積回路１５の通
信制御回路１３からの制御信号をインターフェイス回路
１４，１５を介して等化器４の制御信号入力に与えるこ
とで，等化器４の波形等化特性を適応的に変化させるこ
とができる。
ステムに好適な伝送路インターフェイス用集積回路を提
供する。 【構成】 等化器４，変換器２によるレシーバ回路６，
変換器３によるドライバ回路２９，等化器４に制御信号
を出力するインターフェイス回路５を同一の半導体集積
回路上に構成する。伝送路１，１’からの通信フレーム
を受信する場合には，等化器４により波形等化した後に
変換器２によって所定の変換を行って次段の通信制御用
集積回路１５のバッファ８を介して受信処理回路１１に
出力させる。またこの時，通信制御用集積回路１５の通
信制御回路１３からの制御信号をインターフェイス回路
１４，１５を介して等化器４の制御信号入力に与えるこ
とで，等化器４の波形等化特性を適応的に変化させるこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は，伝送路インターフェー
ス用集積回路に関し，特に伝送路と複数の通信制御装置
からなる通信システムに適用される伝送路インターフェ
ース用集積回路に関するものである。
ス用集積回路に関し，特に伝送路と複数の通信制御装置
からなる通信システムに適用される伝送路インターフェ
ース用集積回路に関するものである。
【０００２】
【従来の技術】家庭内や産業分野等においては，例えば
図４に示す様な構成により，機器間での相互通信が行わ
れる。即ち図４は，伝送路１及び１’上に複数の伝送路
インターフェース部３８ａ，３８ｂ，３８ｃ及び通信制
御装置３９ａ，３９ｂ，３９ｃが電気的に接続されて構
成される通信システムを示したものである。そして図４
の通信システムでは，自局から他局へ通信フレームを送
信する場合，通信制御装置３９ａ，３９ｂ，３９ｃは予
め定められた通信フレームを生成し，これを伝送路イン
ターフェース部３８ａ，３８ｂ，３８ｃにおいて所定の
変換を施した後，伝送路１，１上に送出する。一方，他
局から自局宛の通信フレームを受信する場合には，伝送
路１，１’より搬送されてきた通信フレームを伝送路イ
ンターフェース部３８ａ，３８ｂ，３８ｃにおいて所定
の変換を施した後，通信制御装置３９ａ，３９ｂ，３９
ｃに入力し，この通信フレームを解読する。図４におけ
る伝送路インターフェース部３８ａ，３８ｂ，３８ｃ，
及び通信制御装置３９ａ，３９ｂ，３９ｃの従来例につ
いて図５を用いてより詳しく説明する。
図４に示す様な構成により，機器間での相互通信が行わ
れる。即ち図４は，伝送路１及び１’上に複数の伝送路
インターフェース部３８ａ，３８ｂ，３８ｃ及び通信制
御装置３９ａ，３９ｂ，３９ｃが電気的に接続されて構
成される通信システムを示したものである。そして図４
の通信システムでは，自局から他局へ通信フレームを送
信する場合，通信制御装置３９ａ，３９ｂ，３９ｃは予
め定められた通信フレームを生成し，これを伝送路イン
ターフェース部３８ａ，３８ｂ，３８ｃにおいて所定の
変換を施した後，伝送路１，１上に送出する。一方，他
局から自局宛の通信フレームを受信する場合には，伝送
路１，１’より搬送されてきた通信フレームを伝送路イ
ンターフェース部３８ａ，３８ｂ，３８ｃにおいて所定
の変換を施した後，通信制御装置３９ａ，３９ｂ，３９
ｃに入力し，この通信フレームを解読する。図４におけ
る伝送路インターフェース部３８ａ，３８ｂ，３８ｃ，
及び通信制御装置３９ａ，３９ｂ，３９ｃの従来例につ
いて図５を用いてより詳しく説明する。
【０００３】図５に，伝送路インターフェース部３８
ａ，３８ｂ，３８ｃを半導体集積回路により構成し，ま
た通信制御装置３９ａ，３９ｂ，３９ｃの一部を半導体
集積回路によって構成した従来例を示した。図５におい
て，伝送路１，１’上には端子１７，１６を介して，レ
シーバ回路２８を構成する変換器２の入力点，及びドラ
イバ回路２９を構成する変換器３の出力点が接続されて
いる。レシーバ回路２８の出力，即ち変換器２の出力は
端子３３より出力され，ドライバ回路２９の入力，即ち
変換器３の入力は端子３４より入力される。ここで変換
器２，変換器３は同一半導体集積回路基板上に構成され
ており，端子１６，１７，３３，３４と共に伝送路イン
ターフェース用集積回路３０を構成している。
ａ，３８ｂ，３８ｃを半導体集積回路により構成し，ま
た通信制御装置３９ａ，３９ｂ，３９ｃの一部を半導体
集積回路によって構成した従来例を示した。図５におい
て，伝送路１，１’上には端子１７，１６を介して，レ
シーバ回路２８を構成する変換器２の入力点，及びドラ
イバ回路２９を構成する変換器３の出力点が接続されて
いる。レシーバ回路２８の出力，即ち変換器２の出力は
端子３３より出力され，ドライバ回路２９の入力，即ち
変換器３の入力は端子３４より入力される。ここで変換
器２，変換器３は同一半導体集積回路基板上に構成され
ており，端子１６，１７，３３，３４と共に伝送路イン
ターフェース用集積回路３０を構成している。
【０００４】そして端子３３より取り出されるレシーバ
回路２８の出力は，端子３５を介してインターフェース
回路１０を構成するバッファ８の入力点に入力され，バ
ッファ８の出力は受信処理回路１１に入力される。一
方，送信処理回路１２の出力はインターフェース回路１
０を構成するバッファ９に入力される。バッファ９の出
力は，端子３６並びに伝送路インターフェース用集積回
路３０の端子３４を経て，ドライバ回路２９に入力され
る。受信処理回路１１及び送信処理回路１２は通信制御
回路３１に接続されている。これら受信処理回路１１，
送信処理回路１２，通信制御回路３１，及びインターフ
ェース回路１０は，端子３５，３６と共に通信制御用集
積回路３２を構成している。
回路２８の出力は，端子３５を介してインターフェース
回路１０を構成するバッファ８の入力点に入力され，バ
ッファ８の出力は受信処理回路１１に入力される。一
方，送信処理回路１２の出力はインターフェース回路１
０を構成するバッファ９に入力される。バッファ９の出
力は，端子３６並びに伝送路インターフェース用集積回
路３０の端子３４を経て，ドライバ回路２９に入力され
る。受信処理回路１１及び送信処理回路１２は通信制御
回路３１に接続されている。これら受信処理回路１１，
送信処理回路１２，通信制御回路３１，及びインターフ
ェース回路１０は，端子３５，３６と共に通信制御用集
積回路３２を構成している。
【０００５】次に図５に示した通信制御用集積回路３
２，伝送路インターフェース用集積回路３０により構成
される通信制御装置（自局）が，伝送路１，１’上に同
様の構成で接続されている通信制御装置（他局）との間
で通信を行う場合の動作について説明する。自局が他局
に対してフレームを送信する場合，送信処理回路１２は
通信制御回路３１により制御され，送信相手局に対する
通信フレームを生成する。ここで通信フレームは例えば
同期情報，自局アドレス情報，送信相手局アドレス情
報，送信すべき電文，制御コード等が含まれており，こ
れが『１』，『０』のディジタル信号列状に形成されて
いる。送信処理回路１２で生成された通信フレームは，
バッファ９を介して端子３６よりディジタル信号として
出力され，また端子３４を介して伝送路インターフェー
ス用集積回路３０のドライバ回路２９に入力される。そ
してドライバ回路２９を構成する変換器３により前述の
送信する通信フレーム信号を所定の条件で変換した後，
伝送路１，１’上に送出する。
２，伝送路インターフェース用集積回路３０により構成
される通信制御装置（自局）が，伝送路１，１’上に同
様の構成で接続されている通信制御装置（他局）との間
で通信を行う場合の動作について説明する。自局が他局
に対してフレームを送信する場合，送信処理回路１２は
通信制御回路３１により制御され，送信相手局に対する
通信フレームを生成する。ここで通信フレームは例えば
同期情報，自局アドレス情報，送信相手局アドレス情
報，送信すべき電文，制御コード等が含まれており，こ
れが『１』，『０』のディジタル信号列状に形成されて
いる。送信処理回路１２で生成された通信フレームは，
バッファ９を介して端子３６よりディジタル信号として
出力され，また端子３４を介して伝送路インターフェー
ス用集積回路３０のドライバ回路２９に入力される。そ
してドライバ回路２９を構成する変換器３により前述の
送信する通信フレーム信号を所定の条件で変換した後，
伝送路１，１’上に送出する。
【０００６】ここで，変換器３はディジタル信号として
入力される通信フレームの出力レベル変換機能等を含む
信号フォーマット変換，このフォーマット変換した信号
を伝送路上に送出するための駆動機能を有し，アナログ
信号処理を行う。また，他局から自局に対して通信フレ
ームが送られてきた場合，送信先において前述と同様の
送信処理動作により処理された通信フレームを，端子１
６，１７を介してレシーバ回路２８に入力する。レシー
バ回路２８を構成する変換器２は，入力される信号に対
して，ドライバ回路２９を構成する変換器３と略逆特性
により処理する。即ち，フォーマット変換された信号を
次段においてディジタル信号としての通信フレームとし
て扱える条件に信号レベルを変換する機能を含む逆フォ
ーマット変換機能，及び伝送路上からの信号を入力する
ためのバッファ機能を有してアナログ処理を行う。レシ
ーバ回路２８で処理された通信フレームは端子３３より
出力され，端子３５より通信制御用集積回路３２のバッ
ファ８を経て受信処理回路１１に入力される。受信処理
回路１１は通信制御回路３１により制御され，送信相手
からの通信フレームをディジタル信号処理により解読
し，この内容に基づき，通信制御用集積回路３２に電気
的に接続される各種端末装置（図示せず）の動作，及び
制御を決定する。
入力される通信フレームの出力レベル変換機能等を含む
信号フォーマット変換，このフォーマット変換した信号
を伝送路上に送出するための駆動機能を有し，アナログ
信号処理を行う。また，他局から自局に対して通信フレ
ームが送られてきた場合，送信先において前述と同様の
送信処理動作により処理された通信フレームを，端子１
６，１７を介してレシーバ回路２８に入力する。レシー
バ回路２８を構成する変換器２は，入力される信号に対
して，ドライバ回路２９を構成する変換器３と略逆特性
により処理する。即ち，フォーマット変換された信号を
次段においてディジタル信号としての通信フレームとし
て扱える条件に信号レベルを変換する機能を含む逆フォ
ーマット変換機能，及び伝送路上からの信号を入力する
ためのバッファ機能を有してアナログ処理を行う。レシ
ーバ回路２８で処理された通信フレームは端子３３より
出力され，端子３５より通信制御用集積回路３２のバッ
ファ８を経て受信処理回路１１に入力される。受信処理
回路１１は通信制御回路３１により制御され，送信相手
からの通信フレームをディジタル信号処理により解読
し，この内容に基づき，通信制御用集積回路３２に電気
的に接続される各種端末装置（図示せず）の動作，及び
制御を決定する。
【０００７】そして，図５に示した通信制御用集積回路
３２，及び伝送路インターフェース用集積回路３０を図
４に示す様な通信システムに適用することにより，伝送
路を介して相互の通信を行う事ができる。また，図５の
様にアナログ信号処理部分とディジタル信号処理部分と
を個別にそれぞれの処理に適した条件で集積回路化する
ことによって，より経済的に相互通信が行える訳であ
る。
３２，及び伝送路インターフェース用集積回路３０を図
４に示す様な通信システムに適用することにより，伝送
路を介して相互の通信を行う事ができる。また，図５の
様にアナログ信号処理部分とディジタル信号処理部分と
を個別にそれぞれの処理に適した条件で集積回路化する
ことによって，より経済的に相互通信が行える訳であ
る。
【０００８】
【発明が解決しようとする課題】ところが，実際の機器
間の通信に適用する場合，伝送路の長さ，インピーダン
ス条件，あるいは接続される通信制御装置の数等は様々
である。特に分布定数的に発生する伝送路インピーダン
ス条件によって伝送路上に搬送される通信信号が様々に
歪を生じる。このため，図５の従来例ではこの通信信号
波形歪によって通信に影響を及ぼす恐れがある。
間の通信に適用する場合，伝送路の長さ，インピーダン
ス条件，あるいは接続される通信制御装置の数等は様々
である。特に分布定数的に発生する伝送路インピーダン
ス条件によって伝送路上に搬送される通信信号が様々に
歪を生じる。このため，図５の従来例ではこの通信信号
波形歪によって通信に影響を及ぼす恐れがある。
【０００９】上記のような波形歪を軽減するため，図６
に例示したように，伝送路インターフェース用集積回路
３０の端子１６，１７と伝送路１，１’との間に等化器
３７を挿入し，波形等化を行なる構成が採られることも
ある。そしてこの構成とすれば，自局が他局からの送信
信号は受信する際に等化器３７により波形等化され，こ
れにより伝送歪の影響を軽減した後にレシーバ回路２８
に入力させることができる。
に例示したように，伝送路インターフェース用集積回路
３０の端子１６，１７と伝送路１，１’との間に等化器
３７を挿入し，波形等化を行なる構成が採られることも
ある。そしてこの構成とすれば，自局が他局からの送信
信号は受信する際に等化器３７により波形等化され，こ
れにより伝送歪の影響を軽減した後にレシーバ回路２８
に入力させることができる。
【００１０】しかしながら，図６の従来例では，等化器
の波形等化特性を一義的に決定させるものであり，この
ため分布定数的に発生する伝送路インピーダンス条件に
より様々な形態で生ずる伝送歪を十分に軽減させること
は困難である。また，この等化器は前述の伝送路インタ
ーフェース用集積回路とは独立して構成されているため
コスト高となる。更にこの等化器を適応的に特性を変化
させようとした場合には，これを実現するためのハード
ウェアが増大し，よりコストが上昇してしまうという欠
点もある。
の波形等化特性を一義的に決定させるものであり，この
ため分布定数的に発生する伝送路インピーダンス条件に
より様々な形態で生ずる伝送歪を十分に軽減させること
は困難である。また，この等化器は前述の伝送路インタ
ーフェース用集積回路とは独立して構成されているため
コスト高となる。更にこの等化器を適応的に特性を変化
させようとした場合には，これを実現するためのハード
ウェアが増大し，よりコストが上昇してしまうという欠
点もある。
【００１１】そこで，本発明の技術的課題は，伝送路と
複数の通信制御装置からなる通信システムに好適な伝送
路インターフェイス用集積回路を提供することにある。
複数の通信制御装置からなる通信システムに好適な伝送
路インターフェイス用集積回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明によれば，信号波
形等化手段，第１の変換手段，第２の変換手段，第１の
インターフェース手段が同一半導体集積回路基板上に構
成された伝送路インターフェース用集積回路において，
前記信号波形等化手段は，自局及び他局の通信制御装置
からの通信信号，及び通信制御信号が電気的に搬送され
る伝送路から必要な信号を受信し，前記第１の変換手段
に対して出力し，前記第１の変換手段の出力は，通信制
御装置を構成する第２のインターフェース手段の入力点
に入力し，前記通信制御装置を構成する第３のインター
フェース手段の出力より前記通信制御装置が他局に対し
て送信する送信信号を，前記第２の変換手段を介して前
記伝送路上に出力すると共に，前記通信制御装置から当
該通信制御装置を構成する第４のインターフェース手段
を介して出力される制御信号を，前記第１のインターフ
ェース手段から入力し，前記第１のインターフェース手
段の出力を前記信号波形等化手段の制御入力点に入力
し，前記制御入力点に入力される制御信号により当該信
号波形等化手段の動作が制御されることを特徴とする伝
送路インターフェース用集積回路が得られる。
形等化手段，第１の変換手段，第２の変換手段，第１の
インターフェース手段が同一半導体集積回路基板上に構
成された伝送路インターフェース用集積回路において，
前記信号波形等化手段は，自局及び他局の通信制御装置
からの通信信号，及び通信制御信号が電気的に搬送され
る伝送路から必要な信号を受信し，前記第１の変換手段
に対して出力し，前記第１の変換手段の出力は，通信制
御装置を構成する第２のインターフェース手段の入力点
に入力し，前記通信制御装置を構成する第３のインター
フェース手段の出力より前記通信制御装置が他局に対し
て送信する送信信号を，前記第２の変換手段を介して前
記伝送路上に出力すると共に，前記通信制御装置から当
該通信制御装置を構成する第４のインターフェース手段
を介して出力される制御信号を，前記第１のインターフ
ェース手段から入力し，前記第１のインターフェース手
段の出力を前記信号波形等化手段の制御入力点に入力
し，前記制御入力点に入力される制御信号により当該信
号波形等化手段の動作が制御されることを特徴とする伝
送路インターフェース用集積回路が得られる。
【００１３】また，本発明によれば，前記第１のインタ
ーフェース手段が平滑回路により構成され，前記通信制
御装置を構成する前記第４のインターフェース手段がパ
ルス幅変調回路により構成されていることを特徴とする
伝送路インターフェース用集積回路が得られる。
ーフェース手段が平滑回路により構成され，前記通信制
御装置を構成する前記第４のインターフェース手段がパ
ルス幅変調回路により構成されていることを特徴とする
伝送路インターフェース用集積回路が得られる。
【００１４】更に，本発明によれば，前記信号波形等化
手段がジャイレータにより構成されていることを特徴と
する伝送路インターフェース用集積回路が得られる。
手段がジャイレータにより構成されていることを特徴と
する伝送路インターフェース用集積回路が得られる。
【００１５】
【作用】本発明において，信号波形等化手段は，自局及
び他局の通信制御装置からの通信信号，及び通信制御信
号が電気的に搬送される伝送路から必要な信号を受信
し，第１の変換手段に対して出力する。この第１の変換
手段の出力は，通信制御装置を構成する第２のインター
フェース手段の入力点に入力し，前記通信制御装置を構
成する第３のインターフェース手段の出力より前記通信
制御装置が他局に対して送信する送信信号を，前記第２
の変換手段を介して前記伝送路上に出力する。
び他局の通信制御装置からの通信信号，及び通信制御信
号が電気的に搬送される伝送路から必要な信号を受信
し，第１の変換手段に対して出力する。この第１の変換
手段の出力は，通信制御装置を構成する第２のインター
フェース手段の入力点に入力し，前記通信制御装置を構
成する第３のインターフェース手段の出力より前記通信
制御装置が他局に対して送信する送信信号を，前記第２
の変換手段を介して前記伝送路上に出力する。
【００１６】また，この信号波形等化手段は，前記通信
制御装置から当該通信制御装置を構成する第４のインタ
ーフェース手段を介して出力される制御信号を，第１の
インターフェース手段から入力し，前記第１のインター
フェース手段の出力を前記信号波形等化手段の制御入力
点に入力し，前記制御入力点に入力される制御信号によ
り当該信号波形等化手段の動作を制御する。
制御装置から当該通信制御装置を構成する第４のインタ
ーフェース手段を介して出力される制御信号を，第１の
インターフェース手段から入力し，前記第１のインター
フェース手段の出力を前記信号波形等化手段の制御入力
点に入力し，前記制御入力点に入力される制御信号によ
り当該信号波形等化手段の動作を制御する。
【００１７】
【実施例】以下に本発明の実施例を図面を参照して説明
する。図１は本発明の実施例の伝送路インターフェース
用集積回路を示すブロック図であり，図５乃至図６の従
来例と同一動作を行うものについては同一番号を付して
ある。図１において，伝送路１，１’には，端子１６，
１７を介してドライバ回路２９を構成する変換器３の出
力点が接続されると共に，等化器４の入力点が接続され
る。等化器４の出力は変換器２の入力に接続される。こ
れら等化器４と変換器２はレシーバ回路６を構成する。
レシーバ回路６の出力，即ち変換器２の出力は，端子１
８より出力され，端子２１を介してインターフェース回
路１０を構成するバッファ８に入力される。バッファ８
の出力は，受信処理回路１１に入力される。
する。図１は本発明の実施例の伝送路インターフェース
用集積回路を示すブロック図であり，図５乃至図６の従
来例と同一動作を行うものについては同一番号を付して
ある。図１において，伝送路１，１’には，端子１６，
１７を介してドライバ回路２９を構成する変換器３の出
力点が接続されると共に，等化器４の入力点が接続され
る。等化器４の出力は変換器２の入力に接続される。こ
れら等化器４と変換器２はレシーバ回路６を構成する。
レシーバ回路６の出力，即ち変換器２の出力は，端子１
８より出力され，端子２１を介してインターフェース回
路１０を構成するバッファ８に入力される。バッファ８
の出力は，受信処理回路１１に入力される。
【００１８】一方，送信処理回路１２からの出力は，イ
ンターフェース回路１０を構成するバッファ９に入力さ
れる。バッファ９の出力は，端子２２及び端子１９を経
てドライバ回路２９の入力点，即ち変換器３の入力点に
入力される。また，通信制御回路１３の制御入出力は，
それぞれ受信処理回路１１及び送信処理回路１２に接続
されると。またこれとは別に，通信制御回路１３の制御
出力がインターフェース回路１４の入力に接続される。
インターフェース回路１４の出力は，端子２３及び端子
２０を介して，インターフェース回路５に入力され，こ
のインターフェース回路５の出力は，等化器４の制御入
力点に接続されている。
ンターフェース回路１０を構成するバッファ９に入力さ
れる。バッファ９の出力は，端子２２及び端子１９を経
てドライバ回路２９の入力点，即ち変換器３の入力点に
入力される。また，通信制御回路１３の制御入出力は，
それぞれ受信処理回路１１及び送信処理回路１２に接続
されると。またこれとは別に，通信制御回路１３の制御
出力がインターフェース回路１４の入力に接続される。
インターフェース回路１４の出力は，端子２３及び端子
２０を介して，インターフェース回路５に入力され，こ
のインターフェース回路５の出力は，等化器４の制御入
力点に接続されている。
【００１９】ここで，レシーバ回路６，ドライバ回路２
９，インターフェース回路５は同一半導体集積回路基板
上に構成されており，端子１６，１７，１８，１９，２
０と共に伝送路インターフェース用集積回路７を構成す
る。また，受信処理回路１１，送信処理回路１２，通信
制御回路１３，インターフェース回路１０，及びインタ
ーフェース回路１４は，端子２１，２２，２３と共に通
信制御用集積回路１５を構成している。
９，インターフェース回路５は同一半導体集積回路基板
上に構成されており，端子１６，１７，１８，１９，２
０と共に伝送路インターフェース用集積回路７を構成す
る。また，受信処理回路１１，送信処理回路１２，通信
制御回路１３，インターフェース回路１０，及びインタ
ーフェース回路１４は，端子２１，２２，２３と共に通
信制御用集積回路１５を構成している。
【００２０】次に図１に示した通信制御用集積回路１
５，伝送路インターフェース用集積回路７により構成さ
れる通信制御装置（自局）が伝送路１及び１’上に同様
の構成で接続されている通信制御装置（他局）との間で
通信を行う場合の動作について説明する。即ち，自局が
他局に対して通信フレームを送信する場合には，送信処
理回路１２は通信制御回路１３により制御され，送信相
手局に対する通信フレームを生成する。送信処理回路１
２で生成された通信フレームは，バッファ９を介して端
子２２よりディジタル信号として出力され，また端子１
９より伝送路インターフェース用集積回路７のドライバ
回路２９に入力される。そしてドライバ回路２９を構成
する変換器３により送信する通信フレームを所定の条件
で変換した後，伝送路１，１’上に送出される。
５，伝送路インターフェース用集積回路７により構成さ
れる通信制御装置（自局）が伝送路１及び１’上に同様
の構成で接続されている通信制御装置（他局）との間で
通信を行う場合の動作について説明する。即ち，自局が
他局に対して通信フレームを送信する場合には，送信処
理回路１２は通信制御回路１３により制御され，送信相
手局に対する通信フレームを生成する。送信処理回路１
２で生成された通信フレームは，バッファ９を介して端
子２２よりディジタル信号として出力され，また端子１
９より伝送路インターフェース用集積回路７のドライバ
回路２９に入力される。そしてドライバ回路２９を構成
する変換器３により送信する通信フレームを所定の条件
で変換した後，伝送路１，１’上に送出される。
【００２１】ここで変換器３は，図５における従来例に
示した変換器３と同一の動作を行う。また，他局から自
局に対して通信フレームが送られてきた場合，送信先に
おいて前述と同様の送信処理動作により処理された通信
フレームを，端子１６，１７を介してレシーバ回路６を
構成する等化器４に入力し，ここで伝送路上を搬送して
きた通信フレーム信号の波形等化を行う。この時，等化
器４の波形等化特性は，通信制御回路１３からの制御信
号に応じて適応的に変化させる。即ち，通信制御回路１
３は，等化器４を通って受信処理回路１１において処理
される通信フレームの品質に応じて制御信号を発生す
る。そしてこの制御信号を，インターフェース回路１
４，インターフェース回路５を介して等化器４の制御入
力に出力させ，等化器４が適切な波形等化特性になる様
フィードバックをかける。等化器４の出力は変換器２に
入力され，また変換器２の出力は端子１８，２１を介し
てバッファ８に入力され，更にバッファ８の出力は受信
処理回路１１に入力され，送信相手からの通信フレーム
を解読する。
示した変換器３と同一の動作を行う。また，他局から自
局に対して通信フレームが送られてきた場合，送信先に
おいて前述と同様の送信処理動作により処理された通信
フレームを，端子１６，１７を介してレシーバ回路６を
構成する等化器４に入力し，ここで伝送路上を搬送して
きた通信フレーム信号の波形等化を行う。この時，等化
器４の波形等化特性は，通信制御回路１３からの制御信
号に応じて適応的に変化させる。即ち，通信制御回路１
３は，等化器４を通って受信処理回路１１において処理
される通信フレームの品質に応じて制御信号を発生す
る。そしてこの制御信号を，インターフェース回路１
４，インターフェース回路５を介して等化器４の制御入
力に出力させ，等化器４が適切な波形等化特性になる様
フィードバックをかける。等化器４の出力は変換器２に
入力され，また変換器２の出力は端子１８，２１を介し
てバッファ８に入力され，更にバッファ８の出力は受信
処理回路１１に入力され，送信相手からの通信フレーム
を解読する。
【００２２】そして，上記のように伝送路１，１’から
の通信フレームを受信する場合においては等化器４によ
り波形等化した後に変換器２によって所定の変換を行っ
て次段の通信制御用集積回路１５のバッファ８を介して
受信処理回路１１に出力させるとともに，通信制御用集
積回路１５の通信制御回路１３からの制御信号をインタ
ーフェイス回路１４，１５を介して等化器４の制御信号
入力に与えることで，等化器４の波形等化特性を適応的
に変化させることができる。
の通信フレームを受信する場合においては等化器４によ
り波形等化した後に変換器２によって所定の変換を行っ
て次段の通信制御用集積回路１５のバッファ８を介して
受信処理回路１１に出力させるとともに，通信制御用集
積回路１５の通信制御回路１３からの制御信号をインタ
ーフェイス回路１４，１５を介して等化器４の制御信号
入力に与えることで，等化器４の波形等化特性を適応的
に変化させることができる。
【００２３】図２に本発明の伝送路インターフェース用
集積回路の第２の実施例を示す。図２は図１の本発明の
実施例における伝送路インターフェース用集積回路７の
インターフェース回路５を平滑手段により実現し，更に
通信制御用集積回路１５のインターフェース回路１４を
パルス幅変調（以下ＰＷＭと略す）手段により実現した
ものである。図２において，通信制御回路１３の制御出
力をＰＷＭ回路２５に入力し，パルス幅変調をかけた
後，端子２３，２０を介して平滑回路２６に入力して，
ＰＷＭ信号となった制御信号を平滑させた後に，等化器
４の制御入力に印加する。尚，図２において，端子２４
に接続されているコンデンサ２７は平滑回路２６におけ
る平滑用コンデンサを示している。
集積回路の第２の実施例を示す。図２は図１の本発明の
実施例における伝送路インターフェース用集積回路７の
インターフェース回路５を平滑手段により実現し，更に
通信制御用集積回路１５のインターフェース回路１４を
パルス幅変調（以下ＰＷＭと略す）手段により実現した
ものである。図２において，通信制御回路１３の制御出
力をＰＷＭ回路２５に入力し，パルス幅変調をかけた
後，端子２３，２０を介して平滑回路２６に入力して，
ＰＷＭ信号となった制御信号を平滑させた後に，等化器
４の制御入力に印加する。尚，図２において，端子２４
に接続されているコンデンサ２７は平滑回路２６におけ
る平滑用コンデンサを示している。
【００２４】図３は本発明の第３の実施例を示す。図３
は，図２の本発明の伝送路インターフェース用集積回路
の第２の実施例における等化器４を，ジャイレータ回路
４０により実現したものである。図３において，ジャイ
レータ回路４０により構成された波形等化特性を，平滑
回路２６から与えられる平滑された制御信号によって変
化させる様にする。ジャイレータ回路４０は，トランジ
スタ，抵抗，コンデンサ等により実現可能である。そし
て，コイル等インダクタンス素子を用いないため，集積
回路上に形成する上でより有利な手段となる。
は，図２の本発明の伝送路インターフェース用集積回路
の第２の実施例における等化器４を，ジャイレータ回路
４０により実現したものである。図３において，ジャイ
レータ回路４０により構成された波形等化特性を，平滑
回路２６から与えられる平滑された制御信号によって変
化させる様にする。ジャイレータ回路４０は，トランジ
スタ，抵抗，コンデンサ等により実現可能である。そし
て，コイル等インダクタンス素子を用いないため，集積
回路上に形成する上でより有利な手段となる。
【００２５】そして，上記のように，伝送路とディジタ
ル信号処理により処理される通信制御用集積回路とのイ
ンターフェース機能として，伝送路上へ通信フレームを
送出するドライバ回路，伝送路上からの通信フレームを
入力し波形等化を行う等化器，及び等化器からの出力を
次段においてディジタル信号としての通信フレームとし
て扱える条件に信号レベルを変換する変換機能を有する
変換器，及び通信制御用集積回路からの制御信号を入力
し，等化器に対する制御信号に変換するインターフェー
ス回路を同一半導体集積回路基板上に構成することで，
伝送路上からの通信フレームを受信する場合に搬送途中
で生じた伝送歪に対する適応的な波形等化を安価に実現
する事ができる。
ル信号処理により処理される通信制御用集積回路とのイ
ンターフェース機能として，伝送路上へ通信フレームを
送出するドライバ回路，伝送路上からの通信フレームを
入力し波形等化を行う等化器，及び等化器からの出力を
次段においてディジタル信号としての通信フレームとし
て扱える条件に信号レベルを変換する変換機能を有する
変換器，及び通信制御用集積回路からの制御信号を入力
し，等化器に対する制御信号に変換するインターフェー
ス回路を同一半導体集積回路基板上に構成することで，
伝送路上からの通信フレームを受信する場合に搬送途中
で生じた伝送歪に対する適応的な波形等化を安価に実現
する事ができる。
【００２６】
【発明の効果】以上説明した様に，本発明の伝送路イン
ターフェース用集積回路によれば，伝送路上からの通信
フレームを受信する場合に搬送途中で生じた伝送歪に対
する適応的な波形等化を安価に実現でき，このため伝送
路と複数の通信制御装置からなる通信システムに好適な
伝送路インターフェイス用集積回路を提供することがで
きる。
ターフェース用集積回路によれば，伝送路上からの通信
フレームを受信する場合に搬送途中で生じた伝送歪に対
する適応的な波形等化を安価に実現でき，このため伝送
路と複数の通信制御装置からなる通信システムに好適な
伝送路インターフェイス用集積回路を提供することがで
きる。
【図１】本発明の伝送路インターフェイス用集積回路の
第１の実施例を示すブロック図である。
第１の実施例を示すブロック図である。
【図２】本発明の伝送路インターフェイス用集積回路の
第２の実施例を示すブロック図である。
第２の実施例を示すブロック図である。
【図３】本発明の伝送路インターフェイス用集積回路の
第３の実施例を示すブロック図である。
第３の実施例を示すブロック図である。
【図４】通信システムの一例を示すブロック図である。
【図５】従来の伝送路インターフェース用集積回路の一
例を示すブロック図である。
例を示すブロック図である。
【図６】従来の他の実施例を示すブロック図である。
１，１’ 伝送路 ２，３ 変換器 ４，３７ 等化器 ５，１０，１４ インターフェース回路 ６，２８，４１ レシーバ回路 ７，３０ 伝送路インターフェース用集積回路 ８，９ バッファ １１ 受信処理回路 １２ 送信処理回路 １３，３１ 通信制御回路 １５，３２ 通信制御用集積回路 １６〜２４，３３〜３６ 端子 ２５ ＰＷＭ回路 ２６ 平滑回路 ２７ コンデンサ ２９ ドライバ回路 ３８ａ〜３８ｃ 伝送路インターフェース部 ３９ａ〜３９ｃ 通信制御装置 ４０ ジャイレータ回路
Claims (3)
- 【請求項１】 信号波形等化手段，第１の変換手段，第
２の変換手段，第１のインターフェース手段が同一半導
体集積回路基板上に構成された伝送路インターフェース
用集積回路において， 前記信号波形等化手段は，自局及び他局の通信制御装置
からの通信信号，及び通信制御信号が電気的に搬送され
る伝送路から必要な信号を受信し，前記第１の変換手段
に対して出力し， 前記第１の変換手段の出力は，通信制御装置を構成する
第２のインターフェース手段の入力点に入力し， 前記通信制御装置を構成する第３のインターフェース手
段の出力より前記通信制御装置が他局に対して送信する
送信信号を，前記第２の変換手段を介して前記伝送路上
に出力すると共に， 前記通信制御装置から当該通信制御装置を構成する第４
のインターフェース手段を介して出力される制御信号
を，前記第１のインターフェース手段から入力し， 前記第１のインターフェース手段の出力を前記信号波形
等化手段の制御入力点に入力し， 前記制御入力点に入力される制御信号により当該信号波
形等化手段の動作が制御されることを特徴とする伝送路
インターフェース用集積回路。 - 【請求項２】 前記第１のインターフェース手段は平滑
回路により構成され， 前記通信制御装置を構成する前記第４のインターフェー
ス手段はパルス幅変調回路により構成され， 前記通信制御装置が出力する前記制御信号は，前記パル
ス幅変調回路によってパルス幅変調された後に前記平滑
回路に入力され， 前記平滑回路により平滑された信号が前記信号波形等化
手段の動作を制御することを特徴とする請求項１記載の
伝送路インターフェース用集積回路。 - 【請求項３】 前記信号波形等化手段はジャイレータに
より構成されることを特徴とする請求項１又は２記載の
伝送路インターフェース用集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22863092A JP3147520B2 (ja) | 1992-08-27 | 1992-08-27 | 伝送路インターフェース用集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22863092A JP3147520B2 (ja) | 1992-08-27 | 1992-08-27 | 伝送路インターフェース用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677857A true JPH0677857A (ja) | 1994-03-18 |
| JP3147520B2 JP3147520B2 (ja) | 2001-03-19 |
Family
ID=16879355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22863092A Expired - Fee Related JP3147520B2 (ja) | 1992-08-27 | 1992-08-27 | 伝送路インターフェース用集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147520B2 (ja) |
-
1992
- 1992-08-27 JP JP22863092A patent/JP3147520B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3147520B2 (ja) | 2001-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739707A (en) | Wave shaping transmit circuit | |
| EP1374511B1 (en) | Bi-directional communication system with echo cancelation | |
| IL114493A (en) | Arranging a circuit to cancel echo signals | |
| US4969162A (en) | Polled data network auto-equalizer system and method | |
| US20100289523A1 (en) | Echo canceling arrangement | |
| JPH0669834A (ja) | ２線４線変換器 | |
| JP4706043B2 (ja) | イコライザ回路 | |
| JP3147520B2 (ja) | 伝送路インターフェース用集積回路 | |
| US7474694B2 (en) | Methods, devices and computer program products for adaptively adjusting passbands of high-pass filters of asymmetric digital subscriber link (ADSL) modems | |
| JPH042226A (ja) | 通信システムにおける自動等化システム | |
| US20160204767A1 (en) | Driving circuit, driving apparatus, and method for adjusting output impedance to match transmission line impedance by using current adjustment | |
| JP3766671B2 (ja) | データを伝送するためのラインドライバ | |
| US6229396B1 (en) | Controlled impedance transformer line driver | |
| US4013980A (en) | Equalizer for partial response signals | |
| US6538500B2 (en) | Power efficient line driver with 4X supply voltage swing and active termination | |
| JP3496072B2 (ja) | 送受信回路 | |
| JPS60141033A (ja) | 音響結合装置 | |
| US7221702B2 (en) | Transmitter/receiver for bidirectional communications | |
| US6252532B1 (en) | Programmable compensation and frequency equalization for network systems | |
| JPH03278742A (ja) | ディジタル伝送方式 | |
| JPH0974373A (ja) | データ通信装置 | |
| JPS59119929A (ja) | 回線歪等化方式 | |
| JPH06152658A (ja) | 通信制御装置のインタフェース回路 | |
| WO1999050970A1 (en) | A method and an arrangement in an analog line interface circuit | |
| JPS61220530A (ja) | 波形等化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000705 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001212 |
|
| LAPS | Cancellation because of no payment of annual fees |