JPH0974373A - データ通信装置 - Google Patents

データ通信装置

Info

Publication number
JPH0974373A
JPH0974373A JP25009695A JP25009695A JPH0974373A JP H0974373 A JPH0974373 A JP H0974373A JP 25009695 A JP25009695 A JP 25009695A JP 25009695 A JP25009695 A JP 25009695A JP H0974373 A JPH0974373 A JP H0974373A
Authority
JP
Japan
Prior art keywords
data
transmission
correction amount
circuit
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25009695A
Other languages
English (en)
Inventor
Sadaaki Tanaka
貞秋 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25009695A priority Critical patent/JPH0974373A/ja
Publication of JPH0974373A publication Critical patent/JPH0974373A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【課題】各端末装置にタイムスロットを割り当て、共通
の伝送路を介して、各端末装置より送出された情報信号
を受信する際に、各端末装置までの距離が大きく異なる
場合等でも、確実に情報信号を受信できるようにする。 【解決手段】周波数特性補正手段19により情報信号S
2の周波数特性を補正して受信する際に、各端末装置に
割り当てたタイムスロット毎に、この周波数特性の補正
量を切り換えて情報信号S2を受信する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、データ通信装置に
関し、例えば複数の端末装置を共通の伝送路に接続し
て、各端末装置より送出された情報信号を受信する際
に、各端末装置に割り当てたタイムスロット毎に周波数
特性の補正量を切り換えてこれら情報信号を受信するこ
とにより、各端末装置間までの距離が大きく異なる場合
でも、確実に情報信号を受信できるようにする。
【0002】
【従来の技術】従来、コンピュータシステム等において
は、主装置と複数の端末装置との間を共通の伝送路で接
続すると共に、これら複数の端末装置にそれぞれタイム
スロットを割り当て、これによりこれら複数の端末装置
と主装置との間で種々のデータを送受するようになされ
たものがある。
【0003】すなわち図4は、この種のコンピュータシ
ステムを示すブロック図である。このコンピュータシス
テム1は、ホストコンピュータ2と、このホストコンピ
ュータ2のインターフェースを形成する親機Rとで主装
置が形成される。この主装置において、制御コマンド等
の伝送に供するデータがホストコンピュータ2より親機
Rに入力され、この親機Rにおいて、これらデータが規
定の符号化処理を受ける。これによりこれらのデ−タ
は、ディジタル信号でなる情報信号に変換され、この情
報信号が送信用伝送路4に送出される。
【0004】またこの主装置において、受信用伝送路5
を介して伝送された情報信号が親機Rで受信され、ここ
で復号化処理されて応答コマンド等のデータに変換さ
れ、このデータがホストコンピュータ2に入力される。
これによりこのコンピュータシステム1では、親機Rを
介して、ホストコンピュータ2より出力されたデータが
送信用伝送路4に送出され、また受信用伝送路5より受
信したデータをホストコンピュータ2に出力するように
なされている。
【0005】またこのコンピュータシステム1は、送信
用伝送路4及び受信用伝送路5に、複数の子機1、2、
3、……n−1、nが接続され、これら各子機1、2、
3、……n−1、nに各種コンピュータ機器1、2、
3、……n−1、nが接続されるようになされている。
これら各子機1、2、3、……n−1、nは、それぞれ
各コンピュータ機器1、2、3、……n−1、nのイン
ターフェースを形成し、送信用伝送路4より情報信号を
受信して伝送されたデ−タを復号した後、各コンピュー
タ機器1、2、3、……n−1、nに出力する。またこ
れとは逆に各子機1、2、3、……n−1、nは、この
各コンピュータ機器1、2、3、……n−1、nから出
力されるデータを符号化処理して情報信号に変換し、こ
の情報信号を受信用伝送路5に送出する。
【0006】この情報信号の送受信において、親機R
は、図5に示すように、規定の同期信号SYNC(図5
(A))と、各子機1、2、3、……n−1、nに設定
された識別コード等を基準にして、各子機1、2、3、
……n−1、nに順次タイムスロットTS1、TS2、
TS3、……、TSn−1、TSnを割り当て、各タイ
ムスロットTS1、TS2、TS3、……、TSn−
1、TSnで、それぞれ対応する各子機1、2、3、…
…n−1、nへの情報信号を伝送路4に送出する(図5
(B))。
【0007】これに対応して各子機1、2、3、……n
−1、nは、この同期信号SYNCを基準にして、自己
に割り当てられたタイムスロットTS1、TS2、TS
3、……、TSn−1、TSnのタイミングで送信用伝
送路4から情報信号を取り込み、これによりホストコン
ピュータ2からの制御コマンド等を受信して各コンピュ
ータ機器1、2、3、……n−1、nに出力する。これ
により図5(B)において、矢印でデータの流れを示す
ように、コンピュータシステム1では、各タイムスロッ
トTS1、TS2、TS3、……、TSn−1、TSn
で、それぞれ親機Rから各子機1、2、3、……n−
1、nへ所望のデータが伝送される。
【0008】さらに各子機1、2、3、……n−1、n
は、各コンピュータ機器1、2、3、……n−1、nよ
り応答のコマンド、割り込みのコマンド等が入力される
と、自己に割り当てられたタイムスロットTS1、TS
2、TS3、……、TSn−1、TSnのタイミングで
受信用伝送路5に情報信号を送出する(図5(C))。
親機Rは、同期信号SYNCを基準にしてこの受信用伝
送路5から情報信号を受信し、これにより同様に矢印で
データの流れを示すように、コンピュータシステム1で
は、各タイムスロットTS1、TS2、TS3、……、
TSn−1、TSnで、それぞれ各子機1、2、3、…
…n−1、nから親機Rへ所望のデータが伝送される。
【0009】これによりこの種のコンピュータシステム
1では、複数の端末機器で伝送路を共用して効率良くデ
ータ伝送できるようになされている。
【0010】
【発明が解決しようとする課題】ところでこのように伝
送路を介してディジタル信号を伝送する場合、伝送路の
長さに応じてディジタル信号の周波数特性が劣化し、デ
ィジタル信号の波形が劣化する。一般のデータ伝送系に
おいて、この周波数特性の劣化は、受信側にてディジタ
ル信号を再生する際に、イコライザ回路により補正する
ことができ、これにより伝送されたディジタル信号を正
しく再生することができる。
【0011】これに対してこのコンピュータシステム1
のように、1系統の伝送路を複数の端末装置で共通に使
用する場合、各子機1、2、3、……n−1、nから親
機までの距離が、各子機1、2、3、……n−1、nで
大きく相違する場合が発生する。この場合、この距離の
相違により各子機1、2、3、……n−1、nから送出
された各情報信号の周波数減衰量が大きく異なることに
なり、イコライザ回路において、子機1、2、3、……
n−1、nの何れかに対して最適な補正量を確保できた
場合でも、他の子機に対して最適な補正量を確保できな
くなる。これによりこの種のコンピュータシステムで
は、通信距離を長く設定することが困難で、またタイム
スロットの時間間隔を短くし、さらにはデータ転送速度
を高速度化することが困難な欠点があった。
【0012】すなわち図6に示すように、例えばNRZ
(Nno Return to Zero)符号化方式により符号化した所
望のデータを情報信号S1(図6(A))として伝送す
る場合、各子機1、2、3、……n−1、nは、先頭に
スタートビットSTを設定した後、規定のクロック周期
T1を基準にしてこの情報信号S1を送出することにな
る。この場合に、何れかの子機1、2、3、……n−
1、nに対して最適な補正量により情報信号の周波数特
性を補正できた場合でも、何れかの子機1、2、3、…
…n−1、nに対して補正量が不足すると、このタイム
スロットでは受信した情報信号S11の信号レベルの切
り換わりがなだらかになる(図6(B))。これにより
この場合、2値化した再生データD11(図6(C))
では、時間間隔の短い情報信号S1の信号レベルを切り
換わりにおいて、この時間間隔が正しい時間間隔より短
くなる(記号T1で示す時間間隔に対して記号T2で示
す時間間隔でなる)。
【0013】これに対して何れかの子機1、2、3、…
…n−1、nに対して補正量が過大になると、このタイ
ムスロットでは受信した情報信号S12の信号レベルの
切り換わりが急峻になる(図6(D))。この場合、2
値化した再生データD12(図6(E))では、時間間
隔の短い情報信号S1の信号レベルを切り換わりにおい
て、この時間間隔が正しい時間間隔より長くなる(記号
T1で示す時間間隔に対して記号T3で示す時間間隔で
なる)。
【0014】すなわちこの場合、親機Rで受信される情
報信号は、各子機1、2、3、……n−1、nに割り当
てたタイムスロット間で、子機1、2、3、……n−
1、nからの距離に応じてジッタが発生することにな
る。従って親機Rにおいて、スタートビットSTを基準
にした時間間隔により情報信号をラッチして情報信号を
再生する際に、このジッタの分、位相余裕が低下し、甚
だしい場合は情報信号を正しく再生できなくなる問題が
ある。なお親機Rより送出された情報信号を子機側で受
信する場合は、自己に割り当てられたタイムスロットだ
けについて、イコライザ回路の補正量を最適化すれば良
いことによりこの種の問題は発生しない。
【0015】本発明は以上の点を考慮してなされたもの
で、このように複数の子機にタイムスロットを割り当て
て情報信号を受信する際に、伝送距離を長くした場合等
においても、正しく情報信号を受信することができるデ
ータ通信装置を提案しようとするものである。
【0016】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、複数の端末装置を共通の伝送路に
接続し、これら各端末装置にタイムスロットを割り当
て、各端末装置から送出された情報信号を先の伝送路を
介して受信するデータ通信装置に適用する。このデータ
通信装置において、規定の周波数特性補正回路により先
の情報信号の周波数特性を補正し、この周波数特性補正
回路による周波数特性の補正量を各タイムスロットで切
り換える。
【0017】このとき、先の端末装置毎に予め入力され
た各端末装置までの伝送路の距離に応じて、この周波数
特性の補正量を切り換えるようにする。
【0018】これらの手段により、規定の周波数特性補
正回路により先の情報信号の周波数特性を補正し、この
周波数特性補正回路による周波数特性の補正量を各タイ
ムスロットで切り換えるようにすれば、各端末装置毎
に、最適な補正量を設定することができる。
【0019】具体的に、端末装置毎に予め入力された各
端末装置までの伝送路の距離に応じて、この周波数特性
の補正量を切り換えるようにすれば、伝送距離を入力す
るだけで最適な補正量を設定することができる。
【0020】
【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。
【0021】図1は、本発明の第1の実施の形態に係る
コンピュータシステムの親機を示すブロック図である。
この第1の実施の形態では、図4について上述した親機
Rに代えてこの親機10を配置し、これによりホストコ
ンピュータ2から送出されたデータD3を情報信号に変
換して送信用伝送路4に送出し、また受信用伝送路5か
ら情報信号を受信して受信結果をホストコンピュータ2
に出力する。
【0022】すなわちこの親機10において、シリアル
入出力回路(SIO:Serial In/Out )11は、シリア
ルデータの形式でホストコンピュータ2との間で所望の
データD3を入出力し、またこれらのデータをパラレル
データの形式でデータバスDBUSとの間で入力出力す
る。これによりこの親機10では、ホストコンピュータ
2との間で各種コマンドを入出力する他、伝送に供する
データをホストコンピュータ2から入力し、また子機よ
り伝送されたデータをホストコンピュータ2に出力する
ようになされている。
【0023】さらにこの実施の形態において、シリアル
入出力回路11は、これらのデータD3と同様に、伝送
を規定するデータ(例えば子機の数、データ転送速度等
でなる)をホストコンピュータ2より入力してデータバ
スDBUSに出力し、これら伝送を規定するデータの1
つとして、各子機に割り当てるタイムスロットの番号D
NO、各子機までの伝送路の長さのデータDLを入力す
るようになされている。
【0024】ランダムアクセスメモリ(RAM)12
は、中央処理ユニット(CPU)13によりアドレス制
御されて動作し、この中央処理ユニット13のワークエ
リアを形成すると共に、伝送に供するデータ及び子機よ
り伝送されたデータをデータバスDBUSから取り込ん
で一旦保持した後、必要なタイミングでデータバスDB
USに出力する。これによりランダムアクセスメモリ1
2は、伝送路4、5及びホストコンピュータ2の間で入
出力されるデータについてデータバッファを形成し、こ
れに加えてタイムスロットの番号DNO、各子機までの
伝送路の長さのデータDL等を保持するようになされて
いる。
【0025】リードオンリメモリ(ROM)14は、中
央処理ユニット13の処理プログラムを保持するように
形成され、中央処理ユニット13によりアドレス制御さ
れて格納したデータをデータバスDBUSに出力する。
【0026】シリアル入出力回路(SIO:Serial In/
Out )15は、データバスDBUSのデータを選択的に
取り込んだ後、伝送路4への伝送に適した符号化方式に
より符号化する。さらにシリアル入出力回路15は、こ
の符号化したデータをシリアルデータに変換し、増幅回
路16を介してこのシリアルデータを送信用伝送路4に
出力する。これにより親機10では、このシリアルデー
タを情報信号として各子機に送出するようになされてい
る。
【0027】またシリアル入出力回路15は、増幅回路
17を介して入力される情報信号を、この情報信号に割
り当てられたスタートビットを基準にして順次ラッチ
し、これにより各子機より伝送されたデータを復号す
る。さらにシリアル入出力回路15は、この復号したデ
ータをパラレルデータの形式でデータバスDBUSに出
力し、これにより親機10では、各子機より送出された
情報信号を受信するようになされている。
【0028】発振回路(OSC)18は、この親機10
の動作に必要な各種基準信号を生成して出力する。中央
処理ユニット13は、リードオンリメモリ14に格納さ
れた処理プログラムに従って規定の処理手順を実行する
ことにより、この親機10全体の動作を制御する。すな
わち中央処理ユニット13は、シリアル入出力回路1
1、データバスDBUSを介してホストコンピュータ2
より入力される制御コマンドに応動して、続いて入力さ
れるデータをランダムアクセスメモリ12に格納する。
【0029】また中央処理ユニット13は、これとは逆
に各子機より伝送されてランダムアクセスメモリ12に
格納したデータに応じてホストコンピュータ2に制御コ
マンドを発行し、またこの制御コマンドの応答を受け
て、ランダムアクセスメモリ12より続くデータをホス
トコンピュータ2に出力する。
【0030】さらにこの中央処理ユニット13は、規定
の基準信号生成回路により出力される同期信号SYNC
の割り込みを受け、発振回路18の出力信号をこの同期
信号SYNCを基準にして順次カウントする。これによ
り中央処理ユニット13は、予めオペレータが設定した
伝送を規定するデータに従って、タイムスロットのタイ
ミングを設定する。
【0031】さらに中央処理ユニット13は、このよう
にして設定した各タイムスロットで、対応するデータを
ランダムアクセスメモリ12及びシリアル入出力回路1
5間で転送し、これによりホストコンピュータ2から出
力されたデータD3 を送信用伝送路4に送出し、またこ
れとは逆に各子機により送出されたデ−タを各子機毎に
ランダムアクセスメモリ12に格納する。
【0032】この一連の処理において、中央処理ユニッ
ト13は、各タイムスロットの立ち上がりで、ランダム
アクセスメモリ12をアクセスし、対応する子機までの
距離情報DLをデータバスDBUSに出力する。さらに
中央処理ユニット13は、この各タイムスロットの立ち
上がりのタイミングでラッチ回路19にラッチパルスW
Rを出力し、この子機までの距離情報DLをラッチ回路
19にラッチする。
【0033】ラッチ回路19は、このラッチした距離情
報DLを制御情報DCとしてイコライザ回路(EQ)2
0に出力する。イコライザ回路20は、受信用伝送路5
を介して入力される情報信号の周波数特性を補正して増
幅回路17に出力し、この周波数特性の補正量をこの制
御情報DCに応動して各タイムスロット毎に切り換え
る。これにより親機10では、各タイムスロット毎に、
対応する子機までの距離に応じて周波数特性の補正量を
切り換え、各タイムスロット毎に最適な補正量を確保す
る。
【0034】すなわち図2に示すように、イコライザ回
路20は、差動増幅回路22の非反転入力端に情報信号
S2を入力し、この差動増幅回路22の出力信号を増幅
回路17に出力する。ここでこの差動増幅回路22は、
出力端及び反転入力端に帰還抵抗23を有し、この反転
入力端を接地抵抗24で接地する。さらに差動増幅回路
22は、この接地抵抗24の一端にそれぞれコンデンサ
25、26、27、28を接続し、各コンデンサ25、
26、27、28をそれぞれエミッタ接地型トランジス
タ30、31、32、33のコレクタに接続する。これ
によりイコライザ回路20は、これらトランジスタ30
〜33の動作を切り換えてコンデンサ25〜28を選択
的に接地することにより、周波数特性を切り換えること
ができるように形成され、この周波数特性の切り換えに
より情報信号S2に対する周波数特性の補正量を切り換
えることができるようになされている。
【0035】これら各トランジスタ30、31、32、
33は、それぞれベース抵抗35、36、37、38を
介して制御情報DCの各ビットをベースに入力し、これ
により各ビットの論理レベルに応じてオンオフ動作し、
対応するコンデンサ25、26、27、28を接地す
る。これによりこのイコライザ回路20は、制御情報D
Cに応動して周波数特性の補正量を切り換えるようにな
され、これにより各タイムスロットで最適な補正量を確
保するようになされている。
【0036】すなわち図3に示すように、タイムスロッ
トTS1、TS2、TS3、……にそれぞれ第1、第
2、第3の子機が順次割り当てられ、親機10から子機
1までの受信用伝送路5の長さが1〔m〕、親機10か
ら子機2までの受信用伝送路5の長さが10〔m〕、親
機10から子機3までの受信用伝送路5の長さが20
〔m〕のとき、各子機1、2、3は、対応するタイムス
ロットTS1、TS2、TS3、……で情報信号S2
(図3(A))を送出する。
【0037】これら情報信号S2は、伝送路5を伝送す
る際に周波数特性が減衰し、イコライザ回路20の入力
端においては(図3(B))、子機からの距離に応じて
波形が劣化することになる。すなわちこの情報信号S2
は、第1のタイムスロットTS1において、伝送路5の
長さが短いことにより、殆ど波形劣化しないで受信され
るのに対し、続く第2のタイムスロットTS2では、伝
送路5の長さが長くなった分、波形劣化が激しくなり、
さらに続く第3のタイムスロットTS3では、さらにこ
の伝送路5の長さが長くなった分、一段と波形劣化が激
しくなる。
【0038】イコライザ回路20は、第1のタイムスロ
ットTS1において、この第1のタイムスロットTS1
に割り当てられた子機までの距離情報DLがラッチ回路
19でラッチされて入力されることにより、この距離情
報DLに対応して最下位ビットに対応する第1のトラン
ジスタ33がオン状態に切り換わり、コンデンサ25〜
28のうち、第1のコンデンサ28だけが接地される。
【0039】ここでイコライザ回路20では、この第1
のコンデンサだけが接地された状態で1〔m〕の伝送路
による周波数特性の劣化を補正するように、帰還抵抗2
3等の値に対してコンデンサ28の値が予め設定される
ようになされ、これによりこの第1のタイムスロットT
S1について情報信号S3の波形劣化を補正して出力す
る(図3(C))。これによりイコライザ回路20は、
続くシリアル入出力回路15において、第1の子機の送
出端における信号波形と等しい信号波形により再生デー
タD2を得ることができるようになされている。
【0040】これに対して第2のタイムスロットTS2
において、イコライザ回路20は、この第2のタイムス
ロットTS2に対応する第2の子機までの距離情報DL
がラッチ回路19にラッチされることにより、この距離
情報DLに対応してコンデンサ25〜28が接地され、
これにより周波数特性の補正量を切り換え、第1のタイ
ムスロットTS1に比して伝送距離が増大した分、周波
数特性の補正量を増大する。さらに第3のタイムスロッ
トTS3において、イコライザ回路20は、同様にして
第3のタイムスロットTS3に対応する距離情報DLに
対応してコンデンサ25〜28が接地され、これにより
周波数特性の補正量を切り換え、第2のタイムスロット
TS2に比してさらに伝送距離が増大した分、周波数特
性の補正量を増大する。
【0041】これによりこのコンピュータシステム1で
は、各子機までの距離が大きく異なる場合でも、位相余
裕の劣化を有効に回避して情報信号を受信でき、伝送さ
れたデータを確実に受信することができる。従って伝送
路の長さを長くして伝送距離を増大することができ、ま
たタイムスロットの時間幅を短くして多くの端末とデー
タ通信することもできる。さらにはデータ転送速度を向
上して伝送効率を向上することもできる。
【0042】以上の構成において、ホストコンピュータ
2より制御コマンドが入力された後、続いて伝送に供す
るデータD3がシリアル入出力回路11に入力される
と、このデータD3は、ランダムアクセスメモリ12に
一旦格納された後、伝送先の子機に割り当てられたタイ
ムスロットのタイミングでシリアル入出力回路15に転
送され、ここで情報信号に変換されてこのタイムスロッ
トで送信用伝送路4に送出される。これによりこの情報
信号が対応する子機により受信されて、データD3が子
機に伝送される。
【0043】これに対して各子機より送出された情報信
号S2は、イコライザ回路20により周波数特性が補正
された後、増幅回路17を介してシリアル入出力回路1
5に入力され、ここで子機より送出されたデータが復調
される。このデータは、一旦ランダムアクセスメモリ1
2に格納された後、ホストコンピュータ2からの要求、
応答を受けてシリアル入出力回路11に転送され、この
シリアル入出力回路11からホストコンピュータ2に出
力される。
【0044】この情報信号S2の処理において、予めシ
リアル入出力回路11を介してホストコンピュータ2よ
り伝送を規定するデータが入力され、この伝送を規定す
るデータがランダムアクセスメモリ12に保持される。
このデータの中の、各子機に割り当てるタイムスロット
の番号DNO、各子機までの伝送路の長さのデータDL
に基づいて、イコライザ回路20が各タイムスロットで
周波数特性の補正量を切り換え、これにより情報信号S
2は、各子機からこの親機10までの距離によって各タ
イムスロット毎に変化する周波数特性が、各タイムスロ
ット毎に最適な補正量により補正された後、シリアル入
出力回路15で復調され、各子機より送出されたデータ
が確実に再生される。
【0045】以上の構成によれば、予め入力された各子
機から親機10までの距離情報に応じて、各タイムスロ
ットでイコライザ回路20の特性を切り換えたことによ
り、各子機からこの親機10までの距離によって各タイ
ムスロット毎に変化する情報信号の周波数特性を、各タ
イムスロット毎に最適な補正量により補正して受信する
ことができ、これにより各子機より送出されたデータを
確実に受信することができる。
【0046】これにより伝送路の長さを長くして伝送距
離を増大することができ、またタイムスロットの時間幅
を短くして多くの端末とデータ通信することもでき、さ
らにはデータ転送速度を向上して伝送効率を向上するこ
ともできる。
【0047】なお上述の実施の形態においては、4ビッ
トの制御信号DCによりイコライザ回路20の特性を切
り換える場合について述べたが、本発明はこれに限ら
ず、必要に応じて種々のビット数を自由に選定すること
ができる。
【0048】また上述の実施の形態においては、予め各
子機からこの親機10までの伝送路の距離情報を入力
し、この距離情報をランダムアクセスメモリ12に保持
する場合について述べたが、本発明はこれに限らず、種
々の手段により各子機からこの親機10までの距離を検
出する場合に広く適用することができる。この場合に、
例えば情報信号の信号レベルを検出して伝送距離を判断
し、この判断結果をランダムアクセスメモリ12に保持
してもよい。また例えば電源投入時、予め伝送距離の測
定モードに切り換わり、ビットエラーレートを検出して
伝送距離を判断してもよい。
【0049】さらに上述の実施の形態においては、単に
周波数特性を補正する場合について述べたが、本発明は
これに限らず、距離情報に基づいて併せて信号レベルを
補正してもよい。
【0050】また上述の実施の形態においては、差動増
幅回路によりイコライザ回路を形成する場合について述
べたが、本発明はこれに限らず、例えばディジタルフィ
ルタ回路によりイコライザ回路を形成する場合等にも広
く適用することができる。
【0051】さらに上述の実施の形態においては、ホス
トコンピュータとコンピュータ機器との間でデータ伝送
する場合について述べたが、本発明はこれに限らず、種
々の機器間で1つの伝送路を共通に使用してディジタル
信号を伝送する場合に広く適用することができる。
【0052】
【発明の効果】上述のように本発明によれば、複数の端
末装置を共通の伝送路で接続し、各端末装置より送出さ
れた情報信号を受信する際に、各端末装置に割り当てた
タイムスロット毎に周波数特性の補正量を切り換えてこ
れら情報信号を受信することにより、伝送距離を長くし
た場合等においても、確実に情報信号を受信することが
できる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るコンピュータシステ
ムの親機を示すブロック図である。
【図2】図1のイコライザ回路を示す接続図である。
【図3】図2のイコライザ回路の動作の説明に供する信
号波形図である。
【図4】従来のコンピュータシステムの全体構成を示す
ブロック図である。
【図5】図4のデータ伝送の説明に供する信号波形図で
ある。
【図6】図4のコンピュータシステムの問題点の説明に
供する信号波形図である。
【符号の説明】
1 コンピュータシステム 2 ホストコンピュータ 4、5 伝送路 10、R 親機 12 ランダムアクセスメモリ 13 中央処理ユニット 19 ラッチ回路 20 イコライザ回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の端末装置を共通の伝送路に接続
    し、前記各端末装置にタイムスロットを割り当て、前記
    各端末装置から送出された情報信号を前記伝送路を介し
    て受信するデータ通信装置において、 規定の周波数特性補正回路により前記情報信号の周波数
    特性を補正し、前記周波数特性補正回路による周波数特
    性の補正量を各タイムスロットで切り換えることを特徴
    とするデータ通信装置。
  2. 【請求項2】 前記端末装置毎に予め入力された各端末
    装置までの前記伝送路の距離に応じて、前記周波数特性
    の補正量を切り換えることを特徴とする請求項1に記載
    のデータ通信装置。
JP25009695A 1995-09-05 1995-09-05 データ通信装置 Pending JPH0974373A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25009695A JPH0974373A (ja) 1995-09-05 1995-09-05 データ通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25009695A JPH0974373A (ja) 1995-09-05 1995-09-05 データ通信装置

Publications (1)

Publication Number Publication Date
JPH0974373A true JPH0974373A (ja) 1997-03-18

Family

ID=17202759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25009695A Pending JPH0974373A (ja) 1995-09-05 1995-09-05 データ通信装置

Country Status (1)

Country Link
JP (1) JPH0974373A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002052744A1 (fr) * 2000-12-26 2002-07-04 Mikio Maruyama Dispositif et procede d'emission vocale, dispositif et procede de reception vocale, systeme et procede d'emission/de reception vocale et support d'enregistrement
JP2007535235A (ja) * 2004-02-18 2007-11-29 シリコン イメージ,インコーポレイテッド 格納されたケーブルデータ又は他の情報を外部装置又はユーザに明示するための回路をもつケーブル
JP2011009851A (ja) * 2009-06-23 2011-01-13 Fuji Xerox Co Ltd 通信システム、送信装置、受信装置、及び送信プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002052744A1 (fr) * 2000-12-26 2002-07-04 Mikio Maruyama Dispositif et procede d'emission vocale, dispositif et procede de reception vocale, systeme et procede d'emission/de reception vocale et support d'enregistrement
JP2007535235A (ja) * 2004-02-18 2007-11-29 シリコン イメージ,インコーポレイテッド 格納されたケーブルデータ又は他の情報を外部装置又はユーザに明示するための回路をもつケーブル
JP2011009851A (ja) * 2009-06-23 2011-01-13 Fuji Xerox Co Ltd 通信システム、送信装置、受信装置、及び送信プログラム

Similar Documents

Publication Publication Date Title
US7650450B2 (en) Serial bus system
US5995512A (en) High speed multimedia data network
US4584690A (en) Alternate Mark Invert (AMI) transceiver with switchable detection and digital precompensation
CN1518846B (zh) 通信方法和设备
WO1990004297A2 (en) Local area network modem
US7177283B2 (en) Transmitting and receiving circuit and transmitting and receiving method
US6940918B1 (en) Compatibility mode pulse signal generation circuit and method
US5555277A (en) Technique for cancelling common mode switching noise to achieve reduced error rates in a local area network
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
US6694377B1 (en) Communications interface for the serial transmission of digital data, and corresponding data transmission method
US7876720B2 (en) Method and circuit for differential clock pulse compensation between two clock-pulse systems
US4516248A (en) Variable threshold receiver
JPH0974373A (ja) データ通信装置
JPH0478061B2 (ja)
JP4731772B2 (ja) 制御信号ビットストリームを生成するための方法および装置
JP2000013379A (ja) シリアルバス機器の送受信回路およびSelf IDプロセスの動作手順
US4612653A (en) Delay modulation phase coding
US5977865A (en) Bit encoding in home control systems
EP0669738A2 (en) System and method for automatically detecting speed, parity, and character length
US7894562B2 (en) Data message sync pattern
KR100966925B1 (ko) 패킷 신호 프로세싱 아키텍쳐
JP3534937B2 (ja) データ通信方法及び制御データ通信装置
JPS6392135A (ja) デイジタル加入者線伝送方式
US6879638B1 (en) Method and apparatus for providing communication between electronic devices
JPH04348638A (ja) データ伝送方法