JPH0677486U - 昇降圧型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【目的】 特に整流素子による電力損失を低減した、昇
降圧型ＤＣ−ＤＣコンバータを得る。 【構成】 降圧動作用の第１スイッチングトランジス
タ、昇圧動作用の第２スイッチングトランジスタ、タッ
プを設けたチョークコイル、フライホイールダイオー
ド、平滑コンデンサ及び、整流素子を有する昇降圧型Ｄ
Ｃ−ＤＣコンバータにおいて、前記整流素子としてＭＯ
Ｓ ＦＥＴを使用し、ＰＮＰ型の第１スイッチングトラ
ンジスタＱ１のコレクタにタップを設けたチョークコイ
ルＴの一端を接続し、チョークコイルＴの他端をＮチャ
ネル型ＭＯＳ ＦＥＴのトランジスタ整流器Ｑ３のゲー
トと接続し、チョークコイルＴのタップをトランジスタ
整流器Ｑ３のソース及びＮＰＮ型の第２スイッチングト
ランジスタＱ２のコレクタと接続し、トランジスタ整流
器Ｑ３のドレインを高電位側の出力端子２ａと接続す
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電力変換効率を向上させた昇降圧型ＤＣ−ＤＣコンバータに関する 。

【０００２】

【従来の技術】

従来の一般的な昇降圧型ＤＣ−ＤＣコンバータの回路図を図４に示す。 昇降圧型ＤＣ−ＤＣコンバータに限らず、電源回路では直流出力の整流用の素 子としては、一般にダイオードが使用され、図４においてＤＣ−ＤＣコンバータ の直流出力の整流はダイオードＤ４によって行われる。 周知のように、ダイオード素子には整流作用を担うＰＮ接合面あるいはショッ トキー障壁面等に電位差が存在し、ダイオード素子に電流を流すと、上述の電位 差と電流の積にあたる電力がダイオード素子によって消費される。

【０００３】 図４に示す従来の昇降圧型ＤＣ−ＤＣコンバータ回路において、必要とする出 力電圧Ｖ_O に対して入力電圧Ｖ_INが高い場合には、このＤＣ−ＤＣコンバータは 降圧動作を行う。 降圧動作時のダイオードＤ４に流れる電流Ｉ_D は、チョークコイルＬ１の平滑 作用によって流通時間が長く、電流の瞬時値も平均化された電流となる。 逆に、必要とする出力電圧Ｖ_O に対して入力電圧Ｖ_INが低い場合には、このＤ Ｃ−ＤＣコンバータは昇圧動作を行う。 昇圧動作時のダイオードＤ４に流れる電流Ｉ_D は、第２スイッチングトランジ スタＱ２がオン状態からターンオフした時にチョークコイルＬ１に発生するフラ イバック電圧によって流れる電流であって、降圧動作時に比べて流通時間が短く 、瞬時値も高いパルス状の電流となる。 ちなみに、図４におけるダイオードＤ４の順方向電圧Ｖ_F は、ショットキー障 壁型のもので、０．５〔Ｖ〕前後である。

【０００４】

【考案が解決しようとする課題】

昇降圧型ＤＣ−ＤＣコンバータが各動作を行っている時、回路内を流れる電流 により回路内の各素子では何らかの電力損失が発生し、ＤＣ−ＤＣコンバータの 電力変換効率を低下させる。 直流出力整流用の整流素子であるダイオード素子には、昇圧、降圧の動作状態 に関わらず電流が流れ、必然的に電力損失が発生し、ＤＣ−ＤＣコンバータの電 力変換効率を低下させることになる。 そこで本考案は、特に整流素子による損失を低減することにより電力変換効率 を向上させた昇降圧型ＤＣ−ＤＣコンバータを得ることを目的とする。

【０００５】

【課題を解決するための手段】

本考案は、ＤＣ−ＤＣコンバータの直流出力整流用の整流素子としてＭＯＳ ＦＥＴよりなるトランジスタ整流器を使用し、降圧動作用の第１スイッチングト ランジスタの電流出力端子に接続したチョークコイルにタップを設け、そのタッ プに昇圧動作用の第２スイッチングトランジスタ及びトランジスタ整流器の電流 入力端子を接続し、トランジスタ整流器の電流出力端子をコンバータの出力端子 と、制御端子をチョークコイルの他端と接続し、トランジスタ整流器のＭＯＳ ＦＥＴに存在する寄生ダイオードの順方向が、前記タップからコンバータの出力 端子側となるようにした事を特徴とする昇降圧型ＤＣ−ＤＣコンバータである。

【０００６】

【実施例】

直流出力を整流する整流素子の損失を低減することにより、昇降圧動作時の電 力変換効率を向上させた本考案の昇降圧型ＤＣ−ＤＣコンバータの回路図を図１ に示す。 図１において、ＤＣ−ＤＣコンバータの高電位側の入力端子１ａとアース間に ラインインピーアダンスを引き下げるためのコンデンサＣ１を接続し、入力端子 １ａをさらにＰＮＰ型トランジスタによる第１スイッチングトランジスタＱ１の エミッタと接続する。 第１スイッチングトランジスタＱ１のコレクタを、フライホイールダイオード Ｄ１のカソード及びチョークコイルＴの一端と接続する。 フライホイールダイオードＤ１のアノードはアースと接続する。 チョークコイルＴにはタップが設けられており、そのタップをＮチャネル型Ｍ ＯＳ ＦＥＴによるトランジスタ整流器Ｑ３のソースと接続し、チョークコイル Ｔの他端をトランジスタ整流器Ｑ３のゲートと接続する。 この時、トランジスタ整流器Ｑ３のＭＯＳ ＦＥＴに存在する寄生ダイオード Ｄ２は、チョークコイルＴのタップから高電位側の出力端子２ａの方向が順方向 となるようにしてある。

【０００７】 チョークコイルＴのタップを、さらにＮＰＮ型トランジスタによる第２スイッ チングトランジスタＱ２のコレクタと接続し、第２スイッチングトランジスタＱ ２のエミッタをアースと接続する。 トランジスタ整流器Ｑ３のドレインをＤＣ−ＤＣコンバータの高電位側の出力 端子２ａと接続し、出力端子２ａとアース間に平滑コンデンサＣ２を接続する。 第１スイッチングトランジスタＱ１と第２スイッチングトランジスタＱ２のベ ースにはＰＷＭ制御回路３が接続され、ＰＷＭ制御回路３にはＤＣ−ＤＣコンバ ータの高電位側の入力端子１ａ及び出力端子２ａより、それぞれ入力電圧Ｖ_IN及 び出力電圧Ｖ_O が入力される。 ＤＣ−ＤＣコンバータの低電位側の入力端子１ｂ及び出力端子２ｂは共通接続 され、さらにアース及びＰＷＭ制御回路３に接続される。

【０００８】 以上のような回路構成とした本考案の昇降圧型ＤＣ−ＤＣコンバータの動作を 、図１に示す回路中の各点の昇圧動作時における電流・電圧波形を示した図２を 参照しながら以下に説明する。 必要とする出力電圧Ｖ_O に対して入力電圧Ｖ_INが低い場合、第１スイッチング トランジスタＱ１はデューティ１００％オン状態となり、第２スイッチングトラ ンジスタＱ２はスイッチング動作を行うようにＰＷＭ制御回路３から信号が出力 され、ＤＣ−ＤＣコンバータは昇圧動作を行う。 先ず、第２スイッチングトランジスタＱ２がオン状態にある時には、第２スイ ッチングトランジスタＱ２のコレクタに電流Ｉ_C が流入し、これによりチョーク コイルＴの第１スイッチングトランジスタＱ１側の一端からタップ方向に電流Ｉ _T が流れる。この電流Ｉ_C と電流Ｉ_T は時間に比例して増加し、電流Ｉ_T によっ てチョークコイルＴにエネルギーが蓄積される。 また、この時には、チョークコイルＴに発生する起電圧によりトランジスタ整 流器Ｑ３のソース、ゲート間は逆バイアスとなるため、トランジスタ整流器Ｑ３ はオフ状態となる。

【０００９】 次に、第２スイッチングトランジスタＱ２がターンオフすると、チョークコイ ルＴには、第２スイッチングトランジスタＱ２がオン状態の時に蓄えられたエネ ルギーによりフライバック電圧が発生する。 このチョークコイルＴのフライバック電圧により、トランジスタ整流器Ｑ３の ソース、ゲート間は正バイアス状態となり、トランジスタ整流器Ｑ３はオン状態 に移行する。 そして、第２スイッチングトランジスタＱ２がオフ状態にある時には、トラン ジスタ整流器Ｑ３は、チョークコイルＴに発生したフライバック電圧によりオン 状態を維持し続ける。 従って、第２スイッチングトランジスタＱ２がオフ状態の期間には、チョーク コイルＴに蓄積されていたエネルギーは、オン状態のトランジスタ整流器Ｑ３と 出力端子２ａを介して負荷に供給されることになり、チョークコイルＴのタップ には電流Ｉ_T が流れ、電流Ｉ_T と同等の電流Ｉ_D がトランジスタ整流器Ｑ３のソ ース、ドレイン端子に流れる。 この電流Ｉ_T と電流Ｉ_D は、チョークコイルＴの蓄積されたエネルギーの放出 により時間に比例して減少する傾向を示す。 やがて第２スイッチングトランジスタＱ２はターンオンし、前記した動作を繰 り返すことになる。

【００１０】 今度は、必要とする出力電圧Ｖ_O に対して入力電圧Ｖ_INが高い場合、第１スイ チングトランジスタＱ１がスイッチング動作を行い、第２スイッチングトランジ スタＱ２をデューティ１００％オフ状態とするようにＰＷＭ制御回路３から信号 が出力され、ＤＣ−ＤＣコンバータは降圧動作を行う。 第１スイッチングトランジスタＱ１がオン状態にある時には、トランジスタ整 流器Ｑ３はオフ状態にあるが、電流が第１スイッチングトランジスタＱ１のコレ クタより、チョークコイルＴ及びトランジスタ整流器Ｑ３のＭＯＳ ＦＥＴに存 在する寄生ダイオードＤ２を介して出力端子２ａに流れ、出力電圧Ｖ_O を発生さ せる。 第１スイッチングトランジスタＱ１がオフ状態にある時には、トランジスタ整 流器Ｑ３はチョークコイルＴによりオン状態にあり、チョークコイルＴに発生し たフライバック電圧により、オン状態のトランジスタ整流器Ｑ３を介してチョー クコイルＴより出力端子２ａに電流が流れ、出力電圧Ｖ_O を発生させる。

【００１１】 ここで、トランジスタ整流器Ｑ３がオン状態にある時のトランジスタ整流器Ｑ ３によるＤＣ−ＤＣコンバータの損失電力は、トランジスタ整流器Ｑ３のゲート 駆動電力とトランジスタ整流器Ｑ３のオン時抵抗と電流の二乗の積によるものを 合成した電力となる。 また、トランジスタ整流器Ｑ３がオフ状態で、トランジスタ整流器Ｑ３の寄生 ダイオードＤ２に電流が流れる時のトランジスタ整流器Ｑ３による損失電力は、 寄生ダイオードＤ２の順方向電圧と電流の積によるものになる。 トランジスタ整流器Ｑ３のオフ状態における電力損失は、ダイオード素子を整 流素子として使用した場合と大差無いが、トランジスタ整流器Ｑ３のオン状態に おける電力損失は、ダイオード素子を整流素子として使用した場合に比べて、は るかに小さくできることになる。

【００１２】 トランジスタ整流器Ｑ３に存在する寄生ダイオードＤ２の順方向電圧は、ＰＮ 接合によるダイオード素子と同等であるため、寄生ダイオードＤ２に電流が流れ る時の電力損失は、整流素子としてダイオード素子を使用した場合に比べて低減 できていない。むしろ、整流素子としてショットキー障壁型ダイオードを使用し た場合より、電力損失が大きくなってしまう。 そこで、図３に示すように、順方向電圧の低い、ショットキー障壁型のダイオ ードＤ３を、トランジスタ整流器Ｑ３のソース、ドレイン間に設ける。この時、 ダイオードＤ３の順方向は寄生ダイオードＤ２の順方向と同じ方向とする。 これにより、トランジスタ整流器Ｑ３のオフ状態における電力損失を、トラン ジスタ整流器Ｑ３を単独で使用する場合に比べて低く抑えることができる。

【００１３】

【考案の効果】

以上に述べたように、本考案は、昇降圧型ＤＣ−ＤＣコンバータの直流出力整 流用の整流素子として、ＭＯＳ ＦＥＴよりなるトランジスタ整流器を使用した ものである。 これにより、この昇降圧型ＤＣ−ＤＣコンバータが昇降圧動作を行う時の整流 素子における電力損失を大幅に低減することができる。 また、トランジスタ整流器のＭＯＳ ＦＥＴに存在する寄生ダイオードに対し て、順方向が同じで、かつ、並列接続となるようにショットキー障壁型のダイオ ードを設けることも合わせると、さらに昇降圧型ＤＣ−ＤＣコンバータの整流素 子の電力損失も低減させることができる。 ちなみに、試験回路においては、整流素子にダイオード素子を使用した回路に 対して、本考案によるトランジスタ整流器を使用した回路においては、電力変換 効率が、昇圧動作時で約７％、降圧動作時で約２％向上し、電力変換効率の高い 昇降圧型ＤＣ−ＤＣコンバータを得ることができた。

【図面の簡単な説明】

【図１】 本考案の昇降圧型ＤＣ−ＤＣコンバータの一
実施例の回路図。

【図２】 図１に示す回路の各点における電流・電圧の
波形図。

【図３】 トランジスタ整流器にショットキー障壁型の
ダイオードを併設した整流素子。

【図４】 従来の昇降圧型ＤＣ−ＤＣコンバータの回路
図。

【符号の説明】

１ａ、１ｂ 入力端子 ２ａ、２ｂ 出力端子 ３ ＰＷＭ制御回路 Ｑ１ 第１スイッチングトランジスタ Ｑ２ 第２スイッチングトランジスタ Ｑ３ トランジスタ整流器 Ｔ タップを有するチョークコイル

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 降圧動作用の第１スイッチングトランジ
   スタ、昇圧動作用の第２スイッチングトランジスタ、フ
   ライホイールダイオード、降圧動作時には平滑動作を行
   い、昇圧動作時にはフライバック電圧を発生させるチョ
   ークコイル、直流出力の整流を行う整流素子、及び平滑
   コンデンサを具備する昇降圧型ＤＣ−ＤＣコンバータに
   おいて、前記整流素子としてＭＯＳ ＦＥＴよりなるト
   ランジスタ整流器を使用し、該第１スイッチングトラン
   ジスタの電流出力端子に接続した該チョークコイルにタ
   ップを設け、該タップに第２スイッチングトランジスタ
   及びトランジスタ整流器の電流入力端子を接続し、該ト
   ランジスタ整流器の電流出力端子をコンバータの出力端
   子と、制御端子を該チョークコイルの他端と接続し、該
   トランジスタ整流器のＭＯＳ ＦＥＴに存在する寄生ダ
   イオードの順方向が、前記タップからコンバータの出力
   端子側となるようにした事を特徴とする昇降圧型ＤＣ−
   ＤＣコンバータ。
2. 【請求項２】 ＭＯＳ ＦＥＴよりなるトランジスタ整
   流器の電流入力端子と電流出力端子間にショットキー障
   壁型ダイオードを設け、該ショットキー障壁型ダイオー
   ドの順方向をＭＯＳ ＦＥＴに存在する寄生ダイオード
   の順方向と同じとしたことを特徴とする請求項１の昇降
   圧型ＤＣ−ＤＣコンバータ。