JPH0677357A - 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 - Google Patents

改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法

Info

Publication number
JPH0677357A
JPH0677357A JP5153318A JP15331893A JPH0677357A JP H0677357 A JPH0677357 A JP H0677357A JP 5153318 A JP5153318 A JP 5153318A JP 15331893 A JP15331893 A JP 15331893A JP H0677357 A JPH0677357 A JP H0677357A
Authority
JP
Japan
Prior art keywords
heat
semiconductor device
package
semiconductor
dissipating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5153318A
Other languages
English (en)
Inventor
David S Auyeung
デイビット・エス・オーイェング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH0677357A publication Critical patent/JPH0677357A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイスを収容するために構成された
プラスチックパッケージ（６０）のための成形されたヒ
ートシンクを提供する。 【構成】 熱はプラスチックハウジングの上部に一体形
成された直立部材（６８）を通してデバイスからの直接
熱転送によって半導体デバイスから除去される。一体成
形された熱散逸部材（６８）はパッケージ（６０）の一
般に平面の外部表面を通しての対流および放熱による通
常の散逸によっては利用可能ではない半導体ダイの冷却
を容易にする。成形された部材は従来の成形されたパッ
ケージとそれに固定されたヒートシンクとの間に発生し
得る熱膨脹係数の不一致を伴うことなく、効果的な熱散
逸を可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【０００２】
【発明の分野】この発明は集積回路パッケージに関し、
より特定的に、半導体デバイスから直接熱を散逸するた
めにヒートシンクがそこに一体成形された集積回路パッ
ケージに関する。
【０００３】
【先行技術の歴史】電子産業において、成形されたパッ
ケージ内に集積回路チップのような半導体デバイスをエ
ンキャプシュレーションすることは従来からのものであ
る。そのようなパッケージは環境からチップを保護し、
回路への動作的な電気的配線のためにチップを機械的か
つ電気的に装着するための手段を提供する。各チップは
多数の機能的構成要素を含み、集積（または「ＩＣ」）
回路として既知の半導体デバイス上の構成要素の総数
は、半導体製作技術の進歩とともに大幅に増大してき
た。１つのかかる進歩は集積回路チップの様々なエレメ
ントの物理サイズを低減することができることであっ
た。この改良が全体の集積回路チップサイズを増大する
能力と組合わされた場合、多くの関連問題が浮上してき
た。たとえば、所与のサイズのチップにおいて集積回路
エレメントの数が増えることは、チップの構成要素の間
を移動する電気エネルギが増大し、そのエネルギによっ
て発生される熱が増大することを意味する。ＩＣチップ
からの熱の散逸は、電子回路設計において重要な考慮す
べきことがらとなってきた。個々の構成要素としては、
小さな電子エレメントの消費電力は相対的に少なく、発
生される熱は相対的に取るに足りないものである。しか
しながら、所与のサイズにチップ上に置かれる集積回路
エレメントの数が増えるにつれて、エレメントはより密
に詰め込まれるようになり、熱発生および散逸が問題と
なる。また最近の傾向はより高い電力定格を有する構成
要素を半導体デバイスに組込むことになってきている。
これらのファクタをまとめて取入れると熱散逸および熱
管理が半導体パッケージ設計における重要な関心事にな
るという結果をもたらした。
【０００４】選択温度範囲は半導体デバイスの設計およ
び動作で必要とされる。強い熱は半導体の各部分の深刻
な劣化およびそのようなデバイスの故障率の上昇を引起
こし得る。たとえば、摂氏１００゜−１２５゜の動作温
度は半導体産業では一般的に許容できるものであり、特
定的な設計特徴はそれから熱を散逸し、動作温度を一般
にその範囲内に維持するように、様々な半導体デバイス
に組込まれてきた。
【０００５】電子産業における熱散逸の最も従来的な技
術はヒートシンクの使用である。このようなデバイスは
調光器スイッチのような、大型の電子デバイスの基本的
な熱管理で何十年もの間使用されてきた。小さく精巧な
半導体デバイスおよび集積回路パッケージの固有の複雑
さに伴って、より精巧なヒートシンク設計および熱散逸
システムが必要になる。１つのこのようなシステムは、
クレイン（Crane ）他の米国特許第4,888,449 号におい
て記載されかつ示される。クレイン他の特許は電気構成
要素のための半導体パッケージにおける改良点を教示
し、それは溝のような拡張された表面積を有し、熱転送
のための付加的な面積を与えるベース部材を含む。その
ような設計はデュアルインラインパッケージ（「ＤＩ
Ｐ」）およびプラスチッククォドフラットパック（「Ｐ
ＱＦＰ」）応用において有用であるといえる。
【０００６】他の先行技術のアプローチはロマノ（Roma
no）の米国特許第4,887,149 号で見られ、その特許では
金属ベースプレートヒートシンクを有する半導体デバイ
スのためのパッケージが示される。金属ベースは必要な
熱散逸を収容するように設計された適切な外部ヒートシ
ンクに装着される。このようなアプローチは、チップを
実際に収容するプラスチックパッケージが一般に劣った
熱導体であるからしばしば必要である。半導体パッケー
ジはプラスチックデュアルインラインパッケージ（「Ｄ
ＩＰ」）およびプラスチッククォドフラットパック
（「ＰＱＦＰ」）のような多くの構成で製造され得る。
異なった頭字語が与えれる個別半導体デバイスの他の形
状もある。主には、これらの異なったデバイスは熱硬化
樹脂から成形されたプラスチックパッケージ内に固定さ
れた集積回路チップであり、接続リードフレームもまた
そこに成形される。
【０００７】半導体デバイスの製造は、製造環境および
プラスチックパッケージ内のその最終的な環境の双方に
おいて、高度の清浄度および無菌状態の双方を必要とす
る。電気的および機械的観点の双方から半導体デバイス
が満足に機能する能力は、デバイスの様々な層を形成す
る材料の性質および品質ならびにパッケージ内でのそれ
らのアセンブリに依存する。半導体が適切に動作するた
めに、これらの材料の化学組成物は極端に純粋でなけれ
ばならないし、その状態のままでなければならない。こ
れは「ダイ」としてしばしば知られる半導体デバイスが
外来物、特に水分から密封されたままであることを要求
する。ダイは金属リードフレームによってプラスチック
パッケージ内に支持されるので、異なった材料の機械的
特性から問題が生じる。たとえば、リードフレームとプ
ラスチックパッケージとの間のプラスチック対メタル結
合は劣化する可能性がある。これが起こると、ダイはパ
ッケージの外部からの水分および他の汚染物にさらされ
る可能性がある。ある例において、問題はプラスチック
パッケージそれ自体を通しての汚染物の拡散によって、
またはパッケージの少しずつの化学劣化からでも生じ得
る。この点に関して、半導体デバイスの動作中に発生し
た熱は、パッケージで発生しかつまたパッケージ内で熱
応力を生みだし得る腐敗作用をさらに悪化させ、さらに
その密封を危うくする。たとえば、金属リードフレーム
と熱硬化性プラスチック樹脂パッケージとの間の熱膨張
係数の差は重要になり得る。摂氏１００゜のオーダーで
動作温度を生じる半導体デバイスによる多量の熱の発生
とともに、熱膨脹非両立性（incompatibility ）問題そ
れ自体が深刻な信頼性の問題を作り出すことがある。熱
の多くはリードフレームを介してパケットの外部に移さ
れるが、熱の相当部分はパッケージに維持され、それか
ら直接散逸されなければならない。この理由のために、
半導体パッケージの上下両方でヒートシンクを使用する
ことは、広く受入れられてきたし、かなりの設計上の注
目の主題であった。
【０００８】スパイト（Spaight ）の米国特許第4,092,
697 号は集積回路チップのための熱転送機構に取組んだ
ものである。スパイトの特許では、熱は複数個のチップ
を囲むカバーの下側に装着された膜に含まれる熱液体材
料によって集積回路チップから除去される。このカバー
は放熱体として形成され、かつゆえに拡大された表面積
を形成する十字に溝が付けられた表面を含む。熱液体材
料は従来のパッケージと比較して、ダイから放熱体へ直
接熱を伝えるための熱経路を作るものであり、従来のパ
ッケージでは断熱不活性ガスのみがダイの周りに置かれ
る。不活性ガスはパッケージの電力散逸を厳しく制限す
る大きな耐熱性を示す。
【０００９】半導体デバイスに直接固定される別個のヒ
ートシンクを利用することは周知である。様々な、熱伝
導結合材がヒートシンクを取付けるために使用でき、他
のシステムは熱散逸を助けるためにヒートシンクに組込
まれ得る。しかしながら、ＩＣパッケージを冷却する際
の主要な問題の１つは、パッケージそれ自体の厚さであ
る。プラスチックパッケージのための成形材料は一般に
非常に悪い熱導体であり、熱膜の使用はダイとパッケー
ジとの間の熱転送に関して性能を改良し得るが、パッケ
ージの厚さは熱転送効率を大幅に低減する。全体のパッ
ケージの厚さを低減するために、ダイとヒートシンクと
の間のプラスチックパッケージ材料の部分の厚さを低減
し、その熱散逸効果を最大限にすることは明らかに利点
であろう。この発明はダイと１組のヒートシンクフィン
との間の距離を最小限にすることによってこの問題に取
組むものであり、その方法はプラスチックパッケージの
本体のダイのすぐ上にヒートシンクフィンの密集したア
レイを一体成形することによる。これは熱がフィンに到
達するために移動しなければならない距離を低減し、そ
れが最も重要なエリア内に熱散逸構造を集中させて、そ
れによって熱転送の全体の信頼性を増大させる。
【００１０】したがって、このような半導体デバイスの
ためのさらに上昇する速度および電力要求に見合うよう
に、改良された熱散逸を与える構成で、ＰＱＦＰのよう
な半導体パッケージを提供することは有利であろう。プ
ラスチックヒートシンクがＰＱＦＰパッケージの上に配
置されてきたが、境界を面する材料間の熱膨脹係数の不
一致が多数の構造的不適合問題を生じてきており、これ
らの問題はこの発明によって克服される。この発明で
は、成形されたフィンヒートシンク構造がプラスチック
パッケージそれ自体に一体成形され、パッケージ内に収
容されたダイのすぐ上で熱が直接散逸される。
【００１１】
【発明の概要】この発明は半導体パッケージの熱を散逸
するための改良された方法および装置に関する。より特
定的に、この発明の１つの局面は、そこに収容されたＩ
Ｃチップから直接熱を散逸するためのその上部表面に沿
って中心に配置されたヒートシンクが一体的に形成され
た集積回路パッケージを含む。この発明の１つの特定の
局面において、熱散逸エレメントは急速な熱散逸および
熱応力安定を与える円錐形の隆起部を含む。
【００１２】他の局面において、この発明はあるタイプ
の改良された半導体パッケージを含み、そのタイプでは
半導体デバイスはその中で動作するようにプラスチック
パッケージ内に収容され、一体成形された熱散逸アレイ
が半導体デバイスのすぐ上に配置される。アレイは複数
個の直立した熱散逸部材を含む。１つの特定の実施例に
おいて、熱散逸部材の各々は、パッケージと一体成形さ
れた少なくとも１０の円錐形部材のアレイを含む。
【００１３】さらなる局面において、この発明は回路と
の電気接触のためにそこから外方向に延在するリードフ
レームのワイヤを有するハウジングにおける集積回路デ
バイスのパッケージの改良された方法を含む。この方法
は半導体デバイスをリードフレーム上に固定するステッ
プと、リードフレームおよび半導体デバイスを熱硬化性
プラスチックハウジング内で成形するステップと、さら
に半導体デバイスのすぐ上の複数個の直立熱散逸エレメ
ントを、それによって発生された熱を散逸するために一
体成形するステップとを含む。
【００１４】この発明の完結に理解し、そのさらなる目
的および利点のために、添付の図面とともに考えられる
以下の説明をここで参照することが可能である。
【００１５】
【好ましい実施例の説明】まず図１を参照して、摂氏１
２５゜の最大接合部温度および摂氏４５゜の周囲温度
で、電力散逸の関数で従来の半導体パッケージに対する
耐熱値が示される。プラスチッククォドフラットパック
（ＰＱＦＰ）に対する接合部対周囲抵抗（Ｔｈｅｔａ−
Ｊａ）値は、ワット当り約摂氏４０゜（ｃ／ｗ）である
ことは半導体製造産業で認識されている。このようなパ
ッケージは２ワットより多い電力を消費するデバイスの
ためには使用されるべきではない。なぜなら他の態様で
は接合部温度限界を超えるからである。図１の曲線はＴ
ｈｅｔａ−Ｊａ値が低減すると、ワットの熱散逸が上昇
し得ることを例示する。これは重要なガイドラインであ
る。なぜならボンドパッド上の可動イオン汚染および金
属間形成のような従来から認識されてきた信頼性問題
は、より高いダイ動作温度によって悪化されるからであ
る。約３ワットを消費するデバイスは、熱関連の信頼性
問題を回避するために、約２６ｃ／ｗのＴｈｅｔａ−Ｊ
ａ値を有すべきであることは図１の曲線からわかる。
【００１６】依然として図１を参照して、曲線１０は増
大する電力散逸のためのＴｈｅｔａ−Ｊａ値を示す複数
個の点１２を含む。点１４は約４０ｃ／ｗのＴｈｅｔａ
−Ｊａ値で、最大電力散逸は約２ワットであることを例
示し、一方点１６において、Ｔｈｅｔａ−Ｊａ値は５ワ
ットの消費電力に対して約２０ｃ／ｗである。２ワット
から５ワットへの１５０％の上昇に対して、Ｔｈｅｔａ
−Ｊａ値はこのように５０％だけ減少する。この情報は
所与の動作電流で特定の半導体デバイスのために許容さ
れる最大速度の分析において重要である。
【００１７】次に図２を参照して、摂氏１２５゜以下の
接合部温度に対して異なった消費電力レベルで従来の半
導体パッケージシステムクロック周波数が示される。こ
のグラフの目的は、動作周波数の増大を可能にする電力
散逸を増大させる必要性を例示することである。同時
に、Ｔｈｅｔａ−Ｊａは接合部温度限界を越えることを
回避するために低減されなければならない。動作周波数
が高くなればなるほど、この条件下での所与の動作電流
に対する消費電力は高くなることがわかる。テスト半導
体デバイスの実際の平均電流は摂氏１２５゜より下の接
合部温度で、３．０ワットの電力を散逸する際に２５ｍ
Ａ／ＭＨｚで測定された。これらの境界条件下での最大
動作周波数は、図２の曲線から約２３ＭＨｚであること
がわかる。電流が何らかの他の手段によって減少されな
い限り、現存するパッケージ設計は高性能アプリケーシ
ョンには適切ではない。たとえば、もし半導体デバイス
がたとえば３５ｍＡ／ＭＨｚのより高い電流で同一のＰ
ＱＦＰパッケージを利用すれば、そのデバイスに許容さ
れる最大速度は約１７ＭＨｚであろう。この理由のため
に、この発明はこのような半導体デバイスから熱を散逸
するための方法および装置を提供し、それによりより高
い周波数値でそれらが動作することが可能になる。
【００１８】半導体デバイスのためのプラスチックパッ
ケージに使用される大半の成形材料は、一般に非常に悪
い熱導体であることはよく認識されている。ダイによっ
て発生された熱が効率的に周囲の大気に放熱できない場
合、ダイ接合部温度は部品の信頼性が深刻に傷付けられ
るレベルまで上昇する。接合部温度は信頼性の目的のた
めに、一般に摂氏１５０゜を越えないように定格され
る。
【００１９】依然として図２を参照して、このグラフは
様々な電力消費レベルを表わす一連の曲線を含む。一番
上の線２０は５ワットでの消費電力を示す一連の点２２
を含む。線２４は４．５ワットでの消費電力を示す複数
個の点２６を含む。線２８は４．０ワットでの消費電力
を示す複数個の点３０を含む。線３２は３．５ワットで
の消費電力を示す複数個の点３４からなる。線３６は
３．０ワットでの消費電力を示す複数個の点３８からな
る。線４０は２．５ワットでの消費電力を示す複数個の
点４２からなる。最後に、線４４は２．０ワットでの消
費電力を示す複数個の点４６からなる。線２２、２４、
２８、３２、３６、４０および４４の各々は実質的に同
一の全体的な湾曲を有し、動作周波数は動作電流の上昇
に対して減少する。同様に、所与の動作電流に対する周
波数の上昇は、結果として消費電力の上昇をもたらす。
すなわち、２５ｍＡ／ＭＨｚで動作し、摂氏１２５゜よ
り低い接合部温度で３．０ワットを散逸する半導体デバ
イスは曲線３６の点５０によって示される。境界状況下
での最大周波数は、２３ＭＨｚのオーダーであることが
理解される。電流が何らかの他の手段によって低減され
ない限り、３５ｍＡ／ＭＨｚで動作しなければならない
半導体デバイスは、曲線３６の点５２によって示される
ように、約１７ＭＨｚの最大速度を有するであろう。
【００２０】次に図３を参照して、この発明の教示に従
って構成されるＰＱＦＰ変形例の半導体パッケージ６０
が示される。このパッケージは上部表面６２とそれを取
囲む４つの側面６４とを含む。側面６４から延在するの
は複数個のリードワイヤ６６であり、それは回路ボード
などとの電気的配線のために適合される。上部表面６２
から直立するのは複数個の円錐形部材６８（この実施例
においては少なくとも１０）であり、パッケージ６０か
らの熱の散逸のために構成される。円錐形部材６８は集
中されたアレイ７０において設けられ、このアレイは上
部部分６２の関して一般に中心に配置され、半導体デバ
イス（この図には図示せず）のすぐ上の位置に置かれ
る。アレイ７０からの熱散逸は、より高い消費電力およ
び／または動作周波数要求を有する半導体デバイスの性
能を改良するのに重要である。これに従って、熱散逸ア
レイ７０は以下にさらに説明されるそこに収容された半
導体デバイスのすぐ上でかつそれに直接接触するパッケ
ージ６０において一体に形成される。
【００２１】次に図４を参照して、熱散逸部材６８のア
レイ７０は半導体デバイス、またはＩＣチップ８０のす
ぐ上に配置される。チップ８０は上部表面８１を有し、
リードフレーム８２上に配置され、それからリードワイ
ヤ６６がパッケージ６０の側面６４の外方向に延在す
る。一連の結合ワイヤ８４はダイ８０をリードフレーム
８２のワイヤ６６に電気的に接続させる。半導体デバイ
ス８０によって生じた熱はパッケージ６０の成形プラス
チックを直接通過する、およびそれから直立する熱散逸
部材６８を通過することが許容される。各部材６８のベ
ース８５はチップ８０の上部表面８１と直接成形接触し
ており、その一体成形により前記チップから前記熱散逸
部材への効率的な熱転送のアセンブリが確実になる。さ
らに、アレイ７０はここに示されるように、チップ８０
の外側エッジと軸方向に整合して実質的に配置される外
部周囲８９を有する。チップ８０の上部表面８１から熱
散逸部材６８のベース８５がまずさらされるパッケージ
６０の上部表面６２までの距離Ｄは、できるだけ短く、
かつリードフレーム８２から上部表面６２までの距離よ
り短い。
【００２２】依然として図４を参照して、１３のピンの
設計は図３と関連してこの断面構成図で示される。各熱
散逸部材６８の形状は異なってもよいが、この実施例は
表面積の所望の増大を例示する一方で、熱差の潜在的に
害のある影響を収容する。ダイ８０によって強い熱が発
せられると、散逸部材６８のさらされたベース領域８５
と上部領域８７との間の熱差は相当なものになり得る。
この理由のために、さらされたベースセクション８５の
方が好ましくは上部部分８７に対して広い。この設計特
徴はダイ８０から熱を直接吸収するために、およびそれ
に関連する構造特性を改良するために面積の増加を与え
る。様々な先行技術の構成と違って、部材６８およびパ
ッケージ６０の一体形成は、パッケージ６０の残余部分
とエレメント６８の熱膨脹係数との間の不一致のどんな
可能性をも排除する。このような不適合問題の排除はさ
らに高電力散逸要求に伴って発生し得る、このタイプの
パッケージ６０の応力破損および反りの可能性をさらに
低減する。
【００２３】次に、図１および図４を組合わせて参照し
て、熱転送表面積の増加はパッケージ６０の接合部温度
の低下に貢献することがわかる。この熱散逸の分析は以
下の公式によって理解され、この式においてヒートシン
クの対流速度（convection rate ）等式（Ｑc ）は次の
ものを与える。
【００２４】（１） Ｑc ＝ｈｐｄｘ（Ｔａ−Ｔｂ） ｐｄ − 対流熱転送のための表面積を示す ｈ − 材料の対流係数を示す Ｔａ−Ｔｂ − フィンとそれを取巻く空気との間の温
度勾配を示す。
【００２５】公式（１）は対流速度は対流熱転送面積に
比例することを例示する。この目的のために、ダイによ
って生じた熱は約ダイのサイズの面積で散逸されると仮
定する。したがって、１９６Ｋ ｓｑ．ｍｉｌの面積を
有するＰＱＦＰのダイ８０は、熱を周囲に転送するため
にその面積を有しさえすればよい。図３の設計は１３の
ピンフィンを有し、各ピンフィンは４５ｍｉｌの半径を
有する。増加された総面積は以下のように計算される。
【００２６】高さ（ｈ）の関数でピンフィン当り増加し
た面積 ２×３．１４１６×４５ｍｉｌ×ｈ ＝２８２．７ｍｉｌ×ｈ ｈ＝パッケージ上の１３のピンフィンに対するピンフィ
ンの高さ ｈの様々な例証的な値に対して、以下の結果が生じる。
【００２７】
【表１】
【００２８】以下の表は２つの異なった例示的な消費電
力レベルに対する要求に合うように接合部温度をするた
めには何％の改良が必要とされるかを示す。
【００２９】
【表２】
【００３０】このデータは１２５℃要求に見合うために
は３ワットデバイスに対して２６ｃ／ｗより小さい耐熱
値を達成しなければならないことを示す。
【００３１】要約すると、熱散逸エレメント６８の成形
されたアレイ７０を有するこの発明のパッケージ６０を
使用する利点は多種多様である。上述の方法および装置
は別個のヒートシンクの付加的なコストおよびその取付
けコストを排除する。半導体デバイス８０と熱散逸のた
めの表面との間の熱伝導フロー経路は実質的に短い。な
ぜなら外部ヒートシンクのベースはしばしば１００ｍｉ
ｌのオーダーの厚さであるからである。この発明があれ
ば、ヒートシンクのための付加的な労働コストおよび付
加的な品質管理の問題はない。より重要なことに、この
設計は応力関連の破損、開口および反りを引起こし得る
別個のヒートシンクとハウジングとの間の熱膨脹係数の
不一致の可能性を排除する。このようなパッケージはま
たより軽い総重量を生み出す。
【００３２】動作において、この発明のプラスチックク
ォドフラットパックパッケージ（ＰＱＦＰ）６０は、そ
の上部表面６２から直立する熱散逸部材６８と一体成形
される。熱散逸エレメント６８の様々な形状がもちろん
この発明の原理に従って利用できる。しかしながら、ダ
イ８０の真上で、かつそれに中心的に配置され密接に近
接する場所に前記直立エレメント６８を一体成形するこ
とによって、ヒートシンクをパッケージ６０の表面にボ
ンディングする際の先行技術の問題および／またはそれ
を介する熱伝導は排除できる。
【００３３】この発明の動作および構成は前述の説明か
ら明らかになると思われる。示されかつ説明された方法
および装置は好ましいものとして特徴付けられてきた
が、前掲の特許請求の範囲に規定された発明の精神およ
び範囲から逸脱することなく、様々な変化および修正が
この発明において行なわれ得ることが明らかであろう。
【図面の簡単な説明】
【図１】集積回路パッケージの電力散逸の関数で耐熱値
を表わす性能グラフを示す図である。
【図２】集積回路パッケージの様々な動作電流に対する
異なった消費電力レベルで動作周波数を表わす性能グラ
フを示す図である。
【図３】この発明の原理に従って構成された集積回路パ
ッケージの斜視図であり、その上部部分に一体に形成さ
れたヒートシンクアレイを例示する図である。
【図４】図３の集積回路パッケージをその線４−４に沿
って切り取った側面断面図である。
【符号の説明】
６０ パッケージ ６２ 上部表面 ６６ ワイヤ ６８ 熱散逸部材 ７０ アレイ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 外部エッジを有する半導体デバイスがリ
    ードフレームに装着され、その中で動作するようにプラ
    スチックパッケージ内に収容されるタイプの改良された
    半導体パッケージであって、改良点は前記半導体デバイ
    スのすぐ上に配置された一体成形された熱散逸アレイを
    含み、前記アレイは複数個の直立する熱散逸部材を含
    み、そのベースは前記半導体デバイスと成形された係合
    状態である、改良された半導体パッケージ。
  2. 【請求項２】 前記熱散逸部材の各々は、前記半導体デ
    バイスと成形係合するための位置で前記パッケージと一
    体成形された円錐形の部材を含む、請求項１に記載の装
    置。
  3. 【請求項３】 少なくとも１０の円錐形の部材がその下
    に収容された前記半導体デバイスのすぐ上の一般に矩形
    のアレイに配置される、請求項２に記載の装置。
  4. 【請求項４】 前記矩形のアレイは外部周囲を有し、前
    記外部周囲は前記半導体デバイスの外部エッジと軸方向
    に整合して実質的に配置される、請求項３に記載の装
    置。
  5. 【請求項５】 前記半導体パッケージはプラスチックク
    ォドフラットパックである、請求項１に記載の装置。
  6. 【請求項６】 前記一体成形された熱散逸エレメント
    は、熱硬化性プラスチックから形成される、請求項１に
    記載の装置。
  7. 【請求項７】 前記熱散逸部材は形状が円筒状である、
    請求項１に記載の装置。
  8. 【請求項８】 半導体デバイスの頂上から前記熱散逸部
    材のさらされたベースまでの距離は、成形されたパッケ
    ージの頂上からそこに配置されたリードフレームの頂上
    までの距離より短い、請求項１に記載の装置。
  9. 【請求項９】 外部エッジを有し、他の半導体デバイス
    と電気接触するようにそれから外方向に延在するリード
    フレームのワイヤを有するハウジングにエンキャプシュ
    レーションされた集積回路デバイスをパッケージする改
    良された方法であって、 前記半導体デバイスをリードフレーム上に固定するステ
    ップと、 前記リードフレームおよび半導体デバイスの周りにプラ
    スチックハウジングを成形するステップと、さらに前記
    半導体デバイスのすぐ上に複数個の熱散逸エレメントを
    それと成形係合してそれから直立し、かつそれによって
    生じた熱を散逸するために一体成形するステップとを含
    む、改良された方法。
  10. 【請求項１０】 前記熱散逸部材の各々を円錐形構成に
    成形するステップを含む、請求項９に記載の方法。
  11. 【請求項１１】 前記半導体デバイスの上に少なくとも
    １０の円錐形部材を形成するステップを含み、前記部材
    はその下に収容される前記半導体デバイスのすぐ上の一
    般に矩形のアレイに配置される、請求項１０に記載の方
    法。
  12. 【請求項１２】 前記半導体パッケージはプラスチック
    クォドフラットパックである、請求項９に記載の方法。
  13. 【請求項１３】 熱硬化性プラスチックから前記熱散逸
    エレメントを一体成形するステップを含む、請求項９に
    記載の方法。
  14. 【請求項１４】 前記ハウジングの頂上からそこに配置
    された前記リードフレームの頂上までの距離より短い、
    前記熱散逸部材のベースに対する距離で、前記ハウジン
    グを半導体デバイスの頂上と成形するステップを含む、
    請求項９に記載の方法。
  15. 【請求項１５】 個別のパッケージ内に収容された半導
    体デバイスを冷却する方法であって、 それから直立する複数個の熱散逸エレメントを有する成
    形されたパッケージに前記半導体デバイスをエンキャプ
    シュレーションするステップと、 前記半導体デバイスのすぐ上に前記熱散逸エレメントを
    形成するステップと、 前記半導体デバイスを前記熱散逸エレメントと直接熱接
    触して固定し、それによって熱を前記半導体デバイスか
    ら前記熱散逸エレメントを介し、かつそれから外方向に
    転送するステップと、さらに前記半導体デバイスから前
    記熱散逸エレメントを介して熱を放出するステップとを
    含む、方法。
  16. 【請求項１６】 前記パッケージに一体に形成された円
    錐形構成で前記熱散逸エレメントを形成するステップを
    含む、請求項１５に記載の方法。
JP5153318A 1992-07-06 1993-06-24 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法 Withdrawn JPH0677357A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/908,987 US5254500A (en) 1991-02-05 1992-07-06 Method for making an integrally molded semiconductor device heat sink
US908987 1992-07-06

Publications (1)

Publication Number Publication Date
JPH0677357A true JPH0677357A (ja) 1994-03-18

Family

ID=25426469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5153318A Withdrawn JPH0677357A (ja) 1992-07-06 1993-06-24 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法

Country Status (4)

Country Link
US (1) US5254500A (ja)
EP (1) EP0578411B1 (ja)
JP (1) JPH0677357A (ja)
DE (1) DE69318219T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837119A (en) * 1986-12-08 1989-06-06 Matsushita Electric Industrial Co., Ltd. Sealed storage battery and method for making its electrode
KR100817124B1 (ko) * 2001-09-12 2008-03-27 엘지.필립스 엘시디 주식회사 Ｌｃｄ 제조용 노광 장비
JP2010212727A (ja) * 2010-05-20 2010-09-24 Mitsubishi Electric Corp 半導体装置
US8280460B2 (en) 2006-01-20 2012-10-02 Nec Corporation Mobile terminal and noise prevention structure of mobile terminal
US10470769B2 (en) 2015-08-26 2019-11-12 Ethicon Llc Staple cartridge assembly comprising staple alignment features on a firing member

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH0521670A (ja) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd ヒートシンク、ヒートシンクの製造方法および製造装置
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5344795A (en) * 1992-09-22 1994-09-06 Microelectronics And Computer Technology Corporation Method for encapsulating an integrated circuit using a removable heatsink support block
JPH06204285A (ja) * 1992-12-28 1994-07-22 Toshiba Corp 半導体装置及びその製造方法
US5670429A (en) * 1993-06-30 1997-09-23 Rohm Co. Ltd. Process of conveying an encapsulated electronic component by engaging an integral resin projection
US5650593A (en) * 1994-05-26 1997-07-22 Amkor Electronics, Inc. Thermally enhanced chip carrier package
US5827999A (en) * 1994-05-26 1998-10-27 Amkor Electronics, Inc. Homogeneous chip carrier package
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JP3543189B2 (ja) * 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US7273769B1 (en) * 2000-08-16 2007-09-25 Micron Technology, Inc. Method and apparatus for removing encapsulating material from a packaged microelectronic device
JP2002110718A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体装置の製造方法
US6585925B2 (en) 2000-12-27 2003-07-01 Intel Corporation Process for forming molded heat dissipation devices
US6756005B2 (en) * 2001-08-24 2004-06-29 Cool Shield, Inc. Method for making a thermally conductive article having an integrated surface and articles produced therefrom
US6950305B2 (en) * 2002-05-15 2005-09-27 Bel Fuse, Inc. Overmolded device with contoured surface
DE10225602A1 (de) 2002-06-07 2004-01-08 Heraeus Sensor-Nite Gmbh Halbleiterbauelement mit integrierter Schaltung, Kühlkörper und Temperatursensor
EP1668698A1 (de) * 2003-09-29 2006-06-14 Siemens Aktiengesellschaft Plastisch verformbarer kühlkörper für elektrische und/oder elektronische bauelemente
US7468886B2 (en) * 2007-03-05 2008-12-23 International Business Machines Corporation Method and structure to improve thermal dissipation from semiconductor devices
KR20130026062A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 인쇄회로기판 조립체 및 그 제조방법
CN205030031U (zh) * 2015-10-12 2016-02-10 中磊电子（苏州）有限公司 导热塑料散热器与通信装置
US10548228B2 (en) 2016-03-03 2020-01-28 International Business Machines Corporation Thermal interface adhesion for transfer molded electronic components
DE102016211479A1 (de) * 2016-06-27 2017-12-28 Siemens Aktiengesellschaft Leistungsmodul

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614587B2 (de) * 1967-08-24 1976-05-13 Siemens AG, 1000 Berlin und 8000 München Gehaeuse fuer ein halbleiterbauelement
US5179039A (en) * 1988-02-05 1993-01-12 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink
US5108955A (en) * 1988-10-27 1992-04-28 Citizen Watch Co., Ltd. Method of making a resin encapsulated pin grid array with integral heatsink
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US5147821A (en) * 1990-09-28 1992-09-15 Motorola, Inc. Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation
US5155579A (en) * 1991-02-05 1992-10-13 Advanced Micro Devices Molded heat sink for integrated circuit package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837119A (en) * 1986-12-08 1989-06-06 Matsushita Electric Industrial Co., Ltd. Sealed storage battery and method for making its electrode
KR100817124B1 (ko) * 2001-09-12 2008-03-27 엘지.필립스 엘시디 주식회사 Ｌｃｄ 제조용 노광 장비
US8280460B2 (en) 2006-01-20 2012-10-02 Nec Corporation Mobile terminal and noise prevention structure of mobile terminal
JP2010212727A (ja) * 2010-05-20 2010-09-24 Mitsubishi Electric Corp 半導体装置
US10470769B2 (en) 2015-08-26 2019-11-12 Ethicon Llc Staple cartridge assembly comprising staple alignment features on a firing member

Also Published As

Publication number Publication date
DE69318219D1 (de) 1998-06-04
EP0578411B1 (en) 1998-04-29
US5254500A (en) 1993-10-19
EP0578411A1 (en) 1994-01-12
DE69318219T2 (de) 1998-11-19

Similar Documents

Publication Publication Date Title
JPH0677357A (ja) 改良された半導体パッケージ、集積回路デバイスをパッケージする改良された方法、および半導体デバイスを冷却する方法
US5155579A (en) Molded heat sink for integrated circuit package
US7061080B2 (en) Power module package having improved heat dissipating capability
US5227663A (en) Integral dam and heat sink for semiconductor device assembly
US5650662A (en) Direct bonded heat spreader
US5311060A (en) Heat sink for semiconductor device assembly
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6208519B1 (en) Thermally enhanced semiconductor package
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7319051B2 (en) Thermally enhanced metal capped BGA package
US7501700B2 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7038311B2 (en) Thermally enhanced semiconductor package
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US5309321A (en) Thermally conductive screen mesh for encapsulated integrated circuit packages
US20040097015A1 (en) Package for integrated circuit with thermal vias and method thereof
CN102468249A (zh) 功率封装模块及制造该功率封装模块的方法
US5939781A (en) Thermally enhanced integrated circuit packaging system
CN87104825A (zh) 散热性能改善了的大规模集成电路封装
US12525527B2 (en) Semiconductor module
JP6887476B2 (ja) 半導体パワーモジュール
JPH08222660A (ja) 半導体装置
JPH0629432A (ja) 半導体装置
EP0705485A1 (en) Electrically and thermally enhanced package using a separate silicon substrate

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905