JPH0677347A - Substrate - Google Patents
SubstrateInfo
- Publication number
- JPH0677347A JPH0677347A JP22978592A JP22978592A JPH0677347A JP H0677347 A JPH0677347 A JP H0677347A JP 22978592 A JP22978592 A JP 22978592A JP 22978592 A JP22978592 A JP 22978592A JP H0677347 A JPH0677347 A JP H0677347A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat
- pad
- semiconductor element
- thermal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、表面実装された半導体
素子等を冷却するための手段を有する基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a substrate having means for cooling a surface-mounted semiconductor device or the like.
【０００２】[0002]
【従来の技術】図４は、従来の基板の概略を示す部分断
面図である。2. Description of the Related Art FIG. 4 is a partial sectional view schematically showing a conventional substrate.
【０００３】ここでは、半導体素子１０１が、基板１０
２上にＣＯＢ（Ｃｈｉｐ ｏｎ Ｂｏａｒｄ）法によっ
て取り付けられており、リード１０３により基板１０２
上のパッド１０４と電気的に接続されている。ベアチッ
プ等の半導体素子１０１においては、放熱フィン等の冷
却手段を素子に直接取り付けることが機械的強度や絶縁
性の問題等から困難であるため、従来は、半導体素子１
０１において発生した熱を直接雰囲気中に発散したり、
リード１０３を介して基板１０２へ伝えた後、雰囲気中
に発散したりしていた。また、半導体素子１０１と基板
１０２との間の熱的な抵抗を低減するために、両者間に
樹脂や熱伝導ペースト等を充填することもあった。Here, the semiconductor element 101 is the substrate 10
Is mounted on the substrate 2 by the COB (Chip on Board) method, and is connected to the substrate 102 by the lead 103.
It is electrically connected to the upper pad 104. In the semiconductor element 101 such as a bare chip, it is difficult to directly attach a cooling means such as a heat radiation fin to the element due to problems such as mechanical strength and insulation properties.
The heat generated in 01 is dissipated directly into the atmosphere,
After being transmitted to the substrate 102 via the lead 103, it was dispersed in the atmosphere. Further, in order to reduce the thermal resistance between the semiconductor element 101 and the substrate 102, a resin or a heat conductive paste may be filled between them.
【０００４】ところが、基板１０２を構成する絶縁性の
主構造体として、ガラスエポキシ等の熱伝導性の低い材
料が使用された場合、基板１０２内での熱の拡散に対す
る抵抗が大きくなるため、基板１０２による実効的な放
熱面積の拡大があまり期待できないという欠点があっ
た。However, when a material having a low thermal conductivity such as glass epoxy is used as the insulating main structure constituting the substrate 102, the resistance against heat diffusion in the substrate 102 becomes large, so that the substrate becomes large. However, there is a drawback in that the effective expansion of the heat radiation area by 102 cannot be expected.
【０００５】これに対して、基板１０２内部での面方向
の熱伝導特性を改善するために、基板１０２の面積とほ
ぼ同等の面積を占める金属などの良熱伝導体で構成され
る熱伝導層１０５を基板１０２の内部に設けることも試
みられているが、この熱伝導層１０５と半導体素子１０
１の間及び熱伝導層１０５と外部雰囲気との間の熱的な
抵抗が大きいという問題があった。On the other hand, in order to improve the heat conduction characteristics in the plane direction inside the substrate 102, a heat conduction layer made of a good heat conductor such as metal occupying an area substantially equal to the area of the substrate 102. Although it has been attempted to provide 105 inside the substrate 102, the heat conducting layer 105 and the semiconductor element 10 are not provided.
1 and the thermal resistance between the heat conduction layer 105 and the external atmosphere is large.
【０００６】[0006]
【発明が解決しようとする課題】上記したように、従来
の基板においては、基板内部に設けられた熱伝導層と、
表面実装された半導体素子等及び外部雰囲気との間の熱
的な抵抗が大きいため、基板による実効的な放熱面積の
拡大があまり期待できず、表面実装された半導体素子等
の十分な冷却が困難であった。As described above, in the conventional substrate, the heat conducting layer provided inside the substrate,
Due to the large thermal resistance between the surface-mounted semiconductor elements and the external atmosphere, it is difficult to expect an effective expansion of the heat radiation area by the board, and it is difficult to sufficiently cool the surface-mounted semiconductor elements. Met.
【０００７】そこで、本発明では、上記問題を解決し、
基板内部の熱伝導層と、表面実装された半導体素子等及
び外部雰囲気との熱的な接続を良好にすることが可能
で、基板による実効的な放熱面積を拡大することによ
り、表面実装された半導体素子等の十分な冷却を実現で
きる基板を提供することを目的とする。Therefore, the present invention solves the above problems,
It is possible to improve the thermal connection between the heat conductive layer inside the board and the surface mounted semiconductor elements and the external atmosphere, and by expanding the effective heat dissipation area by the board, the surface mounted It is an object of the present invention to provide a substrate that can realize sufficient cooling of semiconductor elements and the like.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本発明では、内部に良熱伝導材で形成された熱伝導
層を有する基板において、この基板の表面に露出したパ
ッドと、このパッドと前記熱伝導層とを接続するサーマ
ルビアとを具備することを特徴とする基板を提供する。To achieve the above object, in the present invention, in a substrate having a heat conductive layer formed of a good heat conductive material therein, a pad exposed on the surface of the substrate, and Provided is a substrate including a pad and a thermal via that connects the heat conducting layer.
【０００９】また、この基板において、前記熱伝導層
と、前記サーマルビアとが電気伝導性のある材料で構成
され、電源あるいは電気信号の伝播に用いられることを
特徴とする基板、前記サーマルビアの前記基板の厚み方
向の両端部のうち少なくとも一方の端部が他の部分より
も太く形成されていることを特徴とする基板、前記熱伝
導層の表面あるいは内部に流体を流すための流路が設け
られていることを特徴とする基板、前記パッドが複数設
けられており、そのうちの少なくともひとつに放熱促進
手段が接続されていることを特徴とする基板をも併せて
提供する。Further, in this substrate, the thermal conductive layer and the thermal via are made of an electrically conductive material and are used for the propagation of a power source or an electrical signal. At least one end of both ends in the thickness direction of the substrate is formed to be thicker than other portions, a flow path for flowing a fluid to the surface or inside of the heat conduction layer. Also provided is a substrate characterized by being provided, and a substrate characterized in that a plurality of the pads are provided, and at least one of them is connected to a heat dissipation promoting means.
【００１０】[0010]
【作用】上記した構成を有する本発明によれば、基板内
部に設けられた熱伝導層と、表面実装された半導体素子
等及び外部雰囲気とを基板表面に露出したパッド及びサ
ーマルビア介して接続することにより、両者間の熱的な
接続を良好にすることができる。これにより、基板によ
る実効的な放熱面積を拡大することができ、半導体素子
等で発生した熱を基板内部の熱伝導層を介して外部雰囲
気に効率よく輸送することができ、半導体素子等を十分
に冷却することが可能となる。According to the present invention having the above-mentioned structure, the heat conduction layer provided inside the substrate is connected to the surface-mounted semiconductor element and the external atmosphere through the pad and the thermal via exposed on the substrate surface. As a result, the thermal connection between the two can be improved. As a result, the effective heat dissipation area of the substrate can be expanded, and the heat generated by the semiconductor element or the like can be efficiently transported to the external atmosphere through the heat conduction layer inside the substrate, so that the semiconductor element or the like can be sufficiently supplied. It becomes possible to cool to.
【００１１】また、熱伝導層及びサーマルビアを電気伝
導性のある材料で構成することにより、これらを電源あ
るいは電気信号を伝播する回路の一部として用いること
も可能となる。Further, by constructing the heat conducting layer and the thermal via with an electrically conductive material, it becomes possible to use them as a part of a power source or a circuit for propagating an electric signal.
【００１２】さらに、サーマルビアの端部を太くするこ
とにより、パッドあるいは熱伝導層との接触面積を拡大
することができ、半導体素子等の面内を伝導する熱の一
部をより効率よく吸収し、熱伝導層に輸送することが可
能となる。Further, by making the end portion of the thermal via thick, the contact area with the pad or the heat conductive layer can be expanded, and a part of the heat conducted in the plane of the semiconductor element or the like can be absorbed more efficiently. Then, it becomes possible to transport it to the heat conductive layer.
【００１３】加えて、熱伝導層の表面あるいは内部に冷
却用流路を設けたり、一部のパッドに放熱促進手段を設
けることにより、半導体素子等で発生した熱をより効果
的に除去することが可能となる。In addition, the heat generated in the semiconductor element or the like can be more effectively removed by providing a cooling flow path on the surface or inside of the heat conductive layer, or by providing a heat dissipation promoting means on some pads. Is possible.
【００１４】[0014]
【実施例】本発明の実施例について、図面を参照しつつ
詳細に説明する。図１は、本発明に係る基板の一実施例
を示す部分断面図である。Embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a partial sectional view showing an embodiment of the substrate according to the present invention.
【００１５】ここでは、半導体素子１が、ガラスエポキ
シやセラミック製の基板２上に、ＣＯＢ法により実装さ
れている。この半導体素子１はリード３により基板２上
のパッド４と電気的に接続されるとともに、結合材５に
より基板２上のパッド６ａと熱的に接続される。なお、
接合材５としては、例えば金属粉を含有する熱伝導率の
高い接着剤や熱伝導ペーストなどが用いられる。Here, the semiconductor element 1 is mounted on the substrate 2 made of glass epoxy or ceramic by the COB method. The semiconductor element 1 is electrically connected to the pad 4 on the substrate 2 by the lead 3 and also thermally connected to the pad 6a on the substrate 2 by the bonding material 5. In addition,
As the bonding material 5, for example, an adhesive containing a metal powder and having a high thermal conductivity, a thermal conductive paste, or the like is used.
【００１６】上記したパッド６ａは、基板２の内部に設
けられた熱伝導層７とサーマルビア８により接続され
る。ここで、熱伝導層７及びサーマルビア８は、例えば
金、銅、アルミニウム等の純金属やＡｌ2Ｏ3、ＡｌＮ、
ＳｉＣ等の熱伝導率の高い良熱伝導材で構成される。サ
ーマルビア８は、通常、基板２の内部の配線（図示省
略）に干渉しないように設けられる。ただし、熱伝導層
７及びサーマルビア８を電気伝導性のある材料で構成す
ることにより、これらを電源あるいは電気信号を伝播す
る回路の一部として用いても良い。The above-mentioned pad 6a is connected to the heat conducting layer 7 provided inside the substrate 2 by the thermal via 8. Here, the heat conduction layer 7 and the thermal via 8 are made of, for example, pure metal such as gold, copper, aluminum, Al 2 O 3 , AlN,
It is made of a good heat conductive material having high heat conductivity such as SiC. The thermal via 8 is usually provided so as not to interfere with the wiring (not shown) inside the substrate 2. However, the heat conductive layer 7 and the thermal via 8 may be formed of a material having electrical conductivity, and may be used as a power source or a part of a circuit for propagating an electrical signal.
【００１７】このような構成によれば、基板２がガラス
エポキシ等の熱伝導性の低い材料により構成されている
場合でも、半導体素子１において発生した熱を基板２内
部の熱伝導層７に効率よく輸送することが可能であり、
半導体素子１と熱伝導層７との間の熱的な接続を良好に
することができる。With such a structure, even when the substrate 2 is made of a material having low thermal conductivity such as glass epoxy, the heat generated in the semiconductor element 1 is efficiently transferred to the heat conductive layer 7 inside the substrate 2. Can be transported well,
It is possible to improve the thermal connection between the semiconductor element 1 and the heat conduction layer 7.
【００１８】図２は、上記したサーマルビア７の部分を
拡大して示した部分断面図である。ここで、図１に示し
た部分と同一部分に関しては同一番号を付すことにより
重複説明を省略することとする。また、パッド６ａに接
続されている半導体素子１等の図示は省略する。FIG. 2 is a partial sectional view showing the above-mentioned thermal via 7 in an enlarged manner. Here, the same parts as those shown in FIG. 1 are designated by the same reference numerals, and the duplicate description will be omitted. Further, the illustration of the semiconductor element 1 and the like connected to the pad 6a is omitted.
【００１９】サーマルビア７の形状は、図２（ａ）に示
すように、柱状のものが一般的である。これに対して、
図２（ｂ）に示すように、サーマルビア８ａ，８ｂがパ
ッド６ａ及び熱伝導層７と当接する部分（サーマルビア
８ａ，８ｂの両端部）を他の部分よりも太く形成しても
良い。The shape of the thermal via 7 is generally columnar, as shown in FIG. On the contrary,
As shown in FIG. 2B, the portions where the thermal vias 8a and 8b contact the pads 6a and the heat conduction layer 7 (both ends of the thermal vias 8a and 8b) may be formed thicker than other portions.
【００２０】このような構成によれば、パッド６ａ及び
熱伝導層７とサーマルビア８ａ，８ｂとの接触面積が拡
大されるため、半導体素子１の面内を伝導する熱の一部
をより効率よく吸収し、熱伝導層７に輸送することが可
能となる。According to this structure, the contact area between the thermal vias 8a and 8b and the pad 6a and the heat conducting layer 7 is enlarged, so that a part of the heat conducted in the plane of the semiconductor element 1 can be more efficiently used. It is well absorbed and can be transported to the heat conductive layer 7.
【００２１】なお、サーマルビアの形状は、図２
（ａ），（ｂ）に示した場合に限られず、同等の機能を
有するものであれば、どのような形状であっても良い。
また、図２（ｂ）に示すように、サーマルビアの両端部
を太くせずに、発熱する半導体素子１が接続されるパッ
ド６ａ側の端部のみを太くした形状にしても良い。The shape of the thermal via is shown in FIG.
The shape is not limited to the cases shown in (a) and (b), and may have any shape as long as it has an equivalent function.
Alternatively, as shown in FIG. 2B, the thermal vias may have a shape in which only the ends on the side of the pad 6a to which the semiconductor element 1 that generates heat is connected are thickened without thickening the both ends.
【００２２】再び、図１に戻って説明を続ける。基板２
の表面には、半導体素子１等が接続されていないパッド
６ｂが複数個接続されていることがある。このような場
合、これらのパッド６ｂと熱伝導層７とをサーマルビア
８により接続することにより、熱伝導層７内の熱をパッ
ド６ｂを通じて外部雰囲気に放出する役割をさせること
ができる。また、この放熱をより効率よく行わせるため
に、パッド６ｂに図示したような放熱フィン９等の放熱
促進手段を接続しても良い。なお、この放熱フィン９の
形状は本実施例のものに限られず、放熱促進手段として
の機能を有するものであればどのようなものでも良い。Returning to FIG. 1 again, the description will be continued. Board 2
A plurality of pads 6b to which the semiconductor element 1 and the like are not connected may be connected to the surface of the. In such a case, by connecting these pads 6b and the heat conduction layer 7 with the thermal vias 8, the heat in the heat conduction layer 7 can be released to the outside atmosphere through the pad 6b. Further, in order to perform this heat dissipation more efficiently, a heat dissipation promoting means such as the heat dissipation fin 9 as shown in the figure may be connected to the pad 6b. The shape of the radiation fin 9 is not limited to that of this embodiment, and any shape may be used as long as it has a function as a heat radiation promoting means.
【００２３】このような構成によれば、基板２がガラス
エポキシ等の熱伝導性の低い材料により構成されている
場合でも、基板２内部の熱伝導層７内の熱を外部雰囲気
に効率よく輸送することが可能であり、熱伝導層７と外
部雰囲気との間の熱的な接続を良好にすることができ
る。According to this structure, even if the substrate 2 is made of a material having low heat conductivity such as glass epoxy, the heat in the heat conductive layer 7 inside the substrate 2 can be efficiently transported to the outside atmosphere. It is possible to improve the thermal connection between the heat conducting layer 7 and the external atmosphere.
【００２４】以上説明したような基板２によれば、基板
２内部の熱伝導層７と半導体素子１及び外部雰囲気との
熱的な接続を良好にすることが可能となる。その結果、
熱伝導層７の有効な利用により、基板２における実効的
な放熱面積の拡大が可能となり、半導体素子１の十分な
冷却が実現できる。さらに、基板２の熱伝導特性が向上
することによる付帯的な効果として、ソルダリングにリ
フロー加熱を行う際の基板２内部の温度分布が小さくな
ることから、ソルダリング不良を減少させることが可能
となる。According to the substrate 2 as described above, the thermal connection between the heat conducting layer 7 inside the substrate 2 and the semiconductor element 1 and the external atmosphere can be improved. as a result,
The effective use of the heat conduction layer 7 enables the effective heat dissipation area of the substrate 2 to be expanded and the semiconductor element 1 to be sufficiently cooled. Further, as an additional effect of improving the heat conduction characteristics of the substrate 2, the temperature distribution inside the substrate 2 at the time of performing reflow heating for soldering becomes small, so that it is possible to reduce soldering defects. Become.
【００２５】図３は、本発明に係る基板の他の実施例を
示した部分断面図である。ここで、図１に示した部分と
同一部分に関しては、同一番号を付すことにより、重複
説明を省略することとする。FIG. 3 is a partial sectional view showing another embodiment of the substrate according to the present invention. Here, parts that are the same as the parts shown in FIG. 1 are given the same numbers, and duplicate explanations are omitted.
【００２６】本実施例においては、サーマルビア８を介
して、半導体素子１が接続されたパッド６ａに接続され
ている熱伝導層７の表面と対向する同熱伝導層７の表面
に、冷却用流路１０が設けられている。この冷却用流路
１０に、空気、水、フロン、フロロカーボン等の冷媒を
流すことにより、半導体素子１で発生した熱をより効果
的に除去することが可能となる。これにより、高発熱の
半導体素子１であっても、十分な冷却を行うことができ
る。In this embodiment, the surface of the heat conducting layer 7 opposite to the surface of the heat conducting layer 7 connected to the pad 6a to which the semiconductor element 1 is connected via the thermal via 8 is used for cooling. A flow channel 10 is provided. By flowing a coolant such as air, water, chlorofluorocarbon, or fluorocarbon through the cooling flow path 10, it becomes possible to more effectively remove the heat generated in the semiconductor element 1. As a result, sufficient cooling can be performed even with the semiconductor element 1 having a high heat generation.
【００２７】なお、本実施例で示した冷却用流路１０
は、熱伝導層７の内部に設けても同様の効果がえられ
る。また、冷却用流路１０の形状は、本実施例のものに
限られず、種々変形が可能である。The cooling channel 10 shown in this embodiment is used.
The same effect can be obtained by providing the inside of the heat conductive layer 7. Further, the shape of the cooling flow path 10 is not limited to that of this embodiment, and various modifications are possible.
【００２８】以上説明した本発明に係る基板において
は、上記した放熱フィン等の放熱促進手段や冷却用流路
を任意に選択して用いることができ、性能や用途に応じ
て種々の冷却手段を有する基板とすることができる。In the substrate according to the present invention described above, it is possible to arbitrarily select and use the heat dissipation promoting means such as the heat dissipating fins and the cooling flow path described above, and various cooling means can be used depending on the performance and the application. The substrate can have.
【００２９】[0029]
【発明の効果】以上説明したように、本発明によれば、
基板内部の熱伝導層と、表面実装された半導体素子等及
び外部雰囲気との熱的な接続を良好にすることが可能
で、基板による実効的な放熱面積を拡大することによ
り、表面実装された半導体素子等の十分な冷却を実現で
きる基板を提供することができる。As described above, according to the present invention,
It is possible to improve the thermal connection between the heat conductive layer inside the board and the surface mounted semiconductor elements and the external atmosphere, and by expanding the effective heat dissipation area by the board, the surface mounted It is possible to provide a substrate that can realize sufficient cooling of semiconductor elements and the like.
【図１】本発明に係る基板の一実施例を示す部分断面
図。FIG. 1 is a partial sectional view showing an embodiment of a substrate according to the present invention.
【図２】サーマルビアの部分を拡大して示した部分断面
図FIG. 2 is a partial cross-sectional view showing an enlarged part of a thermal via.
【図３】本発明に係る基板の他の実施例を示す部分断面
図。FIG. 3 is a partial cross-sectional view showing another embodiment of the substrate according to the present invention.
【図４】従来の基板を示す部分断面図。FIG. 4 is a partial cross-sectional view showing a conventional substrate.
１ 半導体素子 ２ 基板 ３ リード ４，６ａ，６ｂ パッド ５ 結合材 ７ 熱伝導層 ８ サーマルビア ９ 放熱フィン １０ 冷却用流路 1 Semiconductor Element 2 Substrate 3 Lead 4, 6a, 6b Pad 5 Bonding Material 7 Thermal Conductive Layer 8 Thermal Via 9 Radiating Fin 10 Cooling Channel
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩崎 秀夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝総合研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hideo Iwasaki No. 1 Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Stock company Toshiba Research Institute
Claims (5)
を有する基板において、この基板の表面に露出したパッ
ドと、このパッドと前記熱伝導層とを接続するサーマル
ビアとを具備することを特徴とする基板。1. A substrate having a heat conducting layer formed of a good heat conducting material therein, comprising a pad exposed on the surface of the substrate and a thermal via connecting the pad and the heat conducting layer. A substrate characterized in that.
電気伝導性のある材料で構成され、電源あるいは電気信
号の伝播に用いられることを特徴とする請求項１記載の
基板。2. The substrate according to claim 1, wherein the heat conductive layer and the thermal via are made of an electrically conductive material and are used for power supply or electric signal propagation.
の両端部のうち少なくとも一方の端部が他の部分よりも
太く形成されていることを特徴とする請求項１記載の基
板。3. The substrate according to claim 1, wherein at least one end of both ends of the thermal via in the thickness direction of the substrate is formed thicker than the other part.
を流すための流路が設けられていることを特徴とする請
求項１記載の基板。4. The substrate according to claim 1, wherein a channel for flowing a fluid is provided on the surface or inside of the heat conducting layer.
うちの少なくともひとつに放熱促進手段が接続されてい
ることを特徴とする請求項１記載の基板。5. The substrate according to claim 1, wherein a plurality of the pads are provided, and a heat dissipation promoting means is connected to at least one of the pads.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22978592A JP3193142B2 (en) | 1992-08-28 | 1992-08-28 | Board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22978592A JP3193142B2 (en) | 1992-08-28 | 1992-08-28 | Board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677347A true JPH0677347A (en) | 1994-03-18 |
| JP3193142B2 JP3193142B2 (en) | 2001-07-30 |
Family
ID=16897640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22978592A Expired - Fee Related JP3193142B2 (en) | 1992-08-28 | 1992-08-28 | Board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3193142B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098287A (en) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | Cooler for circuit board module and portable electronic equipment having the cooler |
| WO2001026152A1 (en) * | 1999-09-30 | 2001-04-12 | Hitachi, Ltd. | Semiconductor device |
| JP2007027570A (en) * | 2005-07-20 | 2007-02-01 | Murata Mfg Co Ltd | Ceramic multilayer board, its manufacturing method, and power semiconductor module |
| US7211899B2 (en) | 2002-01-18 | 2007-05-01 | Fujitsu Limited | Circuit substrate and method for fabricating the same |
| JP4669392B2 (en) * | 2003-01-28 | 2011-04-13 | 日本シイエムケイ株式会社 | Metal core multilayer printed wiring board |
| JP2013254869A (en) * | 2012-06-07 | 2013-12-19 | Canon Inc | Electronic apparatus |
-
1992
- 1992-08-28 JP JP22978592A patent/JP3193142B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1098287A (en) * | 1996-09-19 | 1998-04-14 | Toshiba Corp | Cooler for circuit board module and portable electronic equipment having the cooler |
| WO2001026152A1 (en) * | 1999-09-30 | 2001-04-12 | Hitachi, Ltd. | Semiconductor device |
| JP2001102483A (en) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | Semiconductor device |
| US7211899B2 (en) | 2002-01-18 | 2007-05-01 | Fujitsu Limited | Circuit substrate and method for fabricating the same |
| US7678695B2 (en) | 2002-01-18 | 2010-03-16 | Fujitsu Limited | Circuit substrate and method for fabricating the same |
| JP4669392B2 (en) * | 2003-01-28 | 2011-04-13 | 日本シイエムケイ株式会社 | Metal core multilayer printed wiring board |
| JP2007027570A (en) * | 2005-07-20 | 2007-02-01 | Murata Mfg Co Ltd | Ceramic multilayer board, its manufacturing method, and power semiconductor module |
| JP4710460B2 (en) * | 2005-07-20 | 2011-06-29 | 株式会社村田製作所 | Ceramic multilayer substrate, manufacturing method thereof, and power semiconductor module |
| JP2013254869A (en) * | 2012-06-07 | 2013-12-19 | Canon Inc | Electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3193142B2 (en) | 2001-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151777A (en) | Interface device for thermally coupling an integrated circuit to a heat sink | |
| JPH06252285A (en) | Circuit board | |
| JP2004022914A (en) | Insulated circuit board, cooling structure therefor, power semiconductor device, and cooling structure therefor | |
| JP2928236B1 (en) | Heat dissipating member for heating element | |
| JP2002299495A (en) | Semiconductor circuit board | |
| JP2002289750A (en) | Multi-chip module and its radiation structure | |
| JP2001217363A (en) | Semiconductor device and its heat sink | |
| JP3193142B2 (en) | Board | |
| JP2000156439A (en) | Power semiconductor module | |
| JP2003060140A (en) | Heat sink and heat radiation device | |
| JPH05259669A (en) | Heat radiating structure of printed wiring board | |
| JPH07321471A (en) | Multilayer board | |
| JPH0263146A (en) | Radiating structure of heat-generating component mounted on printed-circuit board | |
| JPH10125831A (en) | Heat sink radiation fin | |
| JPS58165348A (en) | Wiring board of semiconductor device | |
| JP4460791B2 (en) | Heat sink for semiconductor devices | |
| JP2006135202A (en) | Heat radiating structure for electronic appliance | |
| JPH1065072A (en) | Heat radiating electrode structure | |
| JP2521624Y2 (en) | Semiconductor device | |
| JPS6315430A (en) | Manufacture of semiconductor device | |
| JP3321008B2 (en) | Power semiconductor device | |
| JPS6050948A (en) | Heat sink unit of electronic circuit | |
| JPH03212961A (en) | Semiconductor chip carrier | |
| JPH0831992A (en) | Semiconductor device using peltier element as its heat dissipating device | |
| JP2002043480A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |