JPH067648B2

JPH067648B2 - スイツチング駆動回路

Info

Publication number: JPH067648B2
Application number: JP60145077A
Authority: JP
Inventors: 良彦渡辺; 章波江野; 芳郎青柳; 俊之木村; 功松本
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1985-07-02
Filing date: 1985-07-02
Publication date: 1994-01-26
Anticipated expiration: 2009-01-26
Also published as: JPS626528A

Description

【発明の詳細な説明】技術分野本発明は、スイッチング駆動回路に関し、特に所定のパ
ルス信号に基づいて負荷をスイッチング駆動する駆動回
路に関する。

背景技術モータ等の負荷を駆動する１方式として、双方向スイッ
チング駆動方式が知られている。当該駆動方式は、損失
が少なくかつ消費電力を低減できるという優れた特徴を
有しており、特にバッテリを電源とする車載用機器や携
帯用機器におけるモータ等の負荷の駆動に有効である。

かかるスイッチング駆動回路においては、例えば第１３
図に示すように、互いにコレクタが共通接続されたＰＮ
Ｐ形トランジスタＱ₂₀とＮＰＮ形トランジスタＱ₂₁及び
ＰＮＰ形トランジスタＱ₂₂とＮＰＮ形トランジスタＱ₂₃
が設けられ、これらコレクタ共通接続点間にモータＭが
接続されており、トランジスタＱ₂₀，Ｑ₂₃の各ベースに
それぞれ負及び正のパルス信号を印加することにより、
モータＭには図に実線の矢印方向の駆動電流が流れ、モ
ータＭを正方向に駆動でき、又トランジスタＱ₂₂，Ｑ₂₁
の各ベースにそれぞれ負及び正のパルス信号を印加する
ことにより、モータＭには図に破線の矢印方向の駆動電
流が流れ、モータＭを逆方向に駆動できるのである。

ところで、トランジスタは一般に、第６図に示す如く、
ベース・エミッタ間の容量Ｃ_ｏに起因するｔ_ｏｆｆなる
ディレー時間を有し、駆動パルスの消滅後に瞬時にＯＦ
Ｆ状態になり得ない特性を有している。これにより、ス
イッチング駆動回路において、駆動方向の反転時に上記
ディレー時間ｔ_ｏｆｆ内に逆方向駆動パルスが発生した
場合、一時的にトランジスタＱ₂₀とＱ₂₁又はトランジス
タＱ₂₂とＱ₂₃が同時にＯＮ状態になり、これらトランジ
スタに大電流が流れることによってトランジスタが破壊
に至る場合がある。

発明の概要本発明は、上述した点に鑑みてなされたもので、ｔ
_ｏｆｆなるディレー時間に起因するパワードライブ段の
トランジスタの同時ＯＮを確実に防止し得るスイッチン
グ駆動回路を提供することを目的とする。

本発明によるスイッチング駆動回路は、駆動信号の信号
レベルに応じて第１のパルス信号もしくは第２のパルス
信号を発生するパルス発生手段と、前記駆動信号の信号
レベルが所定レベルを越えているか否かを判別し判別信
号を出力する判別手段とを備え、前記判別信号を遅延し
た信号を第１のゲート信号として出力すると共に前記第
１のゲート信号の位相を反転させた信号を第２のゲート
信号として出力する遅延手段と、前記第１のゲート信号
が供給されている間のみ前記第１のパルス信号の出力を
通過せしめる第１のゲート手段と、前記第２のゲート信
号が供給されている間のみ前記第２のパルス信号の出力
を通過せしめる第２のゲート手段と、前記第１のゲート
手段の出力に応答して前記負荷に正方向の駆動電流を供
給する第１のトランジスタと、前記第２のゲート手段の
出力に応答して前記負荷に逆方向の駆動電流を供給する
第２のトランジスタと、前記第１のゲート手段の出力の
消滅時に前記第１のトランジスタのベース・エミッタ間
を短絡する第３のトランジスタと、前記第２のゲート手
段の出力の消滅時に前記第２のトランジスタのベース・
エミッタ間を短絡する第４のトランジスタとを設けた構
成となっている。

実施例以下、本発明の実施例を図に基づいて詳細に説明する。

第１図において、第１の定電流源１は、トランジスタＱ
_１，Ｑ_２及び抵抗Ｒ_１，Ｒ_２からなる電流ミラー回路に
よって構成されている。この第１の定電流源１と直列接
続された第２の定電流源２は、互いに並列接続されたト
ランジスタＱ_３，Ｑ_４と、これらトランジスタＱ_３，Ｑ
_４と抵抗Ｒ_３を介してベースが共通接続されたトランジ
スタＱ_５及び各トランジスタのエミッタ抵抗Ｒ_４，Ｒ_５
からなる電流ミラー回路によって構成されており、第１
の定電流源１の定電流値Ｉ_ｏの２倍の電流値２Ｉ_ｏを吸
い込むようになっている。第１及び第２の定電流源１，
２の共通接続点、即ちトランジスタＱ_２及びトランジス
タＱ_３，Ｑ_４のコレクタ共通接続点と基準電位点である
アースとの間には、蓄電手段であるコンデンサＣ_１が接
続されている。

コンデンサＣ_１の両端電圧は、コンパレータＣＯＭ
Ｐ_１，ＣＯＭＰ_２からなり当該電圧レベルを監視する比
較回路３の比較入力、即ちコンパレータＣＯＭＰ_１の反
転入力及びＣＯＭＰ_２の非反転入力となる。比較回路３
の上限及び下限の比較基準レベルＶ_Ｕ及びＶ_Ｌは、互い
に直列接続された４つの抵抗Ｒ_５〜Ｒ_８による基準電源
電圧Ｖrefの分圧によって設定されている。抵抗Ｒ_５〜
Ｒ_８は更に、基準電源電圧Ｖrefを略１／２に分圧し、
電圧ホロア回路構成のオペアンプＯＰ_１を介して１／２
Ｖrefとする。比較回路３の２つの比較出力、即ちコン
パレータＣＯＭＰ_１，ＣＯＭＰ_２の各出力はＲＳ−フリ
ップフロップ４のセット（Ｓ）及びリセット（Ｒ）入力
となる。フリップフロップ（以下単にＦＦの記す）４の
出力は、トランジスタＱ_６及び抵抗Ｒ_９，Ｒ₁₀からな
り第２の定電流源２の活性化・非活性化の制御をなす制
御回路５に供給される。この制御回路５は、トランジス
タＱ_６がＦＦ４の出力に応答してオン状態となってト
ランジスタＱ_３，Ｑ_４をオフ状態とすることにより、第
２の定電流源２を非活性化状態とする。

第２の定電流源２におけるエミッタ抵抗Ｒ_５の両端電圧
は電圧ホロア回路構成のオペアンプＯＰ_２の反転入力と
なっている。オペアンプＯＰ_２は抵抗Ｒ₁₁，Ｒ₁₂による
基準電源電圧Ｖrefの分圧によって比較基準レベルが設
定されており、その比較出力によって第１及び第２の定
電流源１，２の定電流値を設定する電流値設定回路６を
構成している。

コンデンサＣ_１の両端電圧は電圧ホロア回路構成のオペ
アンプＯＰ_３を介して第１相の三角波信号φａになると
共に、オペアンプＯＰ_４及び抵抗Ｒ₁₃，Ｒ₁₄からなるイ
ンバータ７で位相反転されて第１相の三角波信号φａと
は逆相の第２相の三角波信号φｂとなる。これら三角波
信号φａ，φｂには、１／２Ｖrefの直流バイアスが与
えられる。

以上により、ピーク値がほぼ等しく互いに逆相の２相の
三角波信号φａ，φｂを発生する三角波生成回路８が構
成されている。かかる三角波生成回路８では、定電流源
Ｉ_ｏなる第１の定電流源１と定電流値２Ｉ_ｏなる第２の
定電流源２とを設け、第２の定電流源２のオン／オフ制
御によってコンデンサＣ_１を定電流にて充放電すること
により、三角波を生成する構成となっているので、当該
回路８をＩＣ（集積回路）化する場合には、コンデンサ
Ｃ_１用として端子ピンが１個（第１図における端子８
ａ）で済むという利点がある。

２相の三角波信号φａ，φｂはコンパレータＣＯＭ
Ｐ_３，ＣＯＭＰ_４からなる比較回路９の上限及び下限の
比較基準入力、即ちコンパレータＣＯＭＰ_３，ＣＯＭＰ
_４の各反転入力となる。比較回路９の比較入力、即ちコ
ンパレータＣＯＭＰ_３，ＣＯＭＰ_４の各非反転入力とし
て負荷である例えばモータＭの駆動信号が抵抗Ｒ₁₅を介
して供給される。コンパレータＣＯＭＰ_３，ＣＯＭＰ_４
の各非反転入力端には抵抗Ｒ₁₆（Ｒ₁₅＝Ｒ₁₆）を介して
基準電源電圧Ｖrefが印加されており、抵抗Ｒ₁₅，Ｒ₁₆
の各抵抗値が等しく設定されていることで、駆動信号は
ウィンドコンパレータ９の比較入力となる時点で１／２
Ｖrefにバイアスされることになる。すなわち、駆動信
号の信号基準レベルが１／２Ｖrefとなる。

これにより、三角波生成回路８の回路基準レベル、即ち
比較回路３の比較基準レベルと駆動信号の直流バイアス
レベル（信号基準レベル）とが共に同一の基準電源電圧
Ｖrefの抵抗分圧によって設定されることになる。従っ
て、電源電圧の変動があっても２相の三角波信号φａ，
φｂの駆動信号との相対的な信号レベルが常に一定に保
たれることになるので、電源電圧の変動に拘らず常に安
定した回路動作が行わなわれることになる。

コンパレータＣＯＭＰ_３の比較出力はＡＮＤゲート１０
及びＮＯＲゲート１１の各一１入力となり、コンパレー
タＣＯＭＰ_４の比較出力はＡＮＤゲート１０及びＮＯＲ
ゲート１１の各他入力となる。これにより、ＡＮＤゲー
ト１０及びＮＯＲゲート１１の各出力端には、モータＭ
の駆動方向に対応した第１及び第２のパルス信号が導出
されることになる。

先述した駆動信号は抵抗Ｒ₁₅を介してコンパレータＣＯ
ＭＰ_５の非反転入力ともなっている。コンパレータＣＯ
ＭＰ_５は１／２Ｖrefを反転入力とすることで、駆動信
号の信号基準レベルに対する極性を判別する極性判別手
段を構成している。コンパレータＣＯＭＰ_５の判別出力
はＤ−ＦＦ１２のデータ（Ｄ）入力となる。Ｄ−ＦＦ１
２は三角波生成回路８におけるＲＳ−ＦＦ４のＱ出力を
トリガ（Ｔ）入力とし、そのＱ，出力はＡＮＤゲート
１３，１４の各一入力となる。ＡＮＤゲート１３，１４
はＡＮＤゲート１０及びＮＯＲゲート１１の各出力、即
ち第１及び第２のパルス信号をそれぞれ他入力としてお
り、Ｄ−ＦＦ１２のＱ，出力に基づいて第１及び第２
のパルス信号のうちのいずれか一方のみ出力するゲート
手段を構成している。

ＡＮＤゲート１３，１４の各出力パルスは、後述するモ
ータドライブ回路１８における逆起電力吸収用ダイオー
ドＤ_１，Ｄ_２の逆起電力によるエネルギー損失分を補償
する補償回路１５，１６に供給される。補償回路１５に
おいて、ＡＮＤゲート１３の出力パルスが抵抗Ｒ₁₇を介
してトランジスタＱ_７のベース入力となり、このトラン
ジスタＱ_７はコンデンサＣ_２と並列接続されている。コ
ンデンサＣ_２はトランジスタＱ_７のオン時に両端が短絡
されて充電電荷が瞬時に放電され、トランジスタＱ_７が
オフになった時点、即ちＡＮＤゲート１３の出力パルス
が消滅した時点から定電流源Ｉａによって充電が開始さ
れる。コンデンサＣ_２の両端電圧はコンパレータＣＯＭ
Ｐ_６の反転入力となる。コンパレータＣＯＭＰ_６は基準
電圧Ｅ_ｏを非反転入力とし、コンデンサＣ_２の両端電圧
が基準電圧Ｅ_ｏより低いとき高レベルのパルス信号を発
生する。その結果、補償回路１５からはＡＮＤゲート１
３の出力パルスに対し、ほぼ一定のパルス幅のパルスが
追加されたパルス信号が出力されることになる。

補償回路１６も補償回路１５と同様に、抵抗Ｒ₁₈、トラ
ンジスタＱ_８、コンデンサＣ_３、定電流源Ｉｂ及びコン
パレータＣＯＭＰ_７によって構成されており、その動作
も補償回路１５と全く同じである。

補償回路１５，１６の各出力パルスは、プリドライブ回
路１７を介してモータドライブ回路１８に供給される。
モータドライブ回路１８において、モータＭはＰＮＰ形
トランジスタＱ_９とＮＰＮ形トランジスタＱ₁₀及びＰＮ
Ｐ形トランジスタＱ₁₁とＮＰＮ形トランジスタＱ₁₂の各
コレクタ共通接続点間に接続されている。トランジスタ
Ｑ_９，Ｑ₁₀，Ｑ₁₁，Ｑ₁₂はパワートランジスタである。
トランジスタＱ_９，Ｑ₁₁の各エミッタは直接電源Ｖ_ccに
接続され、各ベースはそれぞれ抵抗Ｒ₁₉，Ｒ₂₀を介して
電源Ｖ_ccに接続されている。一方、トランジスタＱ₁₀，
Ｑ₁₂各エミッタは共に接地され、各ベースはそれぞれ抵
抗Ｒ₂₁，Ｒ₂₂を介して接地されると共にツェナーダイオ
ードＺＤ_１，ＺＤ_２を介して各コレクタに接続されてい
る。モータＭの両端は逆起電力吸収用ダイオードＤ_１，
Ｄ_２を介して電源Ｖ_ccに接続されている。

プリドライブ回路１７において、補償回路１５から供給
されるパルス信号は抵抗Ｒ₂₃，Ｒ₂₄及びトランジスタＱ
₁₃からなるプリドライブ段を介してパワートランジスタ
Ｑ_９を駆動すると共に、インバータ１９で反転された後
抵抗Ｒ₂₅〜Ｒ₂₇及びトランジスタＱ₁₄からなるプリドラ
イブ段を介してパワートランジスタＱ₁₂を駆動する。こ
れにより、モータＭには図に実線で示す矢印方向の電流
が流れ、モータＭは正方向に回転駆動されることにな
る。また、補償回路１５からのパルス信号はインバータ
２０を介してトランジスタＱ₁₅にも供給され、モータＭ
の正方向駆動の停止時に当該トランジスタＱ₁₅をオンせ
しめる。これにより、パワートランジスタＱ₁₂のベース
・エミッタ間がトランジスタＱ₁₅によって短絡されるの
で、パワートランジスタＱ₁₂は瞬時にオフ状態となる。
このトランジスタＱ₁₅を設けた理由については、後で詳
細に説明する。トランジスタＱ₁₅のベースは抵抗Ｒ₂₈を
介して電源Ｖ_ccに供給されている。

一方、補償回路１６から供給されるパルス信号は抵抗Ｒ
₂₉，Ｒ₃₀及びトランジスタＱ₁₆からなるプリドライブ段
を介してパワートランジスタＱ₁₁を駆動すると共に、イ
ンバータ２１で反転された後抵抗Ｒ₃₁〜Ｒ₃₃及びトラン
ジスタＱ₁₇からなるプリドライブ段を介してパワートラ
ンジスタＱ₁₀を駆動する。これにより、モータＭには図
に破線で示す矢印方向の電流が流れ、モータＭは逆方向
に回転駆動されることになる。また、補償回路１６から
の定電流源はインバータ２２を介してトランジスタＱ₁₈
にも供給され、モータＭの逆方向駆動の停止時に当該ト
ランジスタＱ₁₈をオンせしめる。これにより、パワート
ランジスタＱ₁₀のベース・エミッタ間がトランジスタＱ
₁₈によって短絡されるので、パワートランジスタＱ₁₀は
瞬時にオフ状態となる。トランジスタＱ₁₈のベースは抵
抗Ｒ₃₄を介して電源Ｖ_ccに接続されている。

次に、本発明によるＰＷＭ駆動回路の回路動作について
説明する。

まず、三角波生成回路８の回路動作を第２図の波形図を
参照しつつ説明する。三角波生成回路８において、第２
の定電流源２が非活性化状態にあるとき、即ちトランジ
スタＱ_６のオンによりトランジスタＱ_３，Ｑ_４がオフ状
態にあるとき、コンデンサＣ_１は第１の定電流源１から
供給される定電流により、第２図（ａ）に示すように、
一定の傾斜角をもって充電される。コンデンサＣ_１の両
端電圧が比較回路３の上限基準レベルＶ_Ｕに達するとコ
ンパレータＣＯＭＰ_１が低レベルのパルス（ｂ）を発生
し、このパルス（ｂ）に応答してＲＳ−ＦＦ４の出力
（ｄ）が低レベルに遷移する。これにより、トランジス
タＱ_６がオフ状態となるので、第２の定電流源２が活性
化状態、即ちトランジスタＱ_３，Ｑ_４がオン状態とな
り、第１の定電流源１の定電流の２倍の電流の吸い込み
を行なう。

その結果、それまで充電状態にあったコンデンサＣ_１は
放電状態に移行し、第２図（ａ）に示すように、充電時
と同じ傾斜角をもって放電が行なわれる。続いて、コン
デンサＣ_１の両端電圧が比較回路３の下限基準レベルＶ
_Ｌに達するとコンパレータＣＯＭＰ_２が低レベルのパル
ス（ｃ）を発生し、このパルス（ｃ）に応答してＲＳ−
ＦＦ４の出力（ｄ）が高レベルに遷移する。これによ
り、トランジスタＱ_６がオン状態となり、第２の定電流
源２が非活性化状態となるので、再びコンデンサＣ_１は
第１の定電流源１から供給される定電流により一定の傾
斜角をもって充電されることになる。

このように、第１及び第２の定電流源１，２による定電
流にてコンデンサＣ_１の充放電動作が繰り返されること
により、コンデンサＣ_１の両端電圧は、第２図（ａ）に
実線で示す如く三角波状に変化し、オペアンプＯＰ_３を
介して第１相の三角波信号φａとして出力され、又イン
バータ７で位相反転されることにより、第２図（ａ）に
破線で示す如く第１相の三角波信号φａとピーク値が等
しくかつ逆相の第２相の三角波信号φｂとして出力され
ることになる。この２相の三角波信号φａ，φｂは比較
回路９の基準入力となる。

比較回路９の比較入力としては、１／２Ｖrefの信号基
準レベルを有するモータＭの駆動信号が供給される。こ
こで、モータＭが例えばコンパクトディスクを回転駆動
するスピンドルモータである場合には、ディスクからの
再生同期信号と基準同期信号との比較によって得られる
エラー信号が上記駆動信号となり、このエラー信号に基
づいてスピンドルモータの駆動制御が行なわれることに
なる。これがいわゆるスピンドルサーボである。

第３図において、２相の三角波信号φａ，φｂのクロス
点が１／２Ｖrefレベルとなっており、この１／２Ｖref
レベルに対して駆動信号の信号レベルが高い場合及び低
い場合のＰＷＭ動作について以下に説明する。

比較回路９において、まず、駆動信号の信号レベルが図
（ａ）に一点鎖線で示す如く１／２Ｖrefレベルより高
い場合には、コンパレータＣＯＭＰ_３の出力（ｂ）は駆
動信号の信号レベルに対して第１相の三角波信号φａの
信号レベルが低くなった時点ｔ_１で低レベルから高レベ
ルに遷移し、三角波信号φａの信号レベルが駆動信号の
信号レベルを越える時点ｔ_４まで高レベルを維持する。
また、コンパレータＣＯＭＰ_４の出力（ｃ）は、第２相
の三角波信号φｂの信号レベルが駆動信号の信号レベル
を越えた時点ｔ_２で高レベルから低レベルに遷移し、駆
動信号の信号レベルより低くなった時点ｔ_３で再び高レ
ベルに遷移する。

一方、駆動信号の信号レベルが図（ａ）に二点鎖線で示
す如く１／２Ｖrefレベルより低くかつ例えば上記の場
合と同一の絶対値レベルを有する場合には、コンパレー
タＣＯＭＰ_３の出力（ｄ）は第１相の三角波信号φａの
信号レベルが駆動信号の信号レベルを越えた時点ｔ_２で
低レベルから高レベルに遷移し、三角波信号φａの信号
レベルが駆動信号の信号レベルを越える時点ｔ_３まで高
レベルを維持する。また、コンパレータＣＯＭＰ_４の出
力（ｅ）は、第２相の三角波信号φｂの信号レベルが駆
動信号の信号レベルを越えた時点ｔ_１で高レベルから低
レベルに遷移し、駆動信号の信号レベルより低くなった
時点ｔ_４で再び高レベルに遷移する。

コンパレータＣＯＭＰ_３，ＣＯＭＰ_４の各出力はＡＮＤ
ゲート１０及びＮＯＲゲート１１の２入力となってお
り、ＡＮＤゲート１０は２入力が共に高レベルのとき、
即ち駆動信号の信号レベルが１／２Ｖrefレベルより高
いとき高レベルのパルス（ｆ）を出力し、ＮＯＲゲート
１１は２入力が共に低レベルのとき、即ち駆動信号の信
号レベルが１／２Ｖrefレベルより低いとき高レベルの
パルス（ｇ）を出力する。従って、ＡＮＤゲート１０及
びＮＯＲゲート１１はモータＭの駆動方向に対応したパ
ルス信号（ｆ），（ｇ）を出力することになる。なお、
ここでは駆動信号の信号レベルが一定の場合について説
明したので、パルス信号（ｆ），（ｇ）のパルス幅が一
定となっているが、このパルス幅が駆動信号の信号レベ
ルに応じて変化することは容易に理解できる。

このように、ピーク値が等しくかつ互いに逆相の２相の
三角波信号φａ，φｂを生成し、この２相の三角波信号
φａ，φｂの直線部分を用いてＰＷＭ動作を行なうこと
により、たとえば三角波の先端部分にリンギングがのっ
たり、いわゆるなまりが生じていても、駆動信号の信号
レベルが小なるときのリニアリティの悪化は全くないの
である。

ここで、基準電源電圧Ｖrefが変動した場合、ＰＷＭに
よって生成されるパルス信号のパルス幅が変化し、この
パルス信号による駆動電力が電源電圧の変動に応じて変
化してしまうことになる。すなわち、第４図（Ａ）に示
すように、駆動信号がある信号レベルのときのパルス信
号のパルス幅をＴ_Ｏとすると、こんパルス信号による駆
動電力は、そのパルス幅Ｔ_Ｏとドライブ電圧Ｖ_Ｄ（基準
電源電圧Ｖref）の積で定義されるので、電源電圧の変
動によりドライブ電圧Ｖ_Ｄが例えば１／２になった場
合、駆動電力も斜線で示す如く１／２になってしまうこ
とになる。

ところが、三角波生成回路８においては、第１及び第２
の定電流源１，２の定電流値を設定する電流値設定回路
６の比較基準レベルが抵抗Ｒ₁₁，Ｒ₁₂による基準電源電
圧Ｖrefの分圧によって設定されており、当該基準レベ
ルも電源電圧の変動に応じて変動することになるので、
電流値設定回路６は電源電圧の変動に応じて第１及び第
２の定電流源１，２の定電流値を制御できることにな
る。その結果、第４図（Ｂ）に示すように、三角波の傾
斜角が変化することになる。一方、比較回路３の上限及
び下限の比較基準レベルＶ_Ｕ，Ｖ_Ｌも抵抗Ｒ_５〜Ｒ_８に
よる基準電源電圧Ｖrefの分圧によって設定されている
ので、基準電源電圧Ｖrefが１／２になれば、上限及び
下限の比較基準レベルＶ_Ｕ，Ｖ_Ｌも１／２になり、その
結果三角波のピーク値Ｖ_Ｐが第４図（Ｂ）に示す如く電
源変動前の１／２になる。従って、三角波の繰返し周期
が電源変動前と変動後で同じになるように三角波の傾斜
角を設定することにより、変動前の２倍（２Ｔ_Ｏ）のパ
ルス幅を有するパルス信号が生成されることになるの
で、ドライブ電圧Ｖ_Ｄが１／２になってもパルス信号に
よる駆動電力は電源変動前と同じになる。

すなわち、三角波生成回路８においては、三角波のピー
ク値及び傾斜角を電源電圧の変動に応じて制御すること
により、パルス信号による駆動電力を基準電源電圧Ｖre
fの変動に拘らず常に一定にできるのである。なお、三
角波の傾斜角は第１及び第２の定電流源１，２の定電流
値及びコンデンサＣ_１の容量によって決定される。

再び第１図において、今、駆動信号の信号レベルが第５
図（ａ）に一点鎖線で示す如く変化したとすると、その
駆動信号の極性及び信号レベルに応じたパルス幅の２つ
のパルス信号（ｂ），（ｃ）がＡＮＤゲート１０及びＮ
ＯＲゲート１１から出力され、それぞれＡＮＤゲート１
３，１４の各一入力となる。駆動信号はコンパレータＣ
ＯＭＰ_５の比較入力ともなって、信号基準レベル１／２
Ｖrefに対する極性が判別される。このコンパレータＣ
ＯＭＰ_５の比較出力（ｄ）をデータ入力とするＤ−ＦＦ
１２は、三角波生成回路８におけるＲＳ−ＦＦ４のＱ出
力（ｅ）をトリガ入力としており、当該Ｑ出力（ｅ）の
立下がりのタイミングでＱ，出力（ｆ），（ｇ）を発
生する。このＱ，出力（ｆ），（ｇ）はゲート制御信
号としてＡＮＤゲート１３，１４に供給される。

なお、上記実施例では、ＲＳ−ＦＦ４のＱ出力（ｅ）を
直接Ｄ−ＦＦ１２のトリガ入力としていたが、Ｑ出力
（ｅ）の立上り及び立下りのタイミングでパルスを発生
するパルス発生器を介してＤ−ＦＦ１２のトリガ入力と
することも可能である。これによれば、極性判別の周期
が１／２となり、分解能を２倍にできることになる。

Ｄ−ＦＦ１２のＱ，出力（ｆ），（ｇ）はモータＭの
駆動方向を決定する制御信号となり、例えば駆動信号の
信号レベルが小さくかつその極性が正から負に変るタイ
ミングでＮＯＲゲート１１から第５図（ｃ）に示す如く
瞬時に発生した逆方向駆動のパルス信号（第１番目のパ
ルス）に対しては、その発生時点では出力（ｇ）が低
レベルにあるので、ＡＮＤゲート１４はその出力を禁止
する動作をなす。この禁止する理由について以下に説明
する。

今、駆動信号の信号レベルが小さくかつその極性が正か
ら負に変るタイミングで、ＮＯＲゲート１１から第５図
（ｃ）に示す如く瞬時に逆方向駆動のパルス信号が発生
した場合を考えるに、モータドライブ回路１８では、第
５図（ｂ）に示すパルス信号に応答してトランジスタＱ
_９，Ｑ₁₂がオン状態となり、モータＭを正方向に駆動し
ているのであるが、第５図（ｃ）に示き逆方向駆動のパ
ルス信号が発生することで、トランジスタＱ_９，Ｑ₁₂が
オフ状態となり、トランジスタＱ₁₁，Ｑ₁₀がオン状態と
なってモータＭを逆方向に駆動しようとする。

ここで、トランジスタには一般に、第６図に示す如くベ
ース・エミッタ間に容量Ｃ_Ｏが存在することにより、駆
動パルス（ａ）に応答してオン状態にあるトランジスタ
がパルス（ａ）の消滅時点からオフ状態に移行するまで
にｔ_ＯＦＦなるディレー時間を要する特性を有してい
る。従って、上述のように、第５図（ｃ）に示す逆方向
駆動のパルス信号が発生することで、トランジスタ
Ｑ_９，Ｑ₁₂がオフ状態となり、トランジスタＱ₁₁，Ｑ₁₀
がオン状態となるはずなのであるが、上記ディレー時間
ｔ_ＯＦＦによってトランジスタＱ₁₂が瞬時にオフ状態に
なり得なく、一時的にトランジスタＱ₁₁と同時にオン状
態となる期間が生じることになるので、トランジスタＱ
₁₁，Ｑ₁₂に大電流が流れ当該トランジスタが破壊に至る
場合が生じることになる。

ところが、本ＰＷＮ駆動回路では、第１及び第２のゲー
ト手段としてのＡＮＤゲート１３，１４を設け、これら
ゲート１３，１４を駆動信号の信号基準レベルに対する
極性判別結果信号を遅延手段としてのＤ−ＦＦ１２にて
遅延させた信号に基づいて制御するようにしたので、駆
動信号の極性切換え直後に発生する逆方向駆動パルス信
号がトランジスタＱ_９ないしＱ₁₂に供給されるのを禁止
することが出来る。例えば上記の例の場合には、第５図
（ｃ）に示す逆方向駆動のパルス信号の出力をＤ−ＦＦ
１２の出力（ｇ）に応答してＡＮＤゲート１４で禁止
できるから、トランジスタＱ₁₂がトランジスタＱ₁₁と同
時にオン状態となることはないのである。

上述したパワートランジスタの同時ＯＮ防止のための他
の実施例を第７図に示す。本図において、先述した如く
モータＭの駆動方向に対応した第１及び第２のパルス信
号（ａ）がＡＮＤゲート１０及びＮＯＲゲート１１から
出力され、これらパルス信号はそれぞれ遅延回路２３，
２４で所定時間τ_Ｏだけ遅延される。これら遅延出力
（ｂ）はそれぞれ３ステートバッファ２５，２６に供給
される。また、第１及び第２のパルス信号（ａ）はワン
ショットマルチバイブレータ２７，２８にもそれぞれ供
給される。ワンショットマルチバイブレータ２７，２８
は第１及び第２のパルス信号の発生時点からその消滅後
一定時間、好ましくは遅延回路２３，２４の遅延時間τ
_Ｏの２倍の時間（２τ_Ｏ）だけ経過するまでの間低レベ
ルの出力（ｃ）を発生し、バッファ２６，２５に供給し
て遅延回路２４，２３から出力される第２及び第１のパ
ルス信号の次段への供給を禁止する。

第８図は第７図の回路の動作波形図であり、図中（ａ）
〜（ｃ）は第７図の各部信号（ａ）〜（ｃ）の各波形を
それぞれ対応して示している。この波形図を参照して第
７図の回路動作を例えばＡＮＤゲート１０側に関して説
明するならば、パルス信号（ａ）は遅延回路２３で時間
τ_Ｏだけ遅延されてモータＭの駆動パルス（ｂ）となる
のであるが、このときワンショットマルチバイブレータ
２７から出力される低レベルの禁止信号（ｃ）に応答し
てバッファ２６が他方の駆動パルスの出力ラインを遮断
状態とする。これにより、駆動パルス（ｂ）の発生前及
び発生後の一定期間（時間τ_Ｏ）の間地方の駆動パルス
の出力が禁止されることになるので、時間τ_Ｏを先述し
たパワートランジスタＱ₁₂，Ｑ₁₀のディレー時間ｔ
_ＯＦＦよりも長く設定することにより、パワートランジ
スタＱ_９とＱ₁₀（又はＱ₁₁とＱ₁₂）が同時にオン状態と
なることはないのである。

なお、トランジスタのディレー時間ｔ_ＯＦＦは一般に１
〜２μsec位であるから、時間τ_Ｏを５μsec程度に設定
するのが望ましい。

また、パワートランジスタＱ₁₂，Ｑ₁₀のディレー時間ｔ
_ｏｆｆを小さくするために、プリドライブ回路１７には
トランジスタＱ₁₅，及びＱ₁₈が設けられている。これら
トランジスタＱ₁₅，Ｑ₁₈はパワートランジスタＱ₁₂，Ｑ
₁₀の駆動パルスの消滅に応答して瞬時にオン状態とな
り、これらトランジスタＱ₁₂，Ｑ₁₀のベース・エミッタ
間を短絡することにより上記ディレー時間ｔ_ｏｆｆを短
縮できるのである。トランジスタのディレー時間ｔ
_ｏｆｆは一般に１〜２μsec位であるが、トランジスタ
Ｑ₁₅，Ｑ₁₈を設けたことによって約１／１０、即ち１０
０ｎsec程度に短縮が可能となる。

第１図において、ＡＮＤゲート１３，１４から出力され
るモータＭの駆動方向に対応した第１及び第２のパルス
信号は補償回路１５，１６にそれぞれ供給される。これ
ら補償回路１５，１６はモータドライブ回路１８におけ
る逆起電力吸収用ダイオードＤ_１，Ｄ_２でのエネルギー
損失分を補償するためのものである。逆起電力吸収用ダ
イオードＤ_１，Ｄ_２でのエネルギー損失はほぼ一定であ
り、パルス信号のパルス幅が大きいときには無視し得る
程度のものであるが、パルス幅が小さいときは損失の比
率が大きくなってくる。従って、第９図に破線で示すよ
うに、パルス信号のパルス幅が小なる領域でゲインが低
下することになるので、パルス幅が小さいときに逆起電
力吸収用ダイオードＤ_１，Ｄ_２でのエネルギー損失分を
補償してやれば良いのである。

ここで、補償回路１５の回路動作について第１０図の波
形図を参照しつつ説明するならば、コンデンサＣ_２は定
電流源Ｉａにより定電流にて充電されており、入力パル
ス（ａ）に応答してトランジスタＱ_７がオン状態となる
ことによってコンデンサＣ_２の充電電荷が瞬時に放電さ
れ、入力パルス（ａ）が消滅した時点から再びコンデン
サＣ_２は定電流にて充電される。従って、コンデンサＣ
_２の両端電圧は第１０図（ｂ）に示す如く変化する。こ
の両端電圧（ｂ）はコンパレータＣＯＭＰ_７で基準電圧
Ｅ_Ｏと比較され、その結果コンパレータＣＯＭＰ_７の出
力端には入力パルス（ａ）の発生時からその消滅後一定
時間Ｔａだけ経過するまでの時間のパルス幅を有するパ
ルス信号（ｃ）が得られることになる。すなわち、入力
パルス（ａ）に対して一定のパルス幅Ｔａが追加された
ことにより、この追加されたパルス幅Ｔａ分に相当する
エネルギーによって逆起電力吸収用ダイオードＤ_１，Ｄ
_２でのエネルギー損失分を補償できるのである。

第１１図には補償回路１５，１６の入出力特性、即ち入
力パルスのパルス幅と追加されるパルス幅との関係が示
されており、コンデンサＣ_２の両端電圧がコンパレータ
ＣＯＭＰ_７の基準電圧Ｅ_Ｏで低下し得ない程度の入力パ
ルスのパルス幅領域ではパルス幅の追加はなく、基準
電圧Ｅ_Ｏ以下零レベルになるまでの領域では追加パル
ス幅が比例的に変化し、零レベルに達した以降の領域
では追加されるパルス幅が固定幅となる。すなわち、入
力パルスのパルス幅が極めて小さい領域，ではパル
ス幅の追加が無かったり、追加パルス幅が比例的に変化
するが、これは入力パルスの立上り及び立下りが急峻で
はなく実際にはなだらかであることに起因するものであ
り、その結果領域の範囲では第９図に実線で示す如く
ゲインを向上できることになる。

補償回路１５，１６としては、上記実施例の構成のもの
に限定されることなく、例えば第１２図に示すように、
入力パルスの立上りエッジに応答して一定のパルス幅Ｔ
ｂを有するパルス信号を発生するパルス発生回路２９
と、このパルス発生回路２９の出力パルスと入力パルス
との論理和をとるＯＲゲート３０とからなる構成のもの
であっても良い。かかる構成においては、入力パルスの
パルス幅が上記パルス幅Ｔｂより小なるときには、常時
当該パルス幅Ｔｂを有するパルス信号がＯＲゲート３０
から出力されることにより、入力パルスのパルス幅が小
さいときの逆起電力吸収用ダイオードＤ_１，Ｄ_２でのエ
ネルギー損失分の補償が行なわれ、入力パルスのパルス
幅が上記パルス幅Ｔｂより大なるときには入力パルスに
対するパルス幅の変更は行なわれない。

なお、上記実施例では、コンパクトディスクを回転駆動
するスピンドルモータの駆動回路に適用した場合につい
て説明したが、これに限定されるものではなく、ピック
アップを駆動するキャリッジモータ、ピックアップにお
ける情報読取光のフォーカスやトラッキングの制御をな
すフォーカスアクチュエータやトラッキングアクチュエ
ータの駆動回路にも適用可能であり、又コンパクトディ
スクプレーヤのみならず種々の機器における各種負荷の
駆動回路にも広く適用できるものである。

発明の効果以上説明したように、本発明によるスイッチング駆動回
路によれば、駆動信号の極性切換え時点から所定期間パ
ワードライブ段のトランジスタに逆方向駆動パルスを供
給するのを禁止する構成としているので、この逆方向駆
動パルスによるパワードライブ段のトランジスタの同時
ＯＮを防止することが出来る。さらに、本発明によるス
イッチング駆動回路においては、駆動パルスの消滅時に
瞬時にパワードライブ段のトランジスタのベース・エミ
ッタ間を短絡するスイッチング手段を設けたので、駆動
パルスの消滅時にトランジスタを瞬時にＯＦＦ状態に移
行せしめることができ、ｔ_ＯＦＦなるディレー時間に起
因するパワードライブ段のトランジスタの同時ＯＮを確
実に防止することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図における三角波生成回路の回路動作を説明するための
各部波形図、第３図はＰＷＭ動作による負荷の駆動方向
に対応した２つのパルス信号の生成動作を説明するため
の各部波形図、第４図（Ａ），（Ｂ）は電源電圧の変動
に対応して三角波の傾斜角及びピーク値を変化せしめる
動作を説明するための波形図、第５図はトランジスタの
ｔ_ＯＦＦディレー時間に起因するドライブ段のパワート
ランジスタの同時ＯＮ防止回路の回路動作を説明するた
めの各部波形図、第６図はトランジスタのｔ_ＯＦＦディ
レー時間について説明するための図、第７図は同時ＯＮ
防止回路の他の実施例を示すブロック図、第８図は第７
図の回路動作を説明するための各部波形図、第９図は逆
起電力吸収用ダイオードでの逆起電力によるエネルギー
損失に起因するゲインの変化を示す図、第１０図は逆起
電力吸収用ダイオードでの逆起電力によるエネルギー損
失分を補償する補償回路の回路動作を説明するための波
形図、第１１図はかかる補償回路の入出力特性を示す
図、第１２図はかかる補償回路の他の実施例を示すブロ
ック図、第１３図はスイッチング駆動回路の基本形を示
す回路図である。主要部分の符号の説明１……第１の定電流源２……第２の定電流源３，９……比較回路８……三角波生成回路１５，１６……補償回路１７……プリドライブ回路１８……モータドライブ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者木村俊之埼玉県川越市大字山田字西町25番地１パイオニア株式会社川越工場内 (72)発明者松本功埼玉県川越市大字山田字西町25番地１パイオニア株式会社川越工場内 (56)参考文献実開昭59−159036（ＪＰ，Ｕ)

Claims

【特許請求の範囲】

【請求項１】駆動信号の信号レベルに応じて第１のパル
ス信号もしくは第２のパルス信号を発生するパルス発生
手段と、前記駆動信号の信号レベルが所定レベルを越え
ているか否かを判別し判別信号を出力する判別手段とを
備え、前記判別信号を遅延した信号を第１のゲート信号として
出力すると共に前記第１のゲート信号の位相を反転させ
た信号を第２のゲート信号として出力する遅延手段と、
前記第１のゲート信号が供給されている間のみ前記第１
のパルス信号の出力を通過せしめる第１のゲート手段
と、前記第２のゲート信号が供給されている間のみ前記
第２のパルス信号の出力を通過せしめる第２のゲート手
段と、前記第１のゲート手段の出力に応答して前記負荷
に正方向の駆動電流を供給する第１のトランジスタと、
前記第２のゲート手段の出力に応答して前記負荷に逆方
向の駆動電流を供給する第２のトランジスタと、前記第
１のゲート手段の出力の消滅時に前記第１のトランジス
タのベース・エミッタ間を短絡する第３のトランジスタ
と、前記第２のゲート手段の出力の消滅時に前記第２の
トランジスタのベース・エミッタ間を短絡する第４のト
ランジスタとを備えたことを特徴とするスイッチング駆
動回路。