JPH0671056B2 - 電力用極低温半導体素子 - Google Patents
電力用極低温半導体素子Info
- Publication number
- JPH0671056B2 JPH0671056B2 JP2284538A JP28453890A JPH0671056B2 JP H0671056 B2 JPH0671056 B2 JP H0671056B2 JP 2284538 A JP2284538 A JP 2284538A JP 28453890 A JP28453890 A JP 28453890A JP H0671056 B2 JPH0671056 B2 JP H0671056B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- cryogenic
- semiconductor device
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
- H01L23/445—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 本発明は、電力用半導体素子に関し、更に詳しくは、液
体窒素などの冷却剤の浴内におけるように極低温で動作
する金属酸化物半導体電界効果トランジスタ（MOSFE
T）、静電誘導トランジスタ（SIT）などのような新規な
電力用固体半導体素子に関する。
体窒素などの冷却剤の浴内におけるように極低温で動作
する金属酸化物半導体電界効果トランジスタ（MOSFE
T）、静電誘導トランジスタ（SIT）などのような新規な
電力用固体半導体素子に関する。
多くの電力発生用途においては、固体素子が真空管にと
って代わってきた。多くの電力用固体素子の（MOSFETの
チャンネルにおけるような）非常に小さな部分に発生す
るきわめて高い電力密度のために、素子の信頼性および
寿命は短くなってきている。スイッチモードおよび他の
高効率な方法を使用して素子の電力消費を最小にするこ
とは周知であるが、電力用MOSFETのオン抵抗におけるス
イッチング電流の消費によるような素子内部に発生する
熱エネルギを迅速に除去することは困難な場合が多い。
良好な熱設計が必要であるが、半導体材料の熱伝導率お
よび素子チップを取り付ける基板の熱伝導率を最大にす
ることが必要である。従って、効率をきわめて高くし且
つ大きさを非常に小さくするために極低温で動作するよ
うに取り付けられてパッケージに入れられる電力用素子
が非常に要望されている。
って代わってきた。多くの電力用固体素子の（MOSFETの
チャンネルにおけるような）非常に小さな部分に発生す
るきわめて高い電力密度のために、素子の信頼性および
寿命は短くなってきている。スイッチモードおよび他の
高効率な方法を使用して素子の電力消費を最小にするこ
とは周知であるが、電力用MOSFETのオン抵抗におけるス
イッチング電流の消費によるような素子内部に発生する
熱エネルギを迅速に除去することは困難な場合が多い。
良好な熱設計が必要であるが、半導体材料の熱伝導率お
よび素子チップを取り付ける基板の熱伝導率を最大にす
ることが必要である。従って、効率をきわめて高くし且
つ大きさを非常に小さくするために極低温で動作するよ
うに取り付けられてパッケージに入れられる電力用素子
が非常に要望されている。
発明の要約 本発明によれば、極低温用に最適化された電力用固体半
導体素子は極低温流体槽内に配置された非常に高い熱伝
導率の材料の基板上に取り付けられた実際の素子チップ
を有している。基板はベリリア、ベリリウム、アルミ
ナ、窒化アルミニウム、ダイアモンドなどの材料で形成
される。素子はMOSFET、SIT等である。
導体素子は極低温流体槽内に配置された非常に高い熱伝
導率の材料の基板上に取り付けられた実際の素子チップ
を有している。基板はベリリア、ベリリウム、アルミ
ナ、窒化アルミニウム、ダイアモンドなどの材料で形成
される。素子はMOSFET、SIT等である。
好適な態様では基板は垂直平面内に配設されて、チップ
取り付け面および基板の裏側面のいずれか一方または両
方が極低温冷却液内に入れられた場合に、極低温液体と
チップ支持放熱部材との間に熱伝導率の低い蒸気の障壁
が形成されいようにする。
取り付け面および基板の裏側面のいずれか一方または両
方が極低温冷却液内に入れられた場合に、極低温液体と
チップ支持放熱部材との間に熱伝導率の低い蒸気の障壁
が形成されいようにする。
従って、本発明の目的は、極低温に冷却される電子装置
組立体に使用される新規な電力用極低温固体半導体素子
を提供することにある。
組立体に使用される新規な電力用極低温固体半導体素子
を提供することにある。
本発明のこの目的および他の目的は添付図面を参照した
以下の説明から明らかになるであろう。
以下の説明から明らかになるであろう。
発明の詳しい説明 最初に、第１図を参照すると、極低温に冷却可能な電力
用半導体素子10は放熱部材11を有し、この放熱部材11の
第１の面11aには電力用固体半導体素子チップ12が取り
付けられ、第２の面11bは銅等の材料からなる熱伝導性
構造部材14上に取り付けられ、半導体チップ12および支
持用の熱伝導性の放熱部材11を約77゜Kの温度の液体窒
素（LN2）のような極低温液体の槽15内に保持してい
る。室温で使用する素子の場合では、放熱部材11はベリ
リア（BeO）のような電気絶縁材料からなる。したがっ
て、放熱部材の厚さは、ベリリアの熱伝導率θが部材14
の材料（例えば、Cu）の熱伝導率より小さいので、部材
14の厚さに対して、可能な限り薄くされる。しかし、極
低温（例えば、77゜K）において、ＴはBeOのθがCuのθ
よりも大きいので、かなり厚く選択される。素子10は垂
直平面内に配設するのが都合よく、すなわち両方の面11
aおよび11bを垂直に配置するのが好ましい。これは、周
囲の極低温液体15から熱的に攪拌される蒸気が素子10の
周りに集まらず、素子10と周囲の液体15との間に熱伝導
率の低い蒸気の障壁が形成されないからである。
用半導体素子10は放熱部材11を有し、この放熱部材11の
第１の面11aには電力用固体半導体素子チップ12が取り
付けられ、第２の面11bは銅等の材料からなる熱伝導性
構造部材14上に取り付けられ、半導体チップ12および支
持用の熱伝導性の放熱部材11を約77゜Kの温度の液体窒
素（LN2）のような極低温液体の槽15内に保持してい
る。室温で使用する素子の場合では、放熱部材11はベリ
リア（BeO）のような電気絶縁材料からなる。したがっ
て、放熱部材の厚さは、ベリリアの熱伝導率θが部材14
の材料（例えば、Cu）の熱伝導率より小さいので、部材
14の厚さに対して、可能な限り薄くされる。しかし、極
低温（例えば、77゜K）において、ＴはBeOのθがCuのθ
よりも大きいので、かなり厚く選択される。素子10は垂
直平面内に配設するのが都合よく、すなわち両方の面11
aおよび11bを垂直に配置するのが好ましい。これは、周
囲の極低温液体15から熱的に攪拌される蒸気が素子10の
周りに集まらず、素子10と周囲の液体15との間に熱伝導
率の低い蒸気の障壁が形成されないからである。
アルミナ、ダイアモンド、ベリリアなどのような基板材
料の熱伝導率は極低温において増大する傾向があり、実
際に液体窒素の温度（すなわち、77゜K）近くにおいて
ピークになることが知られている。銅、アルミニウム等
のような導体および固体素子を形成する半導体材料（シ
リコン、ゲルニウムなどのような）の熱伝導率は温度が
極低温領域に低下するに従って増大する。MOSFETおよび
SIT（静電誘導トランジスタ）素子の試験の結果、多く
の重要な電子的特性が極低温領域において劇的に改良さ
れることがわかっている。例えば、高電圧（200−1000
V）MOSFETのオン抵抗は室温（例えば、290゜K）に対し
て液体窒素の温度において約10ないし30分の１に低減す
る。スイッチング時間、従ってスイッチングの電力損失
は寄生容量の影響が温度とともに減少するのに従って低
減する。従って、速度のみならず、相互コンダクタン
ス、利得および最大電流が、電子の移動度の増大によっ
て増大する。このような全ての変化の結果一層低価格の
素子で同じ電力レベルを処理することができる。
料の熱伝導率は極低温において増大する傾向があり、実
際に液体窒素の温度（すなわち、77゜K）近くにおいて
ピークになることが知られている。銅、アルミニウム等
のような導体および固体素子を形成する半導体材料（シ
リコン、ゲルニウムなどのような）の熱伝導率は温度が
極低温領域に低下するに従って増大する。MOSFETおよび
SIT（静電誘導トランジスタ）素子の試験の結果、多く
の重要な電子的特性が極低温領域において劇的に改良さ
れることがわかっている。例えば、高電圧（200−1000
V）MOSFETのオン抵抗は室温（例えば、290゜K）に対し
て液体窒素の温度において約10ないし30分の１に低減す
る。スイッチング時間、従ってスイッチングの電力損失
は寄生容量の影響が温度とともに減少するのに従って低
減する。従って、速度のみならず、相互コンダクタン
ス、利得および最大電流が、電子の移動度の増大によっ
て増大する。このような全ての変化の結果一層低価格の
素子で同じ電力レベルを処理することができる。
好適な他の素子10′が第３図に示されている。この第３
図において、窒化アルミニウム、酸化ベリリウム等のよ
うな高い熱伝導率を有する電気絶縁材料からなるほぼＬ
型の基板部材11′の第１の面11′ａが図示例では凹部1
1′ｂの内部に設けられ、この凹部11′ｂ上には電力用
素子チップ12が取り付けられている。凹部11′ｂは基板
の脚部分11′ｃに形成されて。また、基板は基部11′ｄ
を有し、この基部は脚部分11′ｃに対して直角に延在
し、面11′ｅに対して絶縁部材16が取り付けられる。絶
縁されたねじ等のような固定手段18を利用して、基板1
1′を部材16に固定できる。部材16は垂直に配置するこ
とが好ましく、基部11′ｄは蒸気の障壁が冷却剤と基板
との間に形成されないようにチップ12／脚部11′ｃを位
置付ける手段である。代わりに、部材11′はベリリウム
のような導電性および熱伝導性材料で形成し、部材16を
電気絶縁材料で形成し、部材の一部（すなわち、脚部1
1′ｃ）を導電性材料（Be）で形成され、他の部分（基
部11′ｃ）を絶縁材料（BeO）で形成することができ
る。素子チップ12から少なくとも１つの導電性リード線
20の各々への電気的接続は接続ワイヤ20a等のような周
知の方法で行うことができる。所望により、カバー部材
22を半導体素子チップ12の上に配設して、チップを保護
することができる。使用においては、液体窒素（LN2）
等のような極低温剤が少なくとも基板11′に接触し、素
子チッップ12から発生する熱エネルギを高熱伝導率材料
の基板を通して除去する。
図において、窒化アルミニウム、酸化ベリリウム等のよ
うな高い熱伝導率を有する電気絶縁材料からなるほぼＬ
型の基板部材11′の第１の面11′ａが図示例では凹部1
1′ｂの内部に設けられ、この凹部11′ｂ上には電力用
素子チップ12が取り付けられている。凹部11′ｂは基板
の脚部分11′ｃに形成されて。また、基板は基部11′ｄ
を有し、この基部は脚部分11′ｃに対して直角に延在
し、面11′ｅに対して絶縁部材16が取り付けられる。絶
縁されたねじ等のような固定手段18を利用して、基板1
1′を部材16に固定できる。部材16は垂直に配置するこ
とが好ましく、基部11′ｄは蒸気の障壁が冷却剤と基板
との間に形成されないようにチップ12／脚部11′ｃを位
置付ける手段である。代わりに、部材11′はベリリウム
のような導電性および熱伝導性材料で形成し、部材16を
電気絶縁材料で形成し、部材の一部（すなわち、脚部1
1′ｃ）を導電性材料（Be）で形成され、他の部分（基
部11′ｃ）を絶縁材料（BeO）で形成することができ
る。素子チップ12から少なくとも１つの導電性リード線
20の各々への電気的接続は接続ワイヤ20a等のような周
知の方法で行うことができる。所望により、カバー部材
22を半導体素子チップ12の上に配設して、チップを保護
することができる。使用においては、液体窒素（LN2）
等のような極低温剤が少なくとも基板11′に接触し、素
子チッップ12から発生する熱エネルギを高熱伝導率材料
の基板を通して除去する。
先に述べたように素子チップ12はUosFET,SIT等の素子で
ある。
ある。
第４図はnosFETの等価回路を示す略図であり、この素子
は入力容量Ｃin、入力抵孔Ｒinおよびゲート・ドレイン
間容量Cgdを有する理想的な素子12′に加えて、寄生バ
イポーラトランジスタＱＰを有し、この寄生バイポーラ
トランジスタはそれ自身のベース・エミッタ寄生抵抗Ｒ
ｐおよび直列接続されたドレイン容量Ｃd1およびＣd2を
有している。極低温冷却を行うことによって寄生素子の
全ての好ましくない影響が低減されるとともに、素子1
2′速度および最大電流処理能力が増大する。
は入力容量Ｃin、入力抵孔Ｒinおよびゲート・ドレイン
間容量Cgdを有する理想的な素子12′に加えて、寄生バ
イポーラトランジスタＱＰを有し、この寄生バイポーラ
トランジスタはそれ自身のベース・エミッタ寄生抵抗Ｒ
ｐおよび直列接続されたドレイン容量Ｃd1およびＣd2を
有している。極低温冷却を行うことによって寄生素子の
全ての好ましくない影響が低減されるとともに、素子1
2′速度および最大電流処理能力が増大する。
本発明の好適ないくつかの実施例についてここに詳しく
説明したが、本技術分野に専門知識を有する者には多く
の変更および変形が明らかであろう。従って、本発明は
特許請求の範囲によって制限されるものであり、ここに
説明した特定の詳細および手段によって制限されるもの
ではない。
説明したが、本技術分野に専門知識を有する者には多く
の変更および変形が明らかであろう。従って、本発明は
特許請求の範囲によって制限されるものであり、ここに
説明した特定の詳細および手段によって制限されるもの
ではない。
第１図は本発明の原理による極低温冷却される基本的な
電力用半導体素子の側面図である。 第２図は極低温および室温領域における多数の材料の熱
伝導率を示すグラフである。 第３図は好適な電力用極低温半導体素子の取り付け装置
の側断面図である。 第４図は本発明を理解するのに有益なMOSFETの等価回路
図である。 10……電力用半導体素子、11……放熱部材、12……電力
用半導体素子チップ、14……熱伝導性構造部材、15……
極低温液体槽。
電力用半導体素子の側面図である。 第２図は極低温および室温領域における多数の材料の熱
伝導率を示すグラフである。 第３図は好適な電力用極低温半導体素子の取り付け装置
の側断面図である。 第４図は本発明を理解するのに有益なMOSFETの等価回路
図である。 10……電力用半導体素子、11……放熱部材、12……電力
用半導体素子チップ、14……熱伝導性構造部材、15……
極低温液体槽。
Claims (12)
- 【請求項１】電力用半導体素子チップ（12）と、前記素
子チップが取り付けられる面（11b）を有し、極低温液
体に実質的に囲まれている基板（11）と、前記基板と略
平行に前記極低温液体内に配置される構造部材（14,1
6）と、前記基板と前記構造部材との間に接続され、前
記基板を前記構造部材から隔て、前記基板の面が前記極
低温液体に曝される面積を増加させるように働く基部
（11′ｄ）を有する、前記基板の放熱を増加する手段
と、を有する極低温環境で使用する素子であって、前記
基板は、室温よりも極低温で熱伝導率の大きい電気絶縁
性かつ熱伝導性材料からなり、前記基板は、チップの発
生した熱の放散が極低温で最適に選ばれた厚さを有し、
前記厚さが室温で動作する素子に対して最適な放熱に選
ばれた基板の厚さよりも大きいようにした素子。 - 【請求項２】前記基板が、前記チップを保持する凹部
（11′ｄ）を前記面内に含み、かつ前記チップの保護カ
バーを与える手段（22）を含む請求項１記載の素子。 - 【請求項３】前記基板は極低温部内で、面に隣接したと
ころで障壁となる蒸気の集まりが最小になるように前記
基部によって向きがつけられている請求項１または２記
載の素子。 - 【請求項４】前記基板材料はベリリウム、ベリリア、ア
ルミナ、ダイアモンドおよび窒化アルミニウムからなる
グループから選択されたものである請求項１乃至３のい
ずれか１項記載の素子。 - 【請求項５】前記半導体素子チップがシリコンおよびヒ
化ガリウムからなるグループから選択された材料から作
られた請求項１乃至４のいずれか１項記載の素子。 - 【請求項６】前記極低温流体が液体窒素である請求項１
乃至５のいずれか１項記載の素子。 - 【請求項７】前記構造部材が電気的絶縁性である請求項
１乃至６のいずれか１項に記載の素子。 - 【請求項８】前記基部が電気的絶縁性である請求項１乃
至７のいずれか１項に記載の素子。 - 【請求項９】前記半導体素子チップが静電誘導トランジ
スタ（SIT）である請求項１乃至８のいずれか１項記載
の素子。 - 【請求項１０】前記SITがゲルマニウムチップ中に形成
されている請求項２記載の素子。 - 【請求項１１】前記半導体素子チップが電界効果トラン
ジスタ（FET）である請求項１乃至８のいずれか１項記
載の素子。 - 【請求項１２】前記FETが金属酸化物半導体FET（MOSFE
T）である請求項11記載の素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US429,532 | 1989-10-31 | ||
| US07/429,532 US5126830A (en) | 1989-10-31 | 1989-10-31 | Cryogenic semiconductor power devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03184364A JPH03184364A (ja) | 1991-08-12 |
| JPH0671056B2 true JPH0671056B2 (ja) | 1994-09-07 |
Family
ID=23703655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2284538A Expired - Lifetime JPH0671056B2 (ja) | 1989-10-31 | 1990-10-24 | 電力用極低温半導体素子 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5126830A (ja) |
| EP (1) | EP0426371B1 (ja) |
| JP (1) | JPH0671056B2 (ja) |
| CA (1) | CA2021606A1 (ja) |
| DE (1) | DE69030710T2 (ja) |
| IL (1) | IL96051A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5323293A (en) * | 1992-12-18 | 1994-06-21 | International Business Machines Corporation | Arrangement for placing central processors and memory in a cryo cooled chamber |
| DE4320803C2 (de) * | 1993-06-23 | 2001-06-28 | Inst Luft & Kaeltetechnik Ggmbh | Lageunabhängiges Sensor-Kühlsystem |
| DE4332156A1 (de) * | 1993-09-22 | 1995-03-30 | Inst Luft Kaeltetech Gem Gmbh | Einrichtung zur autarken Kühlung hochtemperatursupraleitender Bauteile, vorzugsweise Sensoren |
| US5625548A (en) * | 1994-08-10 | 1997-04-29 | American Superconductor Corporation | Control circuit for cryogenically-cooled power electronics employed in power conversion systems |
| US6172550B1 (en) * | 1996-08-16 | 2001-01-09 | American Superconducting Corporation | Cryogenically-cooled switching circuit |
| US6163064A (en) * | 1996-08-16 | 2000-12-19 | American Superconductor Corporation | Apparatus for improved operation of MOSFET devices in cryogenic environments |
| US6798083B2 (en) * | 2000-03-15 | 2004-09-28 | Otward M. Mueller | Cryogenic power conversion for fuel cell systems especially for vehicles |
| JP3813098B2 (ja) * | 2002-02-14 | 2006-08-23 | 三菱電機株式会社 | 電力用半導体モジュール |
| US11917794B2 (en) * | 2020-10-30 | 2024-02-27 | Advanced Micro Devices, Inc. | Separating temperature domains in cooled systems |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL191525C (nl) * | 1977-02-02 | 1995-08-21 | Shinkokai Zaidan Hojin Handot | Halfgeleiderinrichting omvattende een stroomkanaalgebied van een eerste geleidingstype dat wordt omsloten door een van een stuurelektrode voorzien stuurgebied van het tweede geleidingstype. |
| JPS53127272A (en) * | 1977-04-13 | 1978-11-07 | Semiconductor Res Found | Electrostatic induction transistor |
| US4472727A (en) * | 1983-08-12 | 1984-09-18 | At&T Bell Laboratories | Carrier freezeout field-effect device |
| JPS62216255A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | 浸漬沸騰冷却モジユ−ル |
| JPH0797615B2 (ja) * | 1986-08-20 | 1995-10-18 | 株式会社東芝 | 超低温冷却用容器 |
| US4734820A (en) * | 1987-04-16 | 1988-03-29 | Ncr Corporation | Cryogenic packaging scheme |
| JPS63289974A (ja) * | 1987-05-22 | 1988-11-28 | Hitachi Ltd | 低温保冷装置 |
| EP0297512B1 (en) * | 1987-06-30 | 1993-09-08 | Sumitomo Electric Industries, Ltd. | Member for semiconductor apparatus |
| JPS6439047A (en) * | 1987-08-05 | 1989-02-09 | Agency Ind Science Techn | Semiconductor device |
| JP2681288B2 (ja) * | 1988-11-02 | 1997-11-26 | 富士通株式会社 | 超伝導素子用パッケージ |
-
1989
- 1989-10-31 US US07/429,532 patent/US5126830A/en not_active Expired - Fee Related
-
1990
- 1990-07-19 CA CA002021606A patent/CA2021606A1/en not_active Abandoned
- 1990-10-17 IL IL96051A patent/IL96051A/xx not_active IP Right Cessation
- 1990-10-24 JP JP2284538A patent/JPH0671056B2/ja not_active Expired - Lifetime
- 1990-10-25 DE DE69030710T patent/DE69030710T2/de not_active Expired - Fee Related
- 1990-10-25 EP EP90311693A patent/EP0426371B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA2021606A1 (en) | 1991-05-01 |
| US5126830A (en) | 1992-06-30 |
| DE69030710D1 (de) | 1997-06-19 |
| IL96051A0 (en) | 1991-07-18 |
| IL96051A (en) | 1993-08-18 |
| EP0426371B1 (en) | 1997-05-14 |
| DE69030710T2 (de) | 1997-12-11 |
| EP0426371A1 (en) | 1991-05-08 |
| JPH03184364A (ja) | 1991-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6581388B2 (en) | Active temperature gradient reducer | |
| US2984774A (en) | Transistor heat sink assembly | |
| JPH06318654A (ja) | 一体型ヒートシンク付き高電力半導体装置とその成形方法 | |
| US8421087B2 (en) | Semiconductor module including a switch and non-central diode | |
| US20020185726A1 (en) | Heat pipe thermal management of high potential electronic chip packages | |
| JPH08172148A (ja) | マルチチップモジュ−ルの冷却装置 | |
| EP0532244A1 (en) | Semiconductor device | |
| US20220254758A1 (en) | Semiconductor device | |
| US6670687B2 (en) | Semiconductor device having silicon carbide layer of predetermined conductivity type and module device having the same | |
| KR20040007234A (ko) | 전력 반도체장치 | |
| US6900537B2 (en) | High power silicon carbide and silicon semiconductor device package | |
| Motto et al. | Characteristics of a 1200 V PT IGBT with trench gate and local life time control | |
| JPH0671056B2 (ja) | 電力用極低温半導体素子 | |
| JP2007157835A (ja) | 実装基板 | |
| US6295201B1 (en) | Bus bar having embedded switching device | |
| US20230343688A1 (en) | Power semiconductor module | |
| EP3297022A1 (en) | Top side cooling for ganpower device | |
| JP4529355B2 (ja) | 半導体装置 | |
| CN117293173B (zh) | 一种横向功率mosfet器件及其制造方法 | |
| US20240266413A1 (en) | Semiconductor power transistor design with integrated auxiliary gate conductor for on-chip cooling and heat extraction | |
| JP2656328B2 (ja) | 半導体装置 | |
| US11600541B2 (en) | Semiconductor module | |
| CN221687527U (zh) | 封装结构 | |
| US20240222255A1 (en) | Semiconductor device | |
| US20230223331A1 (en) | Semiconductor module |