JPH0669370A - Manufacture of multilayer circuit board - Google Patents

Manufacture of multilayer circuit board

Info

Publication number
JPH0669370A
JPH0669370A JP21693292A JP21693292A JPH0669370A JP H0669370 A JPH0669370 A JP H0669370A JP 21693292 A JP21693292 A JP 21693292A JP 21693292 A JP21693292 A JP 21693292A JP H0669370 A JPH0669370 A JP H0669370A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
paste
signal
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP21693292A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Shibata
和義 柴田
Susumu Hama
進 浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP21693292A priority Critical patent/JPH0669370A/en
Publication of JPH0669370A publication Critical patent/JPH0669370A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To raise the reliability on electric connection as compared with the case of bringing a film-shaped metallic foil into contact with it, by providing an electrically conductive solution-form paste layer on a signal takeout part or a surface conductor layer, and supplying power through this paste layer. CONSTITUTION:This board comprises a ceramic board 1, a conductor layer 3, which is formed on the surface of the ceramic board 1 or on the surface through an insulating layer, and a signal takeout part, which is connected electrically to the conductor layer 3. What is more, the signal takeout part is provided with a signal takeout pin 2. Moreover, the signal takeout part is provided with a paste layer by applying electrically conductive paste 4, and electrolytic plating is performed by supplying the conductor layer 3 with power through the paste layer and the signal takeout part. And, the thickness of the conductor layer 3 is controlled by forming a plated layer on the surface of the conductor layer 3, and then the paste layer is removed. Hereby, favorable electrolytic plating of the signal takeout part can be performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は多層回路基板の製造方法
に関し、特にセラミック基板上に設けた導体層(または
信号取り出し部)に電解めっきする方法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer circuit board, and more particularly to a method for electrolytically plating a conductor layer (or a signal extraction portion) provided on a ceramic board.

【0002】[0002]

【従来の技術】従来、セラミック基板と、セラミック基
板の表面あるいは絶縁層を介した表面に形成された導体
層と、セラミック基板の表面に形成され、導体層と電気
的に接続された信号取り出しピン等からなる信号取り出
し部とからなる多層回路基板において、表面に形成され
た信号取り出しピン等の信号取り出し部や、表面に露出
している導体層を電解めっきする方法として種々の方法
が知られている。その一例として、例えば図8に示すよ
うに、セラミック基板21の表面に露出した導体層2
2、内部の導体層23および信号取り出し部としてのピ
ン24に電気的に接続されたダミー電極25をセラミッ
ク基板21の側面等の不要部分に形成し、このダミー電
極25から給電して電解めっきを行う方法が知られてい
る。
2. Description of the Related Art Conventionally, a ceramic substrate, a conductor layer formed on the surface of a ceramic substrate or an insulating layer, and a signal extracting pin formed on the surface of a ceramic substrate and electrically connected to the conductor layer. Various methods are known as a method for electrolytically plating a signal extraction part such as a signal extraction pin formed on the surface or a conductor layer exposed on the surface in a multilayer circuit board including a signal extraction part including There is. As an example, as shown in FIG. 8, for example, the conductor layer 2 exposed on the surface of the ceramic substrate 21.
2. A dummy electrode 25 electrically connected to the internal conductor layer 23 and the pin 24 serving as a signal extraction portion is formed on an unnecessary portion such as a side surface of the ceramic substrate 21, and power is supplied from the dummy electrode 25 for electrolytic plating. It is known how to do it.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た方法では、ダミー電極25は最終的には切断される
が、内部の配線は残ってしまい完全に除去することはで
きず、使用上でのノイズの発生源になり好ましくない問
題があった。この問題を解決するために、ピン側から表
面導体に給電する場合は、ピンにアルミ箔等の電気伝導
性の金属箔を接触させ、金属箔を介して給電する方法、
表面導体側からピンに給電する場合は、導体層を配線加
工する前の基板表面全体に形成された導体層を介して給
電する方法、さらに配線加工された表面導体側からピン
に給電する場合は、配線加工済みの導体層にアルミ箔等
の電気伝導性の金属箔を接触させ、金属箔を介して給電
する方法がそれぞれ考えられている。
However, in the method described above, the dummy electrode 25 is finally cut off, but the internal wiring remains and cannot be completely removed. There was an unfavorable problem that it became a source of. In order to solve this problem, when supplying power to the surface conductor from the pin side, a method of contacting an electrically conductive metal foil such as aluminum foil to the pin and supplying power through the metal foil,
When power is supplied to the pin from the surface conductor side, power is supplied through the conductor layer formed on the entire surface of the substrate before wiring the conductor layer, and when the power is supplied to the pin from the surface processed conductor side. A method has been considered in which an electrically conductive metal foil such as an aluminum foil is brought into contact with a conductor layer on which wiring has been processed, and power is supplied through the metal foil.

【0004】しかしながら、これらの方法でも、まずピ
ン側から表面導体に給電する場合は、100本以上ある
ピン全てに完全に均等な力で金属箔を接触させることは
できず、良好な給電を行うことができないとともに、力
が弱いと接触不良になり、強すぎるとピンが曲がってし
まう問題があった。また、表面導体側からピンに給電す
る場合は、ピン側への給電は可能だが導体層が配線加工
される前という限定条件があるので、工程設計の自由度
がない問題があった。さらに、配線加工された表面導体
側からピンに給電する場合は、複数の電気的に独立した
配線導体全てに完全に金属箔を接触させることはでき
ず、やはり良好な給電を行うことができない問題があっ
た。
However, even with these methods, when power is first supplied to the surface conductor from the pin side, the metal foil cannot be brought into contact with all 100 or more pins with a completely uniform force, and good power is supplied. There is a problem that if the force is too weak, the contact becomes poor, and if it is too strong, the pin bends. Further, when power is supplied to the pin from the surface conductor side, there is a problem that there is no degree of freedom in process design because there is a limiting condition that power can be supplied to the pin side but before the conductor layer is processed. Furthermore, when power is supplied to the pin from the surface conductor side where wiring is processed, it is not possible to completely contact the metal foil with all of the plurality of electrically independent wiring conductors, and it is also impossible to perform good power supply. was there.

【0005】本発明の目的は上述した課題を解消して、
セラミック基板表面に露出する導体層およびピン等の信
号取り出し部の良好な電解めっきを行うことのできる多
層回路基板の製造方法を提供しようとするものである。
The object of the present invention is to solve the above problems,
An object of the present invention is to provide a method for manufacturing a multilayer circuit board, which is capable of performing excellent electrolytic plating of a conductor layer exposed on the surface of a ceramic substrate and a signal extraction portion such as a pin.

【0006】[0006]

【課題を解決するための手段】本発明の多層回路基板の
製造方法は、セラミック基板と、セラミック基板の表面
あるいは絶縁層を介した表面に形成された導体層と、セ
ラミック基板の表面に形成され、導体層と電気的に接続
された信号取り出し部とからなる多層回路基板の製造方
法において、前記信号取り出し部(または導体層)に電
気伝導性のペーストを塗布してペースト層を設け、ペー
スト層と信号取り出し部(または導体層)を介して導体
層(または信号取り出し部)に給電して電解めっきを行
い、導体層(または信号取り出し部)の表面にめっき層
を形成して導体層(または信号取り出し部)の厚みを制
御した後、ペースト層を除去することを特徴とするもの
である。
A method of manufacturing a multilayer circuit board according to the present invention comprises a ceramic board, a conductor layer formed on the surface of the ceramic board or on a surface with an insulating layer interposed therebetween, and on the surface of the ceramic board. A method for manufacturing a multilayer circuit board comprising a conductor layer and a signal take-out portion electrically connected, wherein a paste layer is provided by applying an electrically conductive paste to the signal take-out portion (or the conductor layer). And the signal extraction part (or the conductor layer) to supply power to the conductor layer (or the signal extraction part) to perform electrolytic plating, and form a plating layer on the surface of the conductor layer (or the signal extraction part) to form the conductor layer (or The feature is that the paste layer is removed after controlling the thickness of the signal extraction portion).

【0007】[0007]

【作用】上述した構成において、信号取り出し部または
表面導体層に電気伝導性の溶液上のペースト層を設け
て、このペースト層を介して給電しているため、膜状の
金属箔を接触させる場合に比べて電気的接続の信頼性を
高めることができる。また、めっき用のダミー電極を必
要としないため、電解めっき用の配線が多層回路基板の
中に残されることがなく、多層回路基板の性能が向上す
るとともに、剥離可能なペーストを給電用に使用してい
るため、電解めっき後に電気給電部を除去する作業を容
易にすることができる。
In the above structure, when a signal-extracting portion or a surface conductor layer is provided with a paste layer on an electrically conductive solution and power is supplied through this paste layer, when a film-like metal foil is brought into contact The reliability of the electrical connection can be improved as compared with. In addition, since the dummy electrode for plating is not required, the wiring for electrolytic plating is not left in the multilayer circuit board, the performance of the multilayer circuit board is improved, and the peelable paste is used for power supply. Therefore, the work of removing the electric power feeding portion after the electrolytic plating can be facilitated.

【0008】[0008]

【実施例】図1は本発明の製造方法における電解めっき
の対象となる多層回路基板の一例の構成を示す図であ
る。図1に示す例においては、セラミック多層基板1の
表面に導体層3を、スパッタリングで銅膜形成し、感光
性レジストレジストを塗布し、露光現像してレジストを
パターニングした後エッチングして形成するとともに、
導体層3と反対側の表面にコバール製で導体層3に電気
的に接続された信号取り出し部としてのピン2を銀ろう
付けにより取り付けている。
FIG. 1 is a diagram showing the structure of an example of a multilayer circuit board which is the subject of electrolytic plating in the manufacturing method of the present invention. In the example shown in FIG. 1, a conductor layer 3 is formed on the surface of a ceramic multilayer substrate 1 by sputtering, a copper film is formed, a photosensitive resist resist is applied, exposed and developed to pattern the resist, and then formed by etching. ,
On the surface opposite to the conductor layer 3, a pin 2 made of Kovar and electrically connected to the conductor layer 3 as a signal extracting portion is attached by silver brazing.

【0009】次に、上述した構造の多層回路基板におけ
る導体層3または信号取り出し部としてのピン2への電
解めっきについて、図2に示すフローチャートにしたが
って説明する。まず、信号取り出し部としてのピン2
(または導体層3)に電気伝導性のペーストを塗布して
乾燥しペースト層を形成する。ペースト層の形成方法に
ついては後述する。次に、ペースト層とピン2(または
導体層3)を介して給電する。この状態で電解めっきす
ることにより、導体層3(またはピン2)の表面にめっ
き層を形成する。最後にペースト層を剥離して除去する
ことにより、多層回路基板を得ている。
Next, electrolytic plating on the conductor layer 3 or the pin 2 as a signal takeout portion in the multilayer circuit board having the above-described structure will be described with reference to the flow chart shown in FIG. First, the pin 2 as the signal takeout part
(Or the conductor layer 3) is coated with an electrically conductive paste and dried to form a paste layer. The method of forming the paste layer will be described later. Next, power is supplied through the paste layer and the pin 2 (or the conductor layer 3). By electroplating in this state, a plating layer is formed on the surface of the conductor layer 3 (or the pin 2). Finally, the paste layer is peeled off and removed to obtain a multilayer circuit board.

【0010】信号取り出し部としてのピン2側から導体
層3に給電する場合において、ピン2側への電気伝導性
ペースト4の成形方法を図3〜図5に示す。図3はピン
2全体を電気伝導性のペースト4で埋設した例である。
図4はピン2の先端部のみに電気伝導性のペースト4を
塗布し、金属箔5に取り付けた例を示している。図4に
示す例において、導体層3への給電は、金属箔5、ペー
スト4、ピン2、内部配線(図示せず)を介して行われ
る。図5はピン2の先端部のみに電気伝導性のペースト
4をシート状に設けた例を示している。図5に示す構造
は、ペースト4をシート状に成形し、ペースト4が未乾
燥の状態でピン2をペースト4の中に差し込み乾燥させ
ることにより得ることができる。
3 to 5 show a method of molding the electrically conductive paste 4 on the pin 2 side when power is supplied to the conductor layer 3 from the pin 2 side as a signal take-out portion. FIG. 3 shows an example in which the entire pin 2 is embedded with an electrically conductive paste 4.
FIG. 4 shows an example in which the electrically conductive paste 4 is applied only to the tip portion of the pin 2 and attached to the metal foil 5. In the example shown in FIG. 4, power is supplied to the conductor layer 3 via the metal foil 5, the paste 4, the pins 2, and internal wiring (not shown). FIG. 5 shows an example in which the electrically conductive paste 4 is provided in a sheet shape only on the tip portion of the pin 2. The structure shown in FIG. 5 can be obtained by molding the paste 4 into a sheet and inserting the pin 2 into the paste 4 while the paste 4 is undried to dry.

【0011】導体層3側からピン2に給電する場合にお
いて、導体層3への電気伝導性ペースト4の成形方法の
一例を図6に示す。図6に示す例では、導体層3全体を
電気伝導性のペースト4で埋設している。通常、導体層
3側の平坦度はピン2側に比べて良好なので、スクリー
ン印刷法で電気伝導性のペースト層4を形成することが
できる。
FIG. 6 shows an example of a method of forming the electrically conductive paste 4 on the conductor layer 3 when power is supplied to the pin 2 from the conductor layer 3 side. In the example shown in FIG. 6, the entire conductor layer 3 is embedded with the electrically conductive paste 4. Since the flatness of the conductor layer 3 side is usually better than that of the pin 2 side, the electrically conductive paste layer 4 can be formed by screen printing.

【0012】本発明で使用する電気伝導性のペースト4
は、カーボン、グラファイト、銀、金、鉄、銅、亜鉛、
ニッケル、クロム、チタン、アルミニウム等の電気伝導
性の固形分が、塩ビ系、ポリビニル系、エポキシ系、エ
トセル系、ビスマレイミド系、ポリエステル系、フェノ
ール系、メラミン系、アクリル系等の有機樹脂のバイン
ダーと有機樹脂を溶解している溶媒との溶液に混合され
た物である。電気伝導性のペースト4は、電気を給電す
る部分にはけ塗り、スクリーン印刷、こて塗りした後用
材を乾燥するために80〜150℃の温度で乾燥され
る。また、ペースト4の厚みは、薄すぎるとペーストが
膜として剥離しにくいため、5μm 以上であると好まし
い。大部分の電気伝導性のペースト4のめっき後の剥離
は、機械的に引き剥すことが望ましいが、少量に残る残
渣はペーストの中の溶剤と同様な有機溶媒で溶解して取
り除けば良い。
Electrically conductive paste 4 used in the present invention
Is carbon, graphite, silver, gold, iron, copper, zinc,
Binder of organic resin such as vinyl, polyvinyl, epoxy, ethocelle, bismaleimide, polyester, phenol, melamine, acrylic, etc. whose electrically conductive solids such as nickel, chromium, titanium, aluminum, etc. And a solvent in which the organic resin is dissolved. The electrically conductive paste 4 is brushed, screen-printed, and troweled on a portion for supplying electricity, and then dried at a temperature of 80 to 150 ° C. to dry the material. Further, the thickness of the paste 4 is preferably 5 μm or more, because if the thickness of the paste 4 is too thin, the paste does not easily peel off as a film. Most of the electrically conductive paste 4 is preferably peeled off mechanically after plating, but a small amount of residue may be dissolved and removed with an organic solvent similar to the solvent in the paste.

【0013】本発明で使用するセラミック基板1は、セ
ラミックと電気伝導性の導体からなる配線層との多層体
からなる。セラミックの材質は、アルミナ、ムライト、
窒化アルミ、ガラスなどである。セラミック基板に取り
付けられる信号取り出し部は、ピンが取り付けられてい
ても、取り付けられていなくても良い。ピンの取付は、
ろう付けにより行われる。ピンの材質はステンレス鋼、
コバール、アルミ合金、黄銅、ニッケル、鉄等であり、
電気的接続の信頼性を確保するために表面にニッケル、
金、クロム等のめっきを行う。信号取り出し部にピンが
取り付けられていない場合は、信号取り出し部は、ニッ
ケル、クロム、金、白金、銅等の金属層がめっきで設け
られている。また、信号取り出し部は、セラミック基板
の表面にビアホールまたはスルーホール等の形態でセラ
ミック基板内部の配線と接続されている。
The ceramic substrate 1 used in the present invention is composed of a multilayer body of ceramics and a wiring layer made of an electrically conductive conductor. Ceramic materials are alumina, mullite,
Examples include aluminum nitride and glass. The signal extraction unit attached to the ceramic substrate may or may not have pins attached. Pin mounting is
It is done by brazing. Pin material is stainless steel,
Kovar, aluminum alloy, brass, nickel, iron, etc.,
Nickel on the surface to ensure the reliability of the electrical connection
Plate gold, chrome, etc. When no pin is attached to the signal extraction portion, the signal extraction portion is provided with a metal layer of nickel, chromium, gold, platinum, copper or the like by plating. Further, the signal extracting portion is connected to the wiring inside the ceramic substrate in the form of a via hole or a through hole on the surface of the ceramic substrate.

【0014】以下、実際の例について説明する。実施例 図1に示す構造のセラミック基板1の表面に導体層3
を、スパッタリングで0.5μm 厚の銅膜を形成し、感
光性レジストを塗布し、露光現像してレジストをパター
ニングした後エッチングすることにより形成し、この導
体層3と反対側にコバール製で導体層3に電気的に接続
された信号取り出しピン2を銀ろう付けにより取り付け
た。そして、図4に示すように、ピン2側の先端部にカ
ーボンペースト4を塗布し、ペースト4が未乾燥の状態
でアルミ箔5の表面に押しつけ、120℃で2時間の条
件で乾燥してアルミ箔5をピン2の先端に取り付けた。
An actual example will be described below. Example A conductor layer 3 is formed on the surface of a ceramic substrate 1 having the structure shown in FIG.
Is formed by forming a copper film having a thickness of 0.5 μm by sputtering, applying a photosensitive resist, exposing and developing to pattern the resist, and then etching. The conductor is made of Kovar on the side opposite to the conductor layer 3. Signal take-out pins 2 electrically connected to layer 3 were attached by silver brazing. Then, as shown in FIG. 4, the carbon paste 4 is applied to the tip of the pin 2 side, and the paste 4 is pressed against the surface of the aluminum foil 5 in an undried state, and dried at 120 ° C. for 2 hours. The aluminum foil 5 was attached to the tip of the pin 2.

【0015】アルミ箔5付きのセラミック基板1を、図
7に示すように、金属製の箱11に入れて、アルミ箔5
と金属製の箱11との間に緩衝材として金属製のスポン
ジ13を介すことにより、アルミ箔5と金属製の箱11
との電気的な接続を行った。金属製の箱11とセラミッ
ク基板1との間には、図7に示すように、シール用のリ
ング12を介在させ、銅のめっき液の中にセラミック基
板1を入れてめっきを行ってもピン2側へはめっき液が
供給されないので、ピン2側はめっきされない。その
際、金属製の箱11と金属製の箱11を取り付けためっ
き治具を介して給電を行い、また導体層3の厚みを10
μm とした。
The ceramic substrate 1 with the aluminum foil 5 is placed in a metal box 11 as shown in FIG.
By inserting a metal sponge 13 as a cushioning material between the metal box 11 and the metal box 11, the aluminum foil 5 and the metal box 11
And made an electrical connection with. As shown in FIG. 7, a sealing ring 12 is interposed between the metal box 11 and the ceramic substrate 1, and even if the ceramic substrate 1 is placed in a copper plating solution and plating is performed, a pin is formed. Since the plating solution is not supplied to the 2 side, the pin 2 side is not plated. At that time, power is supplied through the metal box 11 and the plating jig to which the metal box 11 is attached, and the thickness of the conductor layer 3 is set to 10 mm.
μm.

【0016】その後に金属製の箱11からセラミック基
板1を取り出し、ピン2からアルミ箔5を剥した。この
際、電気伝導性のペースト4はピン2から外れ、アルミ
箔5側についたままであった。その結果、300箇所の
配線パターンのうちめっき不良はなかった。比較のた
め、電気伝導性ペースト4を塗布しないで、単にアルミ
箔5をピン2に接触させるだけの配置でめっきを行った
物では、10%の配線はめっきがされていなかった。
After that, the ceramic substrate 1 was taken out from the metal box 11 and the aluminum foil 5 was peeled off from the pins 2. At this time, the electrically conductive paste 4 was detached from the pin 2 and remained attached to the aluminum foil 5 side. As a result, there was no plating failure in the wiring patterns at 300 locations. For comparison, 10% of the wiring was not plated in the product in which the electroconductive paste 4 was not applied and the aluminum foil 5 was simply brought into contact with the pins 2 for plating.

【0017】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変形、変更が可能である。例え
ば、上述した実施例では、セラミック基板表面に一層の
導体層を設けているが、導体層と絶縁層とを交互に形成
した多層構造の物でも、表面に露出している導体層に対
して、本発明が好適に適用できることは明かである。ま
た、上述した実施例では、信号取り出し部にピンを立設
した例について説明したが、ピンを立設しない電極状の
信号取り出し部だけの場合でも、本発明が好適に適用で
きることは明かである。
The present invention is not limited to the above-described embodiments, but various modifications and changes can be made. For example, in the embodiment described above, one conductor layer is provided on the surface of the ceramic substrate, but even in the case of a multilayer structure in which conductor layers and insulating layers are alternately formed, the conductor layer exposed on the surface It is obvious that the present invention can be preferably applied. Further, in the above-mentioned embodiment, the example in which the pin is erected on the signal take-out portion has been described, but it is clear that the present invention can be suitably applied even in the case of only the electrode-like signal take-out portion without the pin being erected. .

【0018】[0018]

【発明の効果】以上の説明から明らかなように、本発明
によれば、信号取り出し部または表面導体層に電気伝導
性の溶液上のペースト層を設けて、このペースト層を介
して給電しているため、膜状の金属箔を接触させる場合
に比べて電気的接続の信頼性を高めることができる。ま
た、めっき用のダミー電極を必要としないため、電解め
っき用の配線が多層回路基板の中に残されることがな
く、多層回路基板の性能が向上するとともに、剥離可能
なペーストを給電用に使用しているため、電解めっき後
に電気給電部を除去する作業を容易にすることができ
る。
As is apparent from the above description, according to the present invention, a paste layer on an electrically conductive solution is provided in the signal extracting portion or the surface conductor layer, and power is supplied through this paste layer. Therefore, the reliability of the electrical connection can be improved as compared with the case where the film-shaped metal foil is contacted. Also, because no dummy electrode for plating is required, the wiring for electrolytic plating is not left in the multilayer circuit board, improving the performance of the multilayer circuit board and using a peelable paste for power supply. Therefore, the work of removing the electric power feeding portion after the electrolytic plating can be facilitated.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の製造方法における電解めっきの対象と
なる多層回路基板の一例の構成を示す図である。
FIG. 1 is a diagram showing a configuration of an example of a multilayer circuit board which is an object of electrolytic plating in a manufacturing method of the present invention.

【図2】本発明における導体層または信号取り出し部へ
の電解めっきの方法を説明するためのフローチャートで
ある。
FIG. 2 is a flow chart for explaining a method of electrolytic plating on a conductor layer or a signal extraction portion according to the present invention.

【図3】本発明における信号取り出し部から導体層に給
電する場合の電気伝導性ペーストの成形方法の一例を示
す図である。
FIG. 3 is a diagram showing an example of a method for molding an electrically conductive paste when power is supplied to a conductor layer from a signal extracting portion according to the present invention.

【図4】本発明における信号取り出し部から導体層に給
電する場合の電気伝導性ペーストの成形方法の他の例を
示す図である。
FIG. 4 is a diagram showing another example of a method for molding an electrically conductive paste when power is supplied to a conductor layer from a signal extracting portion according to the present invention.

【図5】本発明における信号取り出し部から導体層に給
電する場合の電気伝導性ペーストの成形方法のさらに他
の例を示す図である。
FIG. 5 is a diagram showing still another example of the method for molding the electrically conductive paste in the case where power is supplied to the conductor layer from the signal extracting portion according to the present invention.

【図6】本発明における導体層から信号取り出し部に給
電する場合の電気伝導性ペーストの成形方法の一例を示
す図である。
FIG. 6 is a diagram showing an example of a method of molding an electrically conductive paste when power is supplied from a conductor layer to a signal extracting portion according to the present invention.

【図7】本発明における電解めっき時の状態を示す図で
ある。
FIG. 7 is a diagram showing a state during electrolytic plating according to the present invention.

【図8】従来における電解めっき時の状態を示す図であ
る。
FIG. 8 is a diagram showing a state during conventional electrolytic plating.

【符号の説明】[Explanation of symbols]

1 セラミック基板 2 ピン 3 導体層 4 電気伝導性ペースト 5 金属箔 11 金属製の箱 12 金属製のスポンジ 13 リング 1 Ceramic Substrate 2 Pin 3 Conductor Layer 4 Electrically Conductive Paste 5 Metal Foil 11 Metal Box 12 Metal Sponge 13 Ring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 9355−4M H01L 23/12 P ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location 9355-4M H01L 23/12 P

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板と、セラミック基板の表
面あるいは絶縁層を介した表面に形成された導体層と、
セラミック基板の表面に形成され、導体層と電気的に接
続された信号取り出し部とからなる多層回路基板の製造
方法において、前記信号取り出し部(または導体層)に
電気伝導性のペーストを塗布してペースト層を設け、ペ
ースト層と信号取り出し部(または導体層)を介して導
体層(または信号取り出し部)に給電して電解めっきを
行い、導体層(または信号取り出し部)の表面にめっき
層を形成して導体層(または信号取り出し部)の厚みを
制御した後、ペースト層を除去することを特徴とする多
層回路基板の製造方法。
1. A ceramic substrate, and a conductor layer formed on the surface of the ceramic substrate or on the surface via an insulating layer,
In a method for manufacturing a multilayer circuit board, which is formed on a surface of a ceramic substrate and includes a signal takeout portion electrically connected to a conductor layer, an electrically conductive paste is applied to the signal takeout portion (or the conductor layer). Providing a paste layer, supplying power to the conductor layer (or signal extraction part) through the paste layer and the signal extraction part (or conductor layer) to perform electroplating, and deposit a plating layer on the surface of the conductor layer (or signal extraction part). A method for manufacturing a multilayer circuit board, which comprises forming and controlling the thickness of a conductor layer (or a signal extraction portion), and then removing the paste layer.
【請求項2】 前記導体層(または信号取り出し部)へ
の給電を、前記ペースト層をめっき治具の電気伝導性部
に接続させて行う請求項1記載の多層回路基板の製造方
法。
2. The method for manufacturing a multilayer circuit board according to claim 1, wherein power is supplied to the conductor layer (or the signal extracting portion) by connecting the paste layer to an electrically conductive portion of a plating jig.
【請求項3】 前記信号取り出し部に信号取り出しピン
を設けた請求項1記載の多層回路基板の製造方法。
3. The method for manufacturing a multilayer circuit board according to claim 1, wherein the signal take-out portion is provided with a signal take-out pin.
JP21693292A 1992-08-14 1992-08-14 Manufacture of multilayer circuit board Withdrawn JPH0669370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21693292A JPH0669370A (en) 1992-08-14 1992-08-14 Manufacture of multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21693292A JPH0669370A (en) 1992-08-14 1992-08-14 Manufacture of multilayer circuit board

Publications (1)

Publication Number Publication Date
JPH0669370A true JPH0669370A (en) 1994-03-11

Family

ID=16696190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21693292A Withdrawn JPH0669370A (en) 1992-08-14 1992-08-14 Manufacture of multilayer circuit board

Country Status (1)

Country Link
JP (1) JPH0669370A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7661933B2 (en) 2002-04-08 2010-02-16 Techno Takatsuki Co., Ltd. Electromagnetic vibrating type diaphragm pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7661933B2 (en) 2002-04-08 2010-02-16 Techno Takatsuki Co., Ltd. Electromagnetic vibrating type diaphragm pump

Similar Documents

Publication Publication Date Title
CN1842254B (en) Double-sided wiring board fabrication method and double-sided wiring board
US5326412A (en) Method for electrodepositing corrosion barrier on isolated circuitry
KR100427794B1 (en) Method of manufacturing multilayer wiring board
JPH04245693A (en) Three-dimensional electrodepositing circuit
KR850001363B1 (en) Method for manufacturing a fine patterned thick film conductor structure
US6632343B1 (en) Method and apparatus for electrolytic plating of surface metals
US6241868B1 (en) Method for electroplating a film onto a substrate
JPH08330710A (en) Metal plating working method for electrode portion of printed wiring board
JPH0669370A (en) Manufacture of multilayer circuit board
US6230402B1 (en) Electrical contact termination for a flexible circuit
GB939394A (en) Improved metal-supported electric circuit arrays
TW593778B (en) A method for applying copper on substrates
JPH0312791B2 (en)
JPH10206462A (en) Manufacture of prove structure
CN102055056A (en) Flexible thin antenna and manufacturing method thereof
JP3828205B2 (en) Method for manufacturing transfer member and transfer member
JPH0410236B2 (en)
JPS601889A (en) Method of producing circuit board
JPH11295339A (en) Inspection jig
JPS6372189A (en) Manufacture of circuit board
JPH11284316A (en) Formation of conductor pattern of wiring board
JPH07302665A (en) Manufacture of connecting member
JP4635395B2 (en) Manufacturing method of semiconductor circuit inspection jig
JP4114235B2 (en) Inspection jig
CN115884525A (en) Novel gold electroplating process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102