JPH066711Y2 - Ｆｅｔ整流を用いた多出力電源装置 - Google Patents
Ｆｅｔ整流を用いた多出力電源装置Info
- Publication number
- JPH066711Y2 JPH066711Y2 JP1987163526U JP16352687U JPH066711Y2 JP H066711 Y2 JPH066711 Y2 JP H066711Y2 JP 1987163526 U JP1987163526 U JP 1987163526U JP 16352687 U JP16352687 U JP 16352687U JP H066711 Y2 JPH066711 Y2 JP H066711Y2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- fet
- pwm control
- converter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案はスイッチ電源に係り、特にFET整流を用いた多
出力電源装置に関するものである。
出力電源装置に関するものである。
従来、この種の多出力電源においては、第１のコンバー
タは帰還制御し、その他のコンバータはシリーズドロッ
パーなどで制御していた。
タは帰還制御し、その他のコンバータはシリーズドロッ
パーなどで制御していた。
上述した従来の多出力電源は、シリーズドロッパーなど
で制御している部分のロスが大きいという問題点があっ
た。
で制御している部分のロスが大きいという問題点があっ
た。
本考案のFET整流を用いた多出力電源装置は、出力電圧
を第１のPWM制御回路でクロック信号に変換しパルスト
ランスを介して主スイッチをオンオフする第１のコンバ
ータと、逆方向に直列接続された２つのFETからなりこ
の第１のコンバータの主トランスに設けられた３次巻線
に直列に挿入されるFETスイッチと平滑回路からなる第
２のコンバータと、上記パルストランスに３次巻線を設
けこの３次巻線の一端を前記FETスイッチのチャネル側
に接続し他端をフォトカプラの２次側を介してそのFET
スイッチのゲート側に接続したFET駆動回路と、上記第
１のPWM制御回路と同期し上記第２のコンバータの出力
電圧を検出しクロック信号に変換する第２のPWM制御回
路とを備え、この第２のPWM制御回路の出力を上記フォ
トカプラの１次側に接続したものである。
を第１のPWM制御回路でクロック信号に変換しパルスト
ランスを介して主スイッチをオンオフする第１のコンバ
ータと、逆方向に直列接続された２つのFETからなりこ
の第１のコンバータの主トランスに設けられた３次巻線
に直列に挿入されるFETスイッチと平滑回路からなる第
２のコンバータと、上記パルストランスに３次巻線を設
けこの３次巻線の一端を前記FETスイッチのチャネル側
に接続し他端をフォトカプラの２次側を介してそのFET
スイッチのゲート側に接続したFET駆動回路と、上記第
１のPWM制御回路と同期し上記第２のコンバータの出力
電圧を検出しクロック信号に変換する第２のPWM制御回
路とを備え、この第２のPWM制御回路の出力を上記フォ
トカプラの１次側に接続したものである。
本考案においては、従来シリーズドロッパーで制御して
いた部分をFET整流に置き換えることにより、２次側整
流を可能にし、第２のPWM制御回路は第１のPWM制御回路
と同期したクロックで動作しており、パルストランスを
介して誘起されたクロック信号の一部をフォトカプラを
介して阻止する。
いた部分をFET整流に置き換えることにより、２次側整
流を可能にし、第２のPWM制御回路は第１のPWM制御回路
と同期したクロックで動作しており、パルストランスを
介して誘起されたクロック信号の一部をフォトカプラを
介して阻止する。
以下、図面に基づき本考案の実施例を詳細に説明する。
第１図は本考案の一実施例を示す構成図である。
図において、１は直流電源である。２は変成器、３はこ
の変成器２に矩形波を誘起させる主スイッチ、４は整流
平滑回路、５はこの整流平滑回路４の出力電圧と予め設
定した基準電圧とを比較しクロックを発生するPWM(Puls
e Width Modulation)制御回路、６はスイッチ３および
後述するFETスイッチを駆動するパルストランスで、こ
れらは出力電圧をPWM制御回路５でクロック信号に変換
しパルストランス６を介して主スイッチ３をオンオフす
る第１のコンバータを構成している。７は、電力整流用
MOS-FETに存在する内蔵ダイオードによる導通を阻止す
るため、この２つの電力整流用MOS-FETのドレインおよ
びゲートを共通にして逆方向に直列接続し、各ソースを
チャネル側とし、両ゲートをゲート側とするFETスイッ
チ、８は変成器２の３次巻線出力の平滑回路で、これら
は上記第１のコンバータの主トランス（変成器２）に３
次巻線を設けこの３次巻線に直列に設けたFETスイッチ
７と平滑回路８からなる第２のコンバータを構成してい
る。そして、パルストランス６に３次巻線を設けこの３
次巻線の一端をFETスイッチ７のソースに接続し他端を
後述するフォトカプラの２次側を介してFETスイッチ７
のゲートに接続してFET駆動回路を構成している。９は
平滑回路８の出力電圧と予め設定した基準電圧とを比較
しクロックを発生するPWM制御回路で、このPWM制御回路
９は上記第１のPWM制御回路５と同期し上記第２のコン
バータの出力電圧を検出しクロック信号に変換する第２
のPWM制御回路を構成している。１０はPWM制御回路９の
出力クロックによりFETスイッチ７のオン時間の一部を
阻止するフォトカプラである。そして、PWM制御回路９
の出力は上記フォトカプラ１０の１次側に接続されてい
る。
の変成器２に矩形波を誘起させる主スイッチ、４は整流
平滑回路、５はこの整流平滑回路４の出力電圧と予め設
定した基準電圧とを比較しクロックを発生するPWM(Puls
e Width Modulation)制御回路、６はスイッチ３および
後述するFETスイッチを駆動するパルストランスで、こ
れらは出力電圧をPWM制御回路５でクロック信号に変換
しパルストランス６を介して主スイッチ３をオンオフす
る第１のコンバータを構成している。７は、電力整流用
MOS-FETに存在する内蔵ダイオードによる導通を阻止す
るため、この２つの電力整流用MOS-FETのドレインおよ
びゲートを共通にして逆方向に直列接続し、各ソースを
チャネル側とし、両ゲートをゲート側とするFETスイッ
チ、８は変成器２の３次巻線出力の平滑回路で、これら
は上記第１のコンバータの主トランス（変成器２）に３
次巻線を設けこの３次巻線に直列に設けたFETスイッチ
７と平滑回路８からなる第２のコンバータを構成してい
る。そして、パルストランス６に３次巻線を設けこの３
次巻線の一端をFETスイッチ７のソースに接続し他端を
後述するフォトカプラの２次側を介してFETスイッチ７
のゲートに接続してFET駆動回路を構成している。９は
平滑回路８の出力電圧と予め設定した基準電圧とを比較
しクロックを発生するPWM制御回路で、このPWM制御回路
９は上記第１のPWM制御回路５と同期し上記第２のコン
バータの出力電圧を検出しクロック信号に変換する第２
のPWM制御回路を構成している。１０はPWM制御回路９の
出力クロックによりFETスイッチ７のオン時間の一部を
阻止するフォトカプラである。そして、PWM制御回路９
の出力は上記フォトカプラ１０の１次側に接続されてい
る。
第２図は第１図の動作説明に供する各部の波形図で、
(a)はパルストランス６の巻線におけるクロック信号V1
を示したものであり、(b)はパルストランス６の巻線に
おけるクロック信号V2、(c)はフォトカプラ１０の２次
側を通過したクロック信号V3を示したものである。そし
て、第２図(a)におけるＯＮ，ＯＦＦは主スイッチ３の
ＯＮおよびＯＦＦ期間を示し、第２図(c)におけるＯ
Ｎ，ＯＦＦはFETスイッチ７がＯＮしている期間および
ＯＦＦしている期間を示す。
(a)はパルストランス６の巻線におけるクロック信号V1
を示したものであり、(b)はパルストランス６の巻線に
おけるクロック信号V2、(c)はフォトカプラ１０の２次
側を通過したクロック信号V3を示したものである。そし
て、第２図(a)におけるＯＮ，ＯＦＦは主スイッチ３の
ＯＮおよびＯＦＦ期間を示し、第２図(c)におけるＯ
Ｎ，ＯＦＦはFETスイッチ７がＯＮしている期間および
ＯＦＦしている期間を示す。
つぎに第１図に示す実施例の動作を第２図を参照して説
明する。
明する。
まず、変成器２と整流平滑回路４およびPWM制御回路５
ならびにパルストランス６と主スイッチ３からなるルー
プは通常のPWMによる帰還系である。つぎに、PWM制御回
路９はPWM制御回路５と同期したクロックで動作してお
り、パルストランス６を介して誘起されたクロック信号
V2（第２図(b)V2参照）の一部をフォトカプラ１０を介
して阻止する（第２図(c)V3参照）。
ならびにパルストランス６と主スイッチ３からなるルー
プは通常のPWMによる帰還系である。つぎに、PWM制御回
路９はPWM制御回路５と同期したクロックで動作してお
り、パルストランス６を介して誘起されたクロック信号
V2（第２図(b)V2参照）の一部をフォトカプラ１０を介
して阻止する（第２図(c)V3参照）。
このようにして、平滑回路８の出力電圧を制御する。
以上説明したように、本考案は、多出力電源において従
来シリーズドロッパーで制御していた部分をFET整流に
置き換えることにより、２次側整流が可能になり、小型
・高効率化ができる効果がある。
来シリーズドロッパーで制御していた部分をFET整流に
置き換えることにより、２次側整流が可能になり、小型
・高効率化ができる効果がある。
第１図は本考案の一実施例を示す構成図、第２図は第１
図の動作説明に供する各部の波形図である。 １……直流電源、２……変成器、３……主スイッチ、４
……整流平滑回路、５……PWM制御回路、６……パルス
トランス、７……FETスイッチ、８……平滑回路、９…
…PWM制御回路、１０……フォトカプラ。
図の動作説明に供する各部の波形図である。 １……直流電源、２……変成器、３……主スイッチ、４
……整流平滑回路、５……PWM制御回路、６……パルス
トランス、７……FETスイッチ、８……平滑回路、９…
…PWM制御回路、１０……フォトカプラ。
Claims (1)
- 【請求項１】スイッチング電源において、出力電圧を第
１のPWM制御回路でクロック信号に変換しパルストラン
スを介して主スイッチをオンオフする第１のコンバータ
と、逆方向に直列接続された２つのFETからなりこの第
１のコンバータの主トランスに設けられた３次巻線に直
列に挿入されるFETスイッチと平滑回路からなる第２の
コンバータと、前記パルストランスに３次巻線を設けこ
の３次巻線の一端を前記FETスイッチのチャネル側に接
続し他端をフォトカプラの２次側を介して該FETスイッ
チのゲート側に接続したFET駆動回路と、前記第１のPWM
制御回路と同期し前記第２のコンバータの出力電圧を検
出しクロック信号に変換する第２のPWM制御回路とを備
え、この第２のPWM制御回路の出力を前記フォトカプラ
の１次側に接続したことを特徴とするFET整流を用いた
多出力電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987163526U JPH066711Y2 (ja) | 1987-10-26 | 1987-10-26 | Ｆｅｔ整流を用いた多出力電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987163526U JPH066711Y2 (ja) | 1987-10-26 | 1987-10-26 | Ｆｅｔ整流を用いた多出力電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0169382U JPH0169382U (ja) | 1989-05-09 |
| JPH066711Y2 true JPH066711Y2 (ja) | 1994-02-16 |
Family
ID=31448324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987163526U Expired - Lifetime JPH066711Y2 (ja) | 1987-10-26 | 1987-10-26 | Ｆｅｔ整流を用いた多出力電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066711Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5600456B2 (ja) * | 2009-05-19 | 2014-10-01 | ローム株式会社 | 発光ダイオードの駆動回路およびそれを用いた発光装置およびディスプレイ装置、駆動回路の保護方法 |
-
1987
- 1987-10-26 JP JP1987163526U patent/JPH066711Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0169382U (ja) | 1989-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058026A (en) | Multiple output converter having a single transformer winding and independent output regulation | |
| EP1148627B1 (en) | A DC-to-DC power converter | |
| US7830684B2 (en) | Reverse biasing active snubber | |
| US6130828A (en) | Multiple output converter having self-synchronized pulse width modulation regulation | |
| US6188592B1 (en) | Externally-driven scheme for synchronous rectification | |
| WO2001028079A3 (en) | Drive circuits for synchronous rectifiers | |
| US6785151B2 (en) | Quasi-synchronous, magnetic amplifier regulated dc-dc converter | |
| JPH066711Y2 (ja) | Ｆｅｔ整流を用いた多出力電源装置 | |
| JPH11356044A (ja) | 共振型スイッチング電源 | |
| JP2596142Y2 (ja) | フライバック型コンバータ | |
| JPS63156585U (ja) | ||
| JPH07337006A (ja) | 同期整流回路 | |
| JP2591056Y2 (ja) | スイッチング電源装置 | |
| JP2000358364A (ja) | ２次側でｐｗｍ制御を行うコンバータ | |
| JPS642556Y2 (ja) | ||
| JPS6336230B2 (ja) | ||
| WO2000038305A1 (en) | A synchronous flyback converter | |
| JP2841794B2 (ja) | スイッチング電源装置 | |
| JP4357170B2 (ja) | 同期整流回路 | |
| JPS62161588U (ja) | ||
| JPS6425885U (ja) | ||
| JPS6430681U (ja) | ||
| JPS6333379U (ja) | ||
| JP2000184705A (ja) | 同期整流駆動回路 | |
| JPS624886U (ja) |