JPH0666458B2 - シヨツトキ−バリア形半導体装置 - Google Patents
シヨツトキ−バリア形半導体装置Info
- Publication number
- JPH0666458B2 JPH0666458B2 JP60245304A JP24530485A JPH0666458B2 JP H0666458 B2 JPH0666458 B2 JP H0666458B2 JP 60245304 A JP60245304 A JP 60245304A JP 24530485 A JP24530485 A JP 24530485A JP H0666458 B2 JPH0666458 B2 JP H0666458B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- schottky barrier
- impurity concentration
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、高周波帯、特にUHF領域における周波数混合
器、あるいは高速整流器用等に用いて効果のある、順方
向電圧（VF）の低いショットキーバリア形半導体装置に
関する。
器、あるいは高速整流器用等に用いて効果のある、順方
向電圧（VF）の低いショットキーバリア形半導体装置に
関する。
（従来の技術） 一般に、ショットキーバリア接合を有する半導体装置は
高速動作をするため、超高周波帯において周波数混合器
（ミキサー）あるいは整流回路等において有用に利用さ
れている。
高速動作をするため、超高周波帯において周波数混合器
（ミキサー）あるいは整流回路等において有用に利用さ
れている。
第２図は従来のショットキーバリアダイオード（以下、
SBDと略す）の典型的な構造を示す断面図で、従来のSBD
は、p+形シリコン（以下、Siと略す）基板１上のｐ形の
エピタキシャル（以下、Epと略す）層２に、ショットキ
ーバリア（以下、SBと略す）用金属層３を設け、その周
辺には酸化Si膜４、及びp+形領域５を配置した構造が一
般的であり、通常、ガラス封止されて流通している。
SBDと略す）の典型的な構造を示す断面図で、従来のSBD
は、p+形シリコン（以下、Siと略す）基板１上のｐ形の
エピタキシャル（以下、Epと略す）層２に、ショットキ
ーバリア（以下、SBと略す）用金属層３を設け、その周
辺には酸化Si膜４、及びp+形領域５を配置した構造が一
般的であり、通常、ガラス封止されて流通している。
ところで、そのようなガラス封止形のSBDにおいては、S
B用金属層３を蒸着し、パターニングした後、約700℃の
加熱下において封止することになるが、この時、一般に
SBの高さが変化する。たとえば、n+層の上にｎ層を形成
したｎオンn+形単結晶Siに対してチタン層を蒸着により
形成し、それをパターニング後、ガラス封止すると、SB
の高さは約0.1V以上も高くなる。そのため、順方向電圧
VFが高くなることになる。
B用金属層３を蒸着し、パターニングした後、約700℃の
加熱下において封止することになるが、この時、一般に
SBの高さが変化する。たとえば、n+層の上にｎ層を形成
したｎオンn+形単結晶Siに対してチタン層を蒸着により
形成し、それをパターニング後、ガラス封止すると、SB
の高さは約0.1V以上も高くなる。そのため、順方向電圧
VFが高くなることになる。
一般にｎ形とｐ形の半導体に対して同一金属を用いた場
合、そのSBの高さをそれぞれφBn、φBPとすれば、φBn
＋φBP≒Egである。ここでEgは半導体のバンドギャップ
である。この事からｐオンp+形Siを使用すれば、上記し
たガラス封止時の順方向電圧VFの低下を実現できること
になる。また、ｐオンp+形Siを使用するものは、低順方
向電圧特性を実現するために、第２図で示した構造のSB
Dにおけるｐ形Ep層２の厚さは、１μｍ以下に薄くされ
た直列抵抗の低減がはかられている。
合、そのSBの高さをそれぞれφBn、φBPとすれば、φBn
＋φBP≒Egである。ここでEgは半導体のバンドギャップ
である。この事からｐオンp+形Siを使用すれば、上記し
たガラス封止時の順方向電圧VFの低下を実現できること
になる。また、ｐオンp+形Siを使用するものは、低順方
向電圧特性を実現するために、第２図で示した構造のSB
Dにおけるｐ形Ep層２の厚さは、１μｍ以下に薄くされ
た直列抵抗の低減がはかられている。
（発明が解決しようとする問題点） しかしながら、上述した理由で低順方向電圧VF特性のSB
Dは、ｐ形Ep層２とp+形Si基板１が用いられることがあ
るが、Ep成長時にp+形Si基板１（第２図）から不純物が
拡散するため、p+Si基板１と、ｐ形Ep層２との境界にお
ける不純物濃度のプロファイルは必ずしも急峻ではな
く、そのため、ｐ形Ep層２の厚さとして約0.5μｍを再
現性よく得ることが従来困難であった。
Dは、ｐ形Ep層２とp+形Si基板１が用いられることがあ
るが、Ep成長時にp+形Si基板１（第２図）から不純物が
拡散するため、p+Si基板１と、ｐ形Ep層２との境界にお
ける不純物濃度のプロファイルは必ずしも急峻ではな
く、そのため、ｐ形Ep層２の厚さとして約0.5μｍを再
現性よく得ることが従来困難であった。
（問題点を解決するための手段） 本発明は上述の従来のSBDの欠点に鑑みなされたもの
で、所定導電形半導体基板の一主面に、同導電形の低不
純物濃度領域と、前記低不純物濃度領域上に形成された
第１のショットキーバリア領域と、第１のショットキー
バリア領域を非接触状態で囲繞する第２のショットキー
バリア領域と、前記第２のショットキーバリア領域から
半導体基板に達する同導電形の高不純物濃度領域と、第
１のショットキーバリア領域と第２のショットキーバリ
ア領域とを導通する低不純物濃度領域表面の電荷反転層
とを備えた構成とするものである。
で、所定導電形半導体基板の一主面に、同導電形の低不
純物濃度領域と、前記低不純物濃度領域上に形成された
第１のショットキーバリア領域と、第１のショットキー
バリア領域を非接触状態で囲繞する第２のショットキー
バリア領域と、前記第２のショットキーバリア領域から
半導体基板に達する同導電形の高不純物濃度領域と、第
１のショットキーバリア領域と第２のショットキーバリ
ア領域とを導通する低不純物濃度領域表面の電荷反転層
とを備えた構成とするものである。
（作 用） 本発明は上記の構成手段により、第１のSB領域をカソー
ドとして順方向のバイアスを印加することにより、第１
及び第２の両SB領域間のシリコン表面層が反転層によっ
て導電し、その結果、直列抵抗が低減して順方向電圧VF
を著しく低減することが可能になる。
ドとして順方向のバイアスを印加することにより、第１
及び第２の両SB領域間のシリコン表面層が反転層によっ
て導電し、その結果、直列抵抗が低減して順方向電圧VF
を著しく低減することが可能になる。
なお、順方向電圧VFは、所定の順方向電流値におけるSB
D印加電圧（順方向）で定義される値であり、これか
ら、順方向電圧VFのSBD自体の抵抗、すなわち、直列抵
抗にも依存性を有するものである。
D印加電圧（順方向）で定義される値であり、これか
ら、順方向電圧VFのSBD自体の抵抗、すなわち、直列抵
抗にも依存性を有するものである。
（実施例） 以下、本発明を実施例により図面を用いて詳細に説明す
る。
る。
第１図は本発明の一実施例の構成を示す断面図であり、
第２図に示す部分と同一または同一機能の部分は同一符
号を使用しており説明を省略するが、p+形領域５は第２
図の場合と同じくチャンネルストッパの役目を果してい
る。
第２図に示す部分と同一または同一機能の部分は同一符
号を使用しており説明を省略するが、p+形領域５は第２
図の場合と同じくチャンネルストッパの役目を果してい
る。
６は中央部分のSB領域の他に、それを取り巻いた、SB用
金属層３と同一の第２のSB用金属層であり、それにより
SBはp+形領域７によってp+形Si基板１に連結させてあ
る。酸化Si膜４が上記SB用金属層３及び６の間を分離し
ている。この部分のSi表面にはｐ形Ep層２の不純物濃度
を適当に選ぶことにより反転層８が形成される。この反
転層８は上記両SB用金属層３及び６を連結するチャンネ
ルの役目を果している。
金属層３と同一の第２のSB用金属層であり、それにより
SBはp+形領域７によってp+形Si基板１に連結させてあ
る。酸化Si膜４が上記SB用金属層３及び６の間を分離し
ている。この部分のSi表面にはｐ形Ep層２の不純物濃度
を適当に選ぶことにより反転層８が形成される。この反
転層８は上記両SB用金属層３及び６を連結するチャンネ
ルの役目を果している。
このような構造のSBDにおいて、逆バイアスし、それを
次第に深くして行くと中央部のSB領域の周辺部から外側
に向って空乏層が拡がり、それに伴ってSB用金属層３及
び６を導通している反転層８が消滅して、SB容量が小さ
くなる。なお、第１図におけるp+形領域７は、必ずしも
形成しなくても同様の効果が得られるものである。
次第に深くして行くと中央部のSB領域の周辺部から外側
に向って空乏層が拡がり、それに伴ってSB用金属層３及
び６を導通している反転層８が消滅して、SB容量が小さ
くなる。なお、第１図におけるp+形領域７は、必ずしも
形成しなくても同様の効果が得られるものである。
一方、第１図の構成に順バイアスをかけると、SB用金属
層３及び６は反転層８により導通し、その結果、p+形領
域７および５を経てp+形Si基板１のアノードに接続さ
れ、従ってSBD自体の直列抵抗が低減され、その結果、
順方向電圧VFが著しく低減され特性が改善される。
層３及び６は反転層８により導通し、その結果、p+形領
域７および５を経てp+形Si基板１のアノードに接続さ
れ、従ってSBD自体の直列抵抗が低減され、その結果、
順方向電圧VFが著しく低減され特性が改善される。
以上、本発明を説明したが、より理解を助けるため次に
具体例を述べる。
具体例を述べる。
まず、ｐ形Ep層２としては、厚さ２μｍ、不純物濃度１
×1016cm-3を選んだ。SB用金属層３及び６として、Ｗ
（タングステン）合金を選び、スパッタ法によって蒸着
させた。
×1016cm-3を選んだ。SB用金属層３及び６として、Ｗ
（タングステン）合金を選び、スパッタ法によって蒸着
させた。
また、中央部分のSB領域の直径は約22μｍとした。さら
にSBDの耐圧10Vを考慮すれば反転層８の長さは５μｍで
十分であった。そして中央部のSB領域の周縁からチャン
ネルストッパの役目をするp+形領域５までを20μｍとし
た。
にSBDの耐圧10Vを考慮すれば反転層８の長さは５μｍで
十分であった。そして中央部のSB領域の周縁からチャン
ネルストッパの役目をするp+形領域５までを20μｍとし
た。
上記のような構造により、順方向電圧VFとして電流20mA
において0.2Vを得た。また、このSBDをガラス封止のUHF
用ミキサダイオードとして使用したところ、900MHzにお
ける周波数変換利得として、局部発振出力レベル10dBに
おいて、−4dBが得られた。
において0.2Vを得た。また、このSBDをガラス封止のUHF
用ミキサダイオードとして使用したところ、900MHzにお
ける周波数変換利得として、局部発振出力レベル10dBに
おいて、−4dBが得られた。
以上、本発明をSi半導体を用いた側により詳細に説明し
たが、本発明は化合物半導体を用いても実施できること
は勿論、集積化も可能である。
たが、本発明は化合物半導体を用いても実施できること
は勿論、集積化も可能である。
（発明の効果） 本発明によれば、低順方向電圧で、かつ、同順方向動作
時の直列抵抗の小さいショットキーバリアダイオードを
実現することができる。
時の直列抵抗の小さいショットキーバリアダイオードを
実現することができる。
第１図は本発明の一実施例の構成を示す断面図、第２図
は従来例の構成を示す断面図である。 １……p+形シリコン基板、２……ｐ形エピタキシャル
層、3,6……ショットキーバリア用金属層、４……酸化
シリコン膜、5,7……p+形領域、８……反転層。
は従来例の構成を示す断面図である。 １……p+形シリコン基板、２……ｐ形エピタキシャル
層、3,6……ショットキーバリア用金属層、４……酸化
シリコン膜、5,7……p+形領域、８……反転層。
Claims (1)
- 【請求項１】所定導電形半導体基板の一主面に、同導電
形の低不純物濃度領域と、前記低不純物濃度領域上に形
成された第１のショットキーバリア領域と、前記第１の
ショットキーバリア領域を非接触状態で囲繞する第２の
ショットキーバリア領域と、前記第２のショットキーバ
リア領域から前記半導体基板に達する同導電形の高不純
物濃度領域と、前記第１のショットキーバリア領域と第
２のショットキーバリア領域とを導通する前記低不純物
濃度領域表面の電荷反転層とを備えたことを特徴とする
ショットキーバリア形半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245304A JPH0666458B2 (ja) | 1985-11-02 | 1985-11-02 | シヨツトキ−バリア形半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245304A JPH0666458B2 (ja) | 1985-11-02 | 1985-11-02 | シヨツトキ−バリア形半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62106661A JPS62106661A (ja) | 1987-05-18 |
| JPH0666458B2 true JPH0666458B2 (ja) | 1994-08-24 |
Family
ID=17131682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245304A Expired - Lifetime JPH0666458B2 (ja) | 1985-11-02 | 1985-11-02 | シヨツトキ−バリア形半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666458B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5346076B2 (ja) * | 1972-01-13 | 1978-12-11 |
-
1985
- 1985-11-02 JP JP60245304A patent/JPH0666458B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62106661A (ja) | 1987-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292642A (en) | Semiconductor device | |
| US4101922A (en) | Field effect transistor with a short channel length | |
| US5028548A (en) | Method of manufacturing a planar semiconductor device having a guard ring structure | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| US3668481A (en) | A hot carrier pn-diode | |
| US4638551A (en) | Schottky barrier device and method of manufacture | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| US6562706B1 (en) | Structure and manufacturing method of SiC dual metal trench Schottky diode | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| US4200877A (en) | Temperature-compensated voltage reference diode with intermediate polycrystalline layer | |
| US3648340A (en) | Hybrid solid-state voltage-variable tuning capacitor | |
| US5612547A (en) | Silicon carbide static induction transistor | |
| US6670688B2 (en) | Semiconductor device including at least one schottky metal layer surrounding PN junction | |
| FI61773C (fi) | Tyristor med monolitiskt integrerad diod och foerfarande foer dess framstaellning | |
| JPH05259436A (ja) | ショットキバリア整流半導体装置 | |
| US3579278A (en) | Surface barrier diode having a hypersensitive {72 {30 {0 region forming a hypersensitive voltage variable capacitor | |
| JPH0666458B2 (ja) | シヨツトキ−バリア形半導体装置 | |
| JP3581027B2 (ja) | ショットキーバリア半導体装置 | |
| US3611058A (en) | Varactor diode | |
| JP3255698B2 (ja) | 高安定ツェナーダイオード | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPH10117002A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH10117000A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3625380B2 (ja) | ショットキーバリア半導体装置およびその製法 |