JPH0666430B2 - 電圧逓倍用半導体回路装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷押し上げ形といわれる電圧逓倍回路装置、
すなわち複数段のキャパシタのそれぞれに電荷を蓄積し
該電荷をキャパシタの各段ごとに電源電圧により押し上
げながら電圧を順次逓倍する半導体回路装置に関する。

〔従来の技術〕

前述の電荷押し上げ形電圧逓倍回路はキャパシタとトラ
ンジスタとの簡単な汲み合わせで電源電圧から一般的に
はその整数倍の電圧が得られる利点がある。第３図は電
源電圧Ｖの２倍の出力電圧Voを得るこの種の回路を示
す。

第３図には２個のキャパシタ11,12と４個の電界効果ト
ランジスタ51〜54が含まれており、トランジスタはいず
れもスイッチング用トランジスタであって、この内基準
電位点Ｅ側に接続された電界効果トランジスタ51にはｎ
チャネル形が、電源電位点Ｖ側とキャパシタ11,12の間
に接続された電界効果トランジスタ52〜54にｐチャネル
形が用いられている。２個のトランジスタ51,52は図でS
1で示されたスイッチング指令によって同時にオンさ
れ、他の２個のトランジスタ53,54は別のスイッチング
指令S2により同時にオンされる。これらのスイッチング
指令S1,S2は交互に与えられる。まず、スイッチング指
令S1によりトランジスタ51,52がオンするとキャパシタ1
1は図で正負の符号で示したように電源電圧Ｖに充電さ
れる。次にスイッチング指令S1,S2によりトランジスタ5
3,54がオンしたとき、キャパシタ11内の電荷はトランジ
スタ53側から電源電圧Ｖによって押し上げられかつトラ
ンジスタ54側から汲み上げられるようにしてもう一つの
キャパシタ12に移される。このようにスイッチング指令
S1,S2によってトランジスタ51,52とトランジスタ53,54
とを交互にオンさせるつど、キャパシタ11内の電荷がキ
ャパシタ12に押し上げられ、キャパシタ12は電源電圧Ｖ
の２倍の電圧２・Ｖに充電され、このキャパシタ12の電
圧が出力電圧Voとして負荷60に与えられる。この第３図
では電圧の逓倍率が２である場合を示したが、キャパシ
タとトランジスタの数を増すことにより任意の整数の逓
倍率をもつ電圧逓倍回路を構成できる。

〔発明が解決しようとする問題点〕

上述のような電圧逓倍回路はキャパシタとトランジスタ
との簡単な組み合わせで構成できるので、集積回路装置
などの半導体回路装置内への組み込み用に原理的に適し
ているが、回路内で電源電圧よりも高い電圧が発生され
るので、従来どおりの態様で半導体基板内に組み込むわ
けに行かない。これを第４図を用いて説明する。

第４図は従来からの方法で第３図中の電界効果トランジ
スタ51,53をｎ形の半導体基板１に組み込んだ状態を示
す。ｎチャネル電界効果トランジスタ51用にはｐ形のウ
エル４が拡散されており、さらにその中に強いｎ形で１
対のドレイン・ソース層５が拡散されている。ｐチャネ
ル電界効果トランジスタ53用には半導体基板１がウエル
として用いられており、強いｐ形でドレイン・ソース層
６が拡散されている。また、通常のようにドレイン・ソ
ース対間の半導体基板表面には薄いゲート酸化膜7aを介
してゲート７が設けられ、ゲートおよび半導体基板の表
面を覆う酸化膜８に明けた窓を通してゲートおよびソー
ス・ドレインに接続するように電極膜９が設けられる。

この回路装置を動作させるに当たっては、通常のように
半導体基板１が電源電位Ｖに置かれる。第３図からわか
るように、トランジスタ51のドレイン・ソースの一方は
常に基準電位Ｅにあり、他法は基準電位Ｅにあるか電源
電位Ｖになる。ドレイン・ソースが基準電位Ｅにあると
き、それと半導体基板１にかかっている電源電位Ｖとの
差は、ｎ形の半導体基板１とｐ形のウエル４との間の接
合にかかる逆方向電圧により負担される。また、トラン
ジスタ53の一方のドレイン・ソースは常に電源電位Ｖに
あり、他方のドレイン・ソースは電源電位Ｖか基準電位
Ｅになる。この他のドレイン・ソースが基準電位Ｅにあ
るときには、ｎ形の半導体基板１とｐ形のドレイン・ソ
ース層との間の接合に逆方向電圧がかかり、これによっ
て半導体基板のもつ電位Ｖとの差が負担される。従って
これら両トランジスタ51,53はスイッチング指令S1,S2に
応じて正常に動作することができる。しかし、トランジ
スタ53に対する同じ要領で同じチャネル形ではあるが高
電圧形にあるトランジスタ54を作り込んだとすると、そ
のドレイン・ソースの一方には電源電圧の２倍の出力電
圧Voが掛かることになるが、この電圧がｐ形のドレイン
・ソース層６とｎ形の半導体基板１との間の接合に順方
向に掛かることになるので、出力電圧Voが半導体基板の
持つ電源電位Ｖよりも高くなり得ない矛盾が生じる。換
言すれば、高電圧側のトランジスタ54を低電圧側のトラ
ンジスタ53と同じ要領で作り込んでも、所期の逓倍され
た出力電圧Voが得られないことになる。

本発明はかかる問題点を解決して、電圧逓倍回路を半導
体基板内に容易にかつできるだけ合理的に作り込むこと
が可能な電圧逓倍用半導体回路装置を得ることを目的と
する。

〔問題点を解決するための手段〕

本発明は、上述の目的を達成するために、複数段のキャ
パシタのそれぞれに電荷を蓄積し該電荷をキャパシタの
各段ごとに電源電圧により押し上げながら電圧を順次逓
倍するための半導体回路装置であって、基準電位点と各
キャパシタの一端との間に接続される充電用トランジス
タと、電源電位点と各キャパシタの一端との間に接続さ
れる電荷押し上げ用トランジスタと、キャパシタの他端
の相互間に接続される電荷汲み上げ用トランジスタと、
電源電位点と初段のキャパシタの他端との間に接続され
る初段の電荷汲み上げ用トランジスタとを共通の半導体
基板内に組み込んでなるものにおいて、電荷汲み上げ用
トランジスタが半導体基板から電位的に分離されかつ相
互間も電位的に分離された部分領域内にそれぞれ作り込
まれ、その部分領域がそれに作り込まれる電荷汲み上げ
用トランジスタの出力端と同電位にされることを特徴と
している。

〔作用〕

上記の構成を第１図を参照しながら説明する。第１図は
電源電圧Ｖの３倍の出力電圧Voを得る電荷押し上げ形電
圧逓倍回路を示すもので、この回路は前の第３図と原理
的には同じであるが、半導体回路装置に組み込みやすい
形に描いたものである。キャパシタ10としては電圧の逓
倍率に応じて３個のキャパシタ11〜13が用いられ、回路
内に含まれるトランジスタをオンオフさせるためのスイ
ッチング指令としてもS1〜S3の３個が順次用いられる
が、同様な要領によって任意の整数の逓倍率をもつ電圧
逓倍回路を構成できる。

図の下部に示された充電用トランジスタ20としてはスイ
ッチング指令S1,S2を受ける２個のｎチャネル電界効果
トランジスタ21,22が用いられ、これらのトランジスタ
はいずれも片側が基準電位点Ｅと接続されその反対側が
キャパシタ11,12の一端と接続される。電荷押し上げ用
トランジスタ30としてはスイッチング指令S2,S3を受け
る２個のｐチャネル電界効果トランジスタ31,32が用い
られ、これらのトランジスタはいずれも片側が電源電位
点Ｖと接続され、その反対側がキャパシタ11,12の一端
と接続される。容易にわかるように、これらの充電用ト
ランジスタ21,22および電荷押し上げ用トランジスタ31,
32のいずれもその片側が基準電位点Ｅないしは電源電位
点Ｖと接続されている以上、どのようにオンオフ動作し
てもそれらのドレイン・ソースに掛かる電圧ないしは電
位は基準電位Ｅか電源電位Ｖかであってそれ以上高い電
位にはなり得ない。一方、図の上側に示された電源汲み
上げ用トランジスタ40にはスイッチング指令S1〜S3を受
ける３個のｐチャネル電界効果トランジスタ41,42,43が
含まれ、その左端のトランジスタ41を除いてはいずれも
キャパシタ11〜13の他端の相互間に接続される。左端の
トランジスタ41だけは、その片側が電源電位Ｖと接続さ
れているが、電源電位点からの電荷の汲み上げ用と解釈
して電荷汲み上げ用トランジスタ40に機能上含まれるも
のとする。出力電圧Voは最終段のキャパシタ13から取ら
れる。

参考のため簡単にこの電圧逓倍動作を説明する。スイッ
チング指令S1が与えられたとき、充電用トランジスタ21
と電荷汲み上げ用トランジスタ41がオンしてキャパシタ
11が電源電圧Ｖに充電される。このとき電荷汲み上げ用
トランジスタ41は前述のように電源から電荷を汲み上
げ、充電用トランジスタ21はキャパシタ11の一端を基準
電位Ｅにすることにより電荷をその他端側からキャパシ
タ11に蓄積することにより充電する役目を果たす。次に
スイッチング指令S2が与えられたとき電荷押し上げ用ト
ランジスタ31と電荷汲み上げ用トランジスタ42がオンし
て、キャパシタ11内の電荷を蓄積されたときとは逆方向
に電源電圧Ｖにより押し上げるとともに、電荷汲み上げ
用トランジスタ42により汲み上げてキャパシタ12に移
す。このとき同じスイッチング指令S2により充電用トラ
ンジスタ22もオンしており、キャパシタ12の一端を基準
電位Ｅとすることにより、電荷をキャパシタ12に受け入
れてキャパシタ12を充電する役目を果たす。この際、キ
ャパシタ11中の電荷が電源電圧Ｖによって押し上げられ
ているので、キャパシタ12の充電電圧はキャパシタ11の
充電電圧と電源電圧の和つまり電源電圧Ｖの２倍とな
る。以下同様にしてスイッチング指令S3が与えられたと
きキャパシタ13が電源電圧の３倍に充電される。

次に、電荷汲み上げ用トランジスタ41〜43に掛かる電位
を考えて見ると、上述の動作からわかるようにトランジ
スタ41の左側は常に電源電位Ｖにあるが、トランジスタ
41,42の相互接続点電位は電源電位Ｖがその２倍の２・
Ｖかになり、トランジスタ42,43の相互接続点電位は２
・Ｖか３・Ｖになり、トランジスタ43の右端は常に３・
Ｖとなる。つまり、これらの電荷汲み上げ用トランジス
タに掛かる最高電位はいずれも電源電位Ｖよりも高くな
り、かつ終端のトランジスタを除いてそれぞれ電源電位
Ｖずつ異なることになる。

以上の説明からすでにわかるように、前述のような問題
が起こる原因は電荷汲み上げ用トランジスタにあり、従
って本発明では電圧逓倍回路を構成するトランジスタ中
の少なくとも電荷汲み上げ用トランジスタを半導体基板
から電位的に分離されかつ相互間も電位的に分離された
部分領域内にそれぞれ作り込む。この分離手段としては
接合分離法が最も簡単でもありかつ有効である。しか
し、接合分離法といえどもそれによって電位的に分離さ
れる部分領域のまわりには分離領域を設けることが必要
でそれだけ半導体基板のもつ面積が食われることになる
から、各部分領域に分散して作り込むトランジスタは電
荷汲み上げ用トランジスタのみに限定するのが有利で、
充電用トランジスタと電荷押し上げ用トランジスタとは
半導体基板に直接ないしはまとめて共通の部分領域内に
作り込むようにするのが望ましい。このようにして、本
発明によれば電源より高い電圧を発生する電圧逓倍回路
を容易にかつ合理的に半導体基板内に作り込むことがで
きる。

〔実施例〕

以下、第２図を参照しながら本発明の実施例を説明す
る。同図は第１図の充電用トランジスタ21と電荷押し上
げ用トランジスタ31と電荷汲み上げ用トランジスタ41と
は半導体基板１内に作り込んだ状態を示し、この例では
電荷汲み上げ用トランジスタ41等は各部分領域３内に，
充電用トランジスタ21および電荷押し上げ用トランジス
タ31等はまとめてそれらに共通の別の部分領域３内に作
り込まれる。

この実施例における半導体基板１はｐ形であって、その
上に高抵抗性のエピタキシャル層をｎ形で所定の厚みに
成長させた上で、その表面から強いｎ形で分離領域２を
半導体基板１に達するように深く拡散させることによ
り、エピタキシャル層を分離領域２によってそれぞれ取
り囲まれた複数個の部分領域３に分割する。半導体基板
１に対してはこの実施例の場合図示のように基準電位Ｅ
が与えられ、各部分領域３にはその中に作り込まれるト
ランジスタを介して正の電源電位Ｖまたはその逓倍され
た電位が掛かるので、ｎ形の部分領域３とｐ形の半導体
基板１との間の接合には常に逆方向電圧が掛かることに
なり、これによって各部分領域３は半導体基板１から電
位的に接合分離され、かつ部分領域３の相互間も電位的
に分離される。

ｎ形の部分領域３は前の第４図の場合の半導体基板１に
対応する役目を果たし、前と同様にｎチャネル形の充電
用トランジスタ21用にはｐ形のウエル４と強いｎ形の１
対のドレイン・ソース層５が部分領域３に拡散される。
ｐチャネル形の電荷押し上げ用トランジスタ31および電
荷汲み上げ用トランジスタ41用にはそれぞれ用の部分領
域３に強いｐ形のドレイン・ソース層６が拡散される。
前と同様に各トランジスタ用にはゲート酸化膜7aとゲー
ト７とが設けられ、それらを覆う酸化膜８を被着した上
でその窓を通して各ドレイン・ソース層およびゲートと
の接続用に電極膜９が設けられる。この際、各電界効果
トランジスタのいわゆるサブストレートが第１図のよう
にドレイン・ソースの一方と接続するため、接続対応個
所における電極膜９はドレイン・ソース層５または６と
ウエル４または部分領域３とを図示のように短絡するよ
うに設けられる。なお、図示以外の充電用トランジスタ
22および電荷押し上げ用トランジスタ32は図の左側の部
分領域３内に紙面と直角な方向に並べて作り込まれ、電
荷汲み上げ用トランジスタ42,43は同様に右側の部分領
域３と紙面と直角方向に並んで設けられた個別の部分領
域３内にそれぞれ作り込まれる。

第２図の上側には図示のトランジスタ21,32,41のドレイ
ン・ソースとゲート間の接続の概要が第１図と対応して
示されている。これらの接続は酸化膜８上に被着された
ふつうはアルミの図示しない配線膜によってなされ、ふ
つうはさらにその上に保護膜が被着される。キャパシタ
11はこの半導体回路装置に対して外付けとすることもで
きるが、その中に作り込まれる電圧逓倍回路に用いられ
るキャパシタの容量にさほど大きいものが必要とされな
いので、配線膜用のアルミ膜を一部利用して絶縁膜とそ
れを間に挟む２層のアルミ膜によって例えば分離領域２
上のいわば遊んでいる場所を活用して半導体回路装置内
に作り込んでしまうのが有利である。

このようにして本発明によれば、逓倍された電圧を扱う
電荷汲み上げ用トランジスタのみをそれぞれ独立した部
分領域内に作り込むことによって回路内の他の部分と電
位的に確実に分離しながら、電圧逓倍回路を合理化され
た全体配置で半導体基板の小面積内に作り込むことがで
きる。なお、実施例に示したトランジスタの種類、各拡
散層の導電形やその具体的な配置の態様等はあくまで例
であって、本発明はその要旨の範囲内で種々の態様で実
施が可能なことはいうまでもない。

〔発明の効果〕

以上のような本発明によれば、複数段のキャパシタの相
互間に接続される電荷汲み上げ用トランジスタ、及び電
源電位点と初段のキャパシタとの間に接続される初段の
電荷汲み上げ用トランジスタを、半導体基板から電位的
に分離されかつ相互間も電位的に分離された部分領域内
にそれぞれ作り込み、その部分領域がそれに作り込まれ
る電荷汲み上げ用トランジスタの出力端と同電位にされ
るようにして、回路の動作時に逓倍された電圧を扱う電
荷汲み上げ用トランジスタを半導体基板および回路内の
他のトランジスタから確実に電位的に分離された状態で
動作させることにより所望の逓倍率の電圧を半導体回路
装置内で発生させることができる。また、本発明の上記
の構成によって電位分離するトランジスタ数を必要最低
限に抑えながら電圧逓倍回路を合理的な配置で半導体基
板内の小面積内に作り込むことが可能になる。

【図面の簡単な説明】

第１図および第２図が本発明に関し、第１図は本発明に
より半導体回路装置化すべき電圧逓倍回路を逓倍率が３
の場合について示す回路図、第２図は該回路を半導体基
板内に作り込んだ例を示す半導体回路装置の縦断面図で
ある。第３図以降は従来技術に関し、第３図は逓倍率が
２の場合の電圧逓倍回路の回路図、第４図はそれに含ま
れる若干のトランジスタを従来技術により作り込んだ半
導体回路装置の縦断面図である。図において、 1:半導体基板、2:接合分離のための分離領域、3:部分領
域ないしはエピタキシャル層、4:ウエル、5,6:ドレイン
・ソース層、7:ゲート、7a:ゲート酸化膜、8:酸化膜、
9:電極膜、10,11〜13:キャパシタ、20,21〜22:充電用ト
ランジスタ、30,31〜32:電荷押し上げ用トランジスタ、
40,41〜43:電荷汲み上げ用トランジスタ、E:基準電位点
ないしは基準電位、S1〜S3:スイッチング指令、V:電源
電位点ないしは電源電位、Vo:逓倍された出力電圧、で
ある。

Claims (4)

【特許請求の範囲】
1. 【請求項１】複数段のキャパシタのそれぞれに電荷を蓄
   積し該電荷をキャパシタの各段ごとに電源電圧により押
   し上げながら電圧を順次逓倍するための半導体回路装置
   であって、基準電位点と各キャパシタの一端との間に接
   続される充電用トランジスタと、電源電位点と各キャパ
   シタの一端との間に接続される電荷押し上げ用トランジ
   スタと、キャパシタの他端の相互間に接続される電荷汲
   み上げ用トランジスタと、電源電位点と初段のキャパシ
   タの他端との間に接続される初段の電荷汲み上げ用トラ
   ンジスタとを共通の半導体基板内に組み込んでなるもの
   において、電荷汲み上げ用トランジスタが半導体基板か
   ら電位的に分離されかつ相互間も電位的に分離された部
   分領域内にそれぞれ作り込まれ、その部分領域がそれに
   作り込まれる電荷汲み上げ用トランジスタの出力端と同
   電位にされることを特徴とする電圧逓倍用半導体回路装
   置。
2. 【請求項２】特許請求の範囲第１項記載の半導体回路装
   置において、部分領域が半導体基板から接合分離される
   ことを特徴とする電圧逓倍用半導体回路装置。
3. 【請求項３】特許請求の範囲第１項記載の半導体回路装
   置において、充電用トランジスタと電荷押し上げ用トラ
   ンジスタとが半導体基板から電位的に分離された共通の
   部分領域内に作り込まれることを特徴とする電圧逓倍用
   半導体回路装置。
4. 【請求項４】特許請求の範囲第１項記載の半導体回路装
   置において、トランジスタが電界効果トランジスタであ
   ることを特徴とする電圧逓倍用半導体回路装置。