JPH066632A - マルチ画面表示装置およびその方法 - Google Patents
マルチ画面表示装置およびその方法Info
- Publication number
- JPH066632A JPH066632A JP4183097A JP18309792A JPH066632A JP H066632 A JPH066632 A JP H066632A JP 4183097 A JP4183097 A JP 4183097A JP 18309792 A JP18309792 A JP 18309792A JP H066632 A JPH066632 A JP H066632A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pattern
- screen
- test signal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C67/00—Shaping techniques not covered by groups B29C39/00 - B29C65/00, B29C70/00 or B29C73/00
- B29C67/004—Closing perforations or small holes, e.g. using additional moulding material
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Controls And Circuits For Display Device (AREA)
- Studio Circuits (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】各画面における表示画面サイズ並びに表示位置
のずれ調整を行うだけで、マルチ画面全体の歪みを補正
し得るマルチ画面表示装置およびその方法を実現する。 【構成】複数のディスプレイＤＳＰと、１つの映像をデ
ィスプレイ数分に分割して各ディスプレイＤＳＰに分配
するプロセッサ２を有し、複数のディスプレイＤＳＰで
１つの画面を構成するマルチ画面表示装置において、個
々のディスプレイＤＳＰに対して表示画面サイズおよび
表示位置のずれがわかるパターンからなるテスト信号Ｔ
ＳＴを発生するテスト信号発生器１を設け、テスト信号
ＴＳＴをプロセッサ２に入力し、個々のディスプレイＤ
ＳＰにそれぞれ分割したテストパターンを表示させて、
個々のディスプレイＤＳＰごとに表示画面サイズおよび
表示位置のずれ調整を行う。
のずれ調整を行うだけで、マルチ画面全体の歪みを補正
し得るマルチ画面表示装置およびその方法を実現する。 【構成】複数のディスプレイＤＳＰと、１つの映像をデ
ィスプレイ数分に分割して各ディスプレイＤＳＰに分配
するプロセッサ２を有し、複数のディスプレイＤＳＰで
１つの画面を構成するマルチ画面表示装置において、個
々のディスプレイＤＳＰに対して表示画面サイズおよび
表示位置のずれがわかるパターンからなるテスト信号Ｔ
ＳＴを発生するテスト信号発生器１を設け、テスト信号
ＴＳＴをプロセッサ２に入力し、個々のディスプレイＤ
ＳＰにそれぞれ分割したテストパターンを表示させて、
個々のディスプレイＤＳＰごとに表示画面サイズおよび
表示位置のずれ調整を行う。
Description
【０００１】
【産業上の利用分野】本発明は、複数のディスプレイに
１つの映像を構成させて表示するマルチ画面表示装置お
よびその方法に関するものである。
１つの映像を構成させて表示するマルチ画面表示装置お
よびその方法に関するものである。
【０００２】
【従来の技術】近年、複数のディスプレイを２×２ある
いは３×３などのマトリクス状に配列して、いわゆるマ
ルチ画面を構成し、映像の分割、分配機能を有するプロ
セッサにより１つの映像をディスプレイに分配させて、
マルチ画面上に１つの映像を構成させるマルチ画面表示
装置が実用に供されている。
いは３×３などのマトリクス状に配列して、いわゆるマ
ルチ画面を構成し、映像の分割、分配機能を有するプロ
セッサにより１つの映像をディスプレイに分配させて、
マルチ画面上に１つの映像を構成させるマルチ画面表示
装置が実用に供されている。
【０００３】マルチ画面表示装置の場合、映像信号のプ
ロセッサおよびマルチ画面を構成する各ディスプレイの
ばらつきによる表示画面サイズ並びに表示位置のわずか
なずれが、全体の画面としての不調和を生じさせる。こ
のため、マルチ画面表示装置では、表示画面サイズと表
示位置のずれに対する調整を行う必要がある。
ロセッサおよびマルチ画面を構成する各ディスプレイの
ばらつきによる表示画面サイズ並びに表示位置のわずか
なずれが、全体の画面としての不調和を生じさせる。こ
のため、マルチ画面表示装置では、表示画面サイズと表
示位置のずれに対する調整を行う必要がある。
【０００４】従来、この調整は、たとえば図７に示すよ
うに、９個のディスプレイＤＳＰを３×３のマトリクス
状に配列したマルチ画面ＭＬＴに、たとえばビデオの映
像を映し出す場合には、以下に示すような方法で行われ
ていた。
うに、９個のディスプレイＤＳＰを３×３のマトリクス
状に配列したマルチ画面ＭＬＴに、たとえばビデオの映
像を映し出す場合には、以下に示すような方法で行われ
ていた。
【０００５】すなわち、まず、各ディスプレイＤＳＰの
画面ごとに、画歪みおよび色ずれ調整を個々に行う。次
に、図７の(b) に示すように、全てのディスプレイＤＳ
Ｐに映像が映し出される、たとえばモノスコープ画面の
ような全体の歪みを視認できる映像信号を図示しないプ
ロセッサに入力し、この映像信号をディスプレイＤＳＰ
の数だけ分割させ、各分割画像を対応するディスプレイ
ＤＳＰにそれぞれ分配させて、マルチ画面ＭＬＴに１つ
の映像を構成させる。この状態で、各ディスプレイＤＳ
Ｐに映し出される画像が、上下左右に隣接するディスプ
レイＤＳＰに違和感なく正しくつながり、かつ、マルチ
画面ＭＬＴ全体の画像の歪みが無くなるように、各ディ
スプレイＤＳＰの画サイズのずれおよび表示位置のずれ
（シフト）の調整を行う。
画面ごとに、画歪みおよび色ずれ調整を個々に行う。次
に、図７の(b) に示すように、全てのディスプレイＤＳ
Ｐに映像が映し出される、たとえばモノスコープ画面の
ような全体の歪みを視認できる映像信号を図示しないプ
ロセッサに入力し、この映像信号をディスプレイＤＳＰ
の数だけ分割させ、各分割画像を対応するディスプレイ
ＤＳＰにそれぞれ分配させて、マルチ画面ＭＬＴに１つ
の映像を構成させる。この状態で、各ディスプレイＤＳ
Ｐに映し出される画像が、上下左右に隣接するディスプ
レイＤＳＰに違和感なく正しくつながり、かつ、マルチ
画面ＭＬＴ全体の画像の歪みが無くなるように、各ディ
スプレイＤＳＰの画サイズのずれおよび表示位置のずれ
（シフト）の調整を行う。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の調整方法では、実際に調整を行う場合には、各
ディスプレイＤＳＰごとに周囲のディスプレイＤＳＰの
画像とのトラッキングを取らなければならないという煩
雑な調整に加えて、マルチ画面ＭＬＴ全体の画像とのト
ラッキングを取らなければならず、調整が極めて困難
で、満足のいく調整度を得るには熟練を要するという欠
点があった。また、画面数と信号源によっては、調整不
可能なディスプレイＤＳＰが生じてしまうという問題が
ある。
た従来の調整方法では、実際に調整を行う場合には、各
ディスプレイＤＳＰごとに周囲のディスプレイＤＳＰの
画像とのトラッキングを取らなければならないという煩
雑な調整に加えて、マルチ画面ＭＬＴ全体の画像とのト
ラッキングを取らなければならず、調整が極めて困難
で、満足のいく調整度を得るには熟練を要するという欠
点があった。また、画面数と信号源によっては、調整不
可能なディスプレイＤＳＰが生じてしまうという問題が
ある。
【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、各画面における表示画面サイズ
並びに表示位置のずれ調整を行うだけで、マルチ画面全
体の歪みを補正し得るマルチ画面表示装置およびその方
法を提供することにある。
のであり、その目的は、各画面における表示画面サイズ
並びに表示位置のずれ調整を行うだけで、マルチ画面全
体の歪みを補正し得るマルチ画面表示装置およびその方
法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のマルチ画面表示装置では、複数のディスプ
レイと、１つの映像をディスプレイ数分に分割して各デ
ィスプレイに分配する手段を有し、複数のディスプレイ
で１つの画面を構成するマルチ画面表示装置であって、
個々のディスプレイに対して表示画面サイズおよび表示
位置のずれがわかるパターンからなるテスト信号を発生
する手段を設け、テスト信号を上記映像分割手段に入力
し、個々のディスプレイにそれぞれ上記テストパターン
を表示させて、個々のディスプレイごとに表示画面サイ
ズおよび表示位置のずれ調整を行うようにした。
め、本発明のマルチ画面表示装置では、複数のディスプ
レイと、１つの映像をディスプレイ数分に分割して各デ
ィスプレイに分配する手段を有し、複数のディスプレイ
で１つの画面を構成するマルチ画面表示装置であって、
個々のディスプレイに対して表示画面サイズおよび表示
位置のずれがわかるパターンからなるテスト信号を発生
する手段を設け、テスト信号を上記映像分割手段に入力
し、個々のディスプレイにそれぞれ上記テストパターン
を表示させて、個々のディスプレイごとに表示画面サイ
ズおよび表示位置のずれ調整を行うようにした。
【０００９】本発明のマルチ画面表示装置では、上記テ
スト信号発生手段は、ディスプレイ数に応じたテストパ
ターンを発生させる手段を有するようにした。
スト信号発生手段は、ディスプレイ数に応じたテストパ
ターンを発生させる手段を有するようにした。
【００１０】本発明のマルチ画面表示方法では、個々の
ディスプレイに対して表示画面サイズおよび表示位置の
ずれがわかるパターンからなるテスト信号を映像分割手
段に入力し、このテスト信号をディスプレイ数分に分割
させて個々のディスプレイにそれぞれ上記テストパター
ンを表示させ、個々のディスプレイごとに表示画面サイ
ズおよび表示位置のずれ調整を行う。
ディスプレイに対して表示画面サイズおよび表示位置の
ずれがわかるパターンからなるテスト信号を映像分割手
段に入力し、このテスト信号をディスプレイ数分に分割
させて個々のディスプレイにそれぞれ上記テストパター
ンを表示させ、個々のディスプレイごとに表示画面サイ
ズおよび表示位置のずれ調整を行う。
【００１１】本発明のマルチ画面表示方法では、テスト
信号のパターン数をディスプレイ数に応じて変化させ
る。
信号のパターン数をディスプレイ数に応じて変化させ
る。
【００１２】
【作用】本発明のマルチ画面表示装置によれば、テスト
信号発生手段により個々のディスプレイに対して表示画
面サイズおよび表示位置のずれがわかるパターンからな
るテスト信号が発生される。発生されたテスト信号は、
映像分割手段に入力され、ここで各ディスプレイ対応に
分割される。これにより、個々のディスプレイにそれぞ
れテストパターンが表示される。この表示パターンを見
ながら、個々のディスプレイごとに表示画面サイズおよ
び表示位置のずれ調整が行われる。
信号発生手段により個々のディスプレイに対して表示画
面サイズおよび表示位置のずれがわかるパターンからな
るテスト信号が発生される。発生されたテスト信号は、
映像分割手段に入力され、ここで各ディスプレイ対応に
分割される。これにより、個々のディスプレイにそれぞ
れテストパターンが表示される。この表示パターンを見
ながら、個々のディスプレイごとに表示画面サイズおよ
び表示位置のずれ調整が行われる。
【００１３】本発明のマルチ画面表示装置によれば、デ
ィスプレイ数に変更があれば、それに応じたテストパタ
ーンが発生される。
ィスプレイ数に変更があれば、それに応じたテストパタ
ーンが発生される。
【００１４】本発明のマルチ画面表示方法によれば、ま
ず、個々のディスプレイに対して表示画面サイズおよび
表示位置のずれがわかるパターンからなるテスト信号を
映像分割手段に入力させる。これにより、テスト信号を
ディスプレイ数分に分割させて個々のディスプレイにそ
れぞれテストパターンを表示させる。操作者は、個々の
ディスプレイごとに表示されたテストパターンを見なが
ら表示画面サイズおよび表示位置のずれ調整を行う。
ず、個々のディスプレイに対して表示画面サイズおよび
表示位置のずれがわかるパターンからなるテスト信号を
映像分割手段に入力させる。これにより、テスト信号を
ディスプレイ数分に分割させて個々のディスプレイにそ
れぞれテストパターンを表示させる。操作者は、個々の
ディスプレイごとに表示されたテストパターンを見なが
ら表示画面サイズおよび表示位置のずれ調整を行う。
【００１５】本発明のマルチ画面表示方法によれば、マ
ルチ画面数が変わると、それに応じてテスト信号のパタ
ーン数が変更される。
ルチ画面数が変わると、それに応じてテスト信号のパタ
ーン数が変更される。
【００１６】
【実施例】図１は、本発明に係るマルチ画面表示装置の
概要を示す全体構成図で、図中、１はテスト信号発生
器、２は映像分割手段としてのプロセッサ、ＭＬＴは４
個のディスプレイＤＳＰを２×２のマトリクス状に配列
してなるマルチ画面をそれぞれ示している。
概要を示す全体構成図で、図中、１はテスト信号発生
器、２は映像分割手段としてのプロセッサ、ＭＬＴは４
個のディスプレイＤＳＰを２×２のマトリクス状に配列
してなるマルチ画面をそれぞれ示している。
【００１７】テスト信号発生器１は、個々のディスプレ
イＤＳＰに対して表示画面サイズおよび表示位置のずれ
がわかるパターンからなるテスト信号ＴＳＴを発生す
る。図２は、テスト信号ＴＳＴの構成例を示している。
テスト信号ＴＳＴは、図２の(a) に示すような、四角形
の外枠Ａと、四角形の内枠Ｂと、外枠Ａ内における画面
の中心を示すための十文字パターンＣと、十文字パター
ンＣの４つの頂点を結んでなるひし形パターンＤとから
構成される１画面分に相当する基準パターンＢＰＴＮ
を、図２の(b) に示すように、マルチ画面ＭＬＴのディ
スプレイ数およびその配列に応じて配列させた複合パタ
ーンから構成される。
イＤＳＰに対して表示画面サイズおよび表示位置のずれ
がわかるパターンからなるテスト信号ＴＳＴを発生す
る。図２は、テスト信号ＴＳＴの構成例を示している。
テスト信号ＴＳＴは、図２の(a) に示すような、四角形
の外枠Ａと、四角形の内枠Ｂと、外枠Ａ内における画面
の中心を示すための十文字パターンＣと、十文字パター
ンＣの４つの頂点を結んでなるひし形パターンＤとから
構成される１画面分に相当する基準パターンＢＰＴＮ
を、図２の(b) に示すように、マルチ画面ＭＬＴのディ
スプレイ数およびその配列に応じて配列させた複合パタ
ーンから構成される。
【００１８】図３は、テスト信号発生器１の構成例を示
すブロック図である。図３に示すように、テスト信号発
生器１は、水平方向ディスプレイ台数設定部（以下、Ｈ
台数設定部という）１１と、垂直方向ディスプレイ台数
設定部（以下、Ｖ台数設定部という）１２と、水平方向
読み出しタイミング生成部（以下、Ｈ読み出しタイミン
グ生成部という）１３と、垂直方向読み出しタイミング
生成部（以下、Ｖ読み出しタイミング生成部という）１
４と、クロック信号生成部１５と、メモリ読み出しタイ
ミング生成部１６と、パターンメモリ１７と、テスト信
号作成部１８と、アンプ１９とから構成されている。
すブロック図である。図３に示すように、テスト信号発
生器１は、水平方向ディスプレイ台数設定部（以下、Ｈ
台数設定部という）１１と、垂直方向ディスプレイ台数
設定部（以下、Ｖ台数設定部という）１２と、水平方向
読み出しタイミング生成部（以下、Ｈ読み出しタイミン
グ生成部という）１３と、垂直方向読み出しタイミング
生成部（以下、Ｖ読み出しタイミング生成部という）１
４と、クロック信号生成部１５と、メモリ読み出しタイ
ミング生成部１６と、パターンメモリ１７と、テスト信
号作成部１８と、アンプ１９とから構成されている。
【００１９】Ｈ台数設定部１１は、たとえばロータリエ
ンコーダやキーボードなどから構成され、マルチ画面Ｍ
ＬＴの水平方向に配列されているディスプレイＤＳＰの
数を設定する。この値は、マルチ画面ＭＬＴのマトリク
スサイズに応じて変更可能で、図１の構成の場合には
「２」が設定される。
ンコーダやキーボードなどから構成され、マルチ画面Ｍ
ＬＴの水平方向に配列されているディスプレイＤＳＰの
数を設定する。この値は、マルチ画面ＭＬＴのマトリク
スサイズに応じて変更可能で、図１の構成の場合には
「２」が設定される。
【００２０】Ｖ台数設定部１２は、たとえばロータリエ
ンコーダやキーボードなどから構成され、マルチ画面Ｍ
ＬＴの垂直方向に配列されているディスプレイＤＳＰの
数を設定する。この値は、上述のＨ台数設定部１１の場
合と同様に、マルチ画面ＭＬＴのマトリクスサイズに応
じて変更可能で、図１の構成の場合には「２」が設定さ
れる。
ンコーダやキーボードなどから構成され、マルチ画面Ｍ
ＬＴの垂直方向に配列されているディスプレイＤＳＰの
数を設定する。この値は、上述のＨ台数設定部１１の場
合と同様に、マルチ画面ＭＬＴのマトリクスサイズに応
じて変更可能で、図１の構成の場合には「２」が設定さ
れる。
【００２１】Ｈ読み出しタイミング生成部１３は、Ｈ台
数設定部１１の設定値を受けて、水平方向において１画
面内でパターンメモリ１７に格納されている基準パター
ンを何回読み出すかを決定し、そのタイミングをクロッ
ク信号ＣＬＫに基づいて生成する。
数設定部１１の設定値を受けて、水平方向において１画
面内でパターンメモリ１７に格納されている基準パター
ンを何回読み出すかを決定し、そのタイミングをクロッ
ク信号ＣＬＫに基づいて生成する。
【００２２】Ｖ読み出しタイミング生成部１４は、Ｖ台
数設定部１２の設定値を受けて、垂直方向において１画
面内でパターンメモリ１７に格納されている基準パター
ンを何回読み出すかを決定し、そのタイミングをクロッ
ク信号ＣＬＫに基づいて生成する。
数設定部１２の設定値を受けて、垂直方向において１画
面内でパターンメモリ１７に格納されている基準パター
ンを何回読み出すかを決定し、そのタイミングをクロッ
ク信号ＣＬＫに基づいて生成する。
【００２３】クロック信号生成部１５は、所定周波数の
クロック信号ＣＬＫを生成し、Ｈ読み出しタイミング生
成部１３、Ｖ読み出しタイミング生成部１４、メモリ読
み出しタイミング生成部１６およびテスト信号作成部１
８に出力する。
クロック信号ＣＬＫを生成し、Ｈ読み出しタイミング生
成部１３、Ｖ読み出しタイミング生成部１４、メモリ読
み出しタイミング生成部１６およびテスト信号作成部１
８に出力する。
【００２４】メモリ読み出しタイミング生成部１６は、
Ｈ読み出しタイミング生成部１３およびＶ読み出しタイ
ミング生成部１４により生成された水平方向および垂直
方向読み出しタイミングから、クロック信号ＣＬＫに基
づいてパターンメモリ１７に格納されている基準パター
ンの読み出しタイミングを生成する。
Ｈ読み出しタイミング生成部１３およびＶ読み出しタイ
ミング生成部１４により生成された水平方向および垂直
方向読み出しタイミングから、クロック信号ＣＬＫに基
づいてパターンメモリ１７に格納されている基準パター
ンの読み出しタイミングを生成する。
【００２５】パターンメモリ１７は、ディスプレイＤＳ
Ｐに対して表示画面サイズおよび表示位置のずれがわか
るパターンからなる、図２の(a) に示す基準テストパタ
ーンＢＰＴＮが格納されている。
Ｐに対して表示画面サイズおよび表示位置のずれがわか
るパターンからなる、図２の(a) に示す基準テストパタ
ーンＢＰＴＮが格納されている。
【００２６】テスト信号作成部１８は、メモリ読み出し
タイミング生成部１６による読み出しタイミングで読み
出された基準テストパターンＢＰＴＮおよびクロック信
号ＣＬＫの入力に基づいて、図２の(b) に示すようなテ
スト信号ＴＳＴを作成し、たとえばビデオの場合にはい
わゆるコンポジット信号に混合させ、また、ハイビジョ
ンの場合などはＲ，sync付Ｇ，Ｂ信号に混合させ、アン
プ１９を介してプロセッサ２に出力する。
タイミング生成部１６による読み出しタイミングで読み
出された基準テストパターンＢＰＴＮおよびクロック信
号ＣＬＫの入力に基づいて、図２の(b) に示すようなテ
スト信号ＴＳＴを作成し、たとえばビデオの場合にはい
わゆるコンポジット信号に混合させ、また、ハイビジョ
ンの場合などはＲ，sync付Ｇ，Ｂ信号に混合させ、アン
プ１９を介してプロセッサ２に出力する。
【００２７】プロセッサ２は、１つの映像をディスプレ
イ数分に分割して各ディスプレイに分配し、複数のディ
スプレイＤＳＰで１つの画面を構成させるとともに、テ
スト信号ＴＳＴをディスプレイＤＳＰの数分に４分割さ
せて個々のディスプレイＤＳＰにそれぞれテストパター
ンを表示させる。
イ数分に分割して各ディスプレイに分配し、複数のディ
スプレイＤＳＰで１つの画面を構成させるとともに、テ
スト信号ＴＳＴをディスプレイＤＳＰの数分に４分割さ
せて個々のディスプレイＤＳＰにそれぞれテストパター
ンを表示させる。
【００２８】次に、上記構成による表示画面サイズおよ
び表示位置のずれの調整動作を説明する。まず、Ｈ台数
設定部１１によりマルチ画面ＭＬＴの水平方向に配列さ
れているディスプレイＤＳＰの数が設定されるととも
に、Ｖ台数設定部１２によりマルチ画面ＭＬＴの垂直方
向に配列されているディスプレイＤＳＰの数が設定され
る。図１の構成の場合、両者共「２」に設定される。こ
れらの設定値は、それぞれＨ読み出しタイミング生成部
１３、Ｖ読み出しタイミング生成部１４に入力される。
これにより、水平および垂直方向において１画面内でパ
ターンメモリ１７に格納されている基準テストパターン
ＢＰＴＮを何回読み出すかが決定され、クロック信号Ｃ
ＬＫの入力に基づいてそのタイミングが生成され、各々
の結果がメモリ読み出しタイミング生成部１６に入力さ
れる。
び表示位置のずれの調整動作を説明する。まず、Ｈ台数
設定部１１によりマルチ画面ＭＬＴの水平方向に配列さ
れているディスプレイＤＳＰの数が設定されるととも
に、Ｖ台数設定部１２によりマルチ画面ＭＬＴの垂直方
向に配列されているディスプレイＤＳＰの数が設定され
る。図１の構成の場合、両者共「２」に設定される。こ
れらの設定値は、それぞれＨ読み出しタイミング生成部
１３、Ｖ読み出しタイミング生成部１４に入力される。
これにより、水平および垂直方向において１画面内でパ
ターンメモリ１７に格納されている基準テストパターン
ＢＰＴＮを何回読み出すかが決定され、クロック信号Ｃ
ＬＫの入力に基づいてそのタイミングが生成され、各々
の結果がメモリ読み出しタイミング生成部１６に入力さ
れる。
【００２９】メモリ読み出しタイミング生成部１６で
は、Ｈ読み出しタイミング生成部１３およびＶ読み出し
タイミング生成部１４により生成された水平方向および
垂直方向読み出しタイミングから、クロック信号ＣＬＫ
に基づいてパターンメモリ１７に格納されている基準パ
ターンの読み出しタイミングが生成される。
は、Ｈ読み出しタイミング生成部１３およびＶ読み出し
タイミング生成部１４により生成された水平方向および
垂直方向読み出しタイミングから、クロック信号ＣＬＫ
に基づいてパターンメモリ１７に格納されている基準パ
ターンの読み出しタイミングが生成される。
【００３０】これに伴い、パターンメモリ１７から基準
パターンが読み出しタイミングに基づいて読み出され、
テスト信号作成部１８に入力される。テスト信号作成部
１８では、メモリ読み出しタイミング生成部１６による
読み出しタイミングで読み出された基準テストパターン
ＢＰＴＮおよびクロック信号ＣＬＫの入力に基づいて、
図２の(b) に示すような、基準テストパターンＢＰＴＮ
を２×２のマトリクス状に配列した形のテスト信号ＴＳ
Ｔが作成される。このテスト信号ＴＳＴは、たとえばビ
デオの場合にはいわゆるコンポジット信号に混合され
て、アンプ１９を介してプロセッサ２に出力される。
パターンが読み出しタイミングに基づいて読み出され、
テスト信号作成部１８に入力される。テスト信号作成部
１８では、メモリ読み出しタイミング生成部１６による
読み出しタイミングで読み出された基準テストパターン
ＢＰＴＮおよびクロック信号ＣＬＫの入力に基づいて、
図２の(b) に示すような、基準テストパターンＢＰＴＮ
を２×２のマトリクス状に配列した形のテスト信号ＴＳ
Ｔが作成される。このテスト信号ＴＳＴは、たとえばビ
デオの場合にはいわゆるコンポジット信号に混合され
て、アンプ１９を介してプロセッサ２に出力される。
【００３１】プロセッサ２では、入力テスト信号ＴＳＴ
がディスプレイＤＳＰの数分に４分割させて個々のディ
スプレイＤＳＰに分配され、各ディスプレイＤＳＰにそ
れぞれテストパターンが拡大されて表示される。このと
きに各ディスプレイＤＳＰに表示される分割テストパタ
ーンは、図４の(a) に示すように、各ディスプレイごと
に画面表示サイズおよび画面位置のずれが生じている。
ここで、図４の(b) に示すように、各ディスプレイＤＳ
Ｐごとに画面表示サイズおよび画面位置のずれ調整が行
われる。このとき、従来のように、各ディスプレイＤＳ
Ｐごとに周囲のディスプレイＤＳＰの画像とのトラッキ
ング並びにマルチ画面ＭＬＴ全体の画像とのトラッキン
グを取るという煩雑な調整は不要で、各ディスプレイＤ
ＳＰ単独でのみ調整が行われ、その結果として、マルチ
画面ＭＬＴ全体としてずれのないものとなる。
がディスプレイＤＳＰの数分に４分割させて個々のディ
スプレイＤＳＰに分配され、各ディスプレイＤＳＰにそ
れぞれテストパターンが拡大されて表示される。このと
きに各ディスプレイＤＳＰに表示される分割テストパタ
ーンは、図４の(a) に示すように、各ディスプレイごと
に画面表示サイズおよび画面位置のずれが生じている。
ここで、図４の(b) に示すように、各ディスプレイＤＳ
Ｐごとに画面表示サイズおよび画面位置のずれ調整が行
われる。このとき、従来のように、各ディスプレイＤＳ
Ｐごとに周囲のディスプレイＤＳＰの画像とのトラッキ
ング並びにマルチ画面ＭＬＴ全体の画像とのトラッキン
グを取るという煩雑な調整は不要で、各ディスプレイＤ
ＳＰ単独でのみ調整が行われ、その結果として、マルチ
画面ＭＬＴ全体としてずれのないものとなる。
【００３２】以上説明したように、本実施例によれば、
個々のディスプレイＤＳＰに対して表示画面サイズおよ
び表示位置のずれがわかるパターンからなるテスト信号
を発生し、これをプロセッサ２でディスプレイ数分に分
割して分配するようにしたので、従来装置のように各デ
ィスプレイＤＳＰごとに周囲のディスプレイＤＳＰの画
像とのトラッキング並びにマルチ画面ＭＬＴ全体の画像
とのトラッキングを取るという煩雑な調整が不要で、各
画面における表示画面サイズ並びに表示位置のずれ調整
を行うだけで、画面数と信号源によって調整不可能なデ
ィスプレイＤＳＰを生じさせることなく、また、調整に
対する熟練度にかかわりなく、マルチ画面ＭＬＴ全体の
歪みを補正することができる。
個々のディスプレイＤＳＰに対して表示画面サイズおよ
び表示位置のずれがわかるパターンからなるテスト信号
を発生し、これをプロセッサ２でディスプレイ数分に分
割して分配するようにしたので、従来装置のように各デ
ィスプレイＤＳＰごとに周囲のディスプレイＤＳＰの画
像とのトラッキング並びにマルチ画面ＭＬＴ全体の画像
とのトラッキングを取るという煩雑な調整が不要で、各
画面における表示画面サイズ並びに表示位置のずれ調整
を行うだけで、画面数と信号源によって調整不可能なデ
ィスプレイＤＳＰを生じさせることなく、また、調整に
対する熟練度にかかわりなく、マルチ画面ＭＬＴ全体の
歪みを補正することができる。
【００３３】なお、本実施例では、発生するテスト信号
ＴＳＴの基準パターンＢＴＲＮとして、図２の(a) に示
すような、四角形の外枠Ａと、四角形の内枠Ｂと、外枠
Ａ内における画面の中心を示すための十文字パターンＣ
と、十文字パターンＣの４つの頂点を結んでなるひし形
パターンＤとから構成されるものを例に説明したが、一
画面ごとに画面表示サイズおよび画面位置のずれ調整が
行えるパターンであれば図２の(a) に示すパターンに限
定されるものではない。たとえば、図５の(a) に示すよ
うな、ひし形パターンに代えて内枠Ｂの上下２辺に内接
する円パターンＥを有するもの、あるいは、図５の(b)
に示すような、ひし形パターンに代えて内枠Ｂの内側に
さら小さな四角形枠Ｆを有するものなどを発生するよう
に構成しても、上記と同様の作用効果を得ることができ
る。
ＴＳＴの基準パターンＢＴＲＮとして、図２の(a) に示
すような、四角形の外枠Ａと、四角形の内枠Ｂと、外枠
Ａ内における画面の中心を示すための十文字パターンＣ
と、十文字パターンＣの４つの頂点を結んでなるひし形
パターンＤとから構成されるものを例に説明したが、一
画面ごとに画面表示サイズおよび画面位置のずれ調整が
行えるパターンであれば図２の(a) に示すパターンに限
定されるものではない。たとえば、図５の(a) に示すよ
うな、ひし形パターンに代えて内枠Ｂの上下２辺に内接
する円パターンＥを有するもの、あるいは、図５の(b)
に示すような、ひし形パターンに代えて内枠Ｂの内側に
さら小さな四角形枠Ｆを有するものなどを発生するよう
に構成しても、上記と同様の作用効果を得ることができ
る。
【００３４】また、テスト信号発生器１としては、図３
に示すものに限定されるものではなく、たとえば、いわ
ゆるディスプレイコントローラを用いて、図６に示すよ
うに構成してもよい。図６において、１０１はＨ，Ｖ台
数入力部、１０２はＣＰＵ、１０３はディスプレイコン
トローラ、１０４はクロック信号生成部、１０５はパタ
ーンメモリ、１０６はテスト信号作成部、１０７はアン
プをそれぞれ示している。この場合、ＣＰＵ１０２がイ
ンタフェースとなり、水平方向および垂直方向のディス
プレイＤＳＰの配列数をＨ，Ｖ台数入力部１０１により
ＣＰＵ１０２に入力し、ＣＰＵ１０２からディスプレイ
コントローラ１０３を通してパターンメモリ１０５上に
パターンを書き込み、書き込んだパターンをテスト信号
作成部１０６に出力し、テスト信号ＴＳＴを作成するよ
うに構成されている。このような構成においても、上記
した効果と同様の効果を得ることができる。
に示すものに限定されるものではなく、たとえば、いわ
ゆるディスプレイコントローラを用いて、図６に示すよ
うに構成してもよい。図６において、１０１はＨ，Ｖ台
数入力部、１０２はＣＰＵ、１０３はディスプレイコン
トローラ、１０４はクロック信号生成部、１０５はパタ
ーンメモリ、１０６はテスト信号作成部、１０７はアン
プをそれぞれ示している。この場合、ＣＰＵ１０２がイ
ンタフェースとなり、水平方向および垂直方向のディス
プレイＤＳＰの配列数をＨ，Ｖ台数入力部１０１により
ＣＰＵ１０２に入力し、ＣＰＵ１０２からディスプレイ
コントローラ１０３を通してパターンメモリ１０５上に
パターンを書き込み、書き込んだパターンをテスト信号
作成部１０６に出力し、テスト信号ＴＳＴを作成するよ
うに構成されている。このような構成においても、上記
した効果と同様の効果を得ることができる。
【００３５】
【発明の効果】以上説明したように、本発明のマルチ画
面表示装置によれば、各画面における表示画面サイズ並
びに表示位置のずれ調整を行うだけで、画面数と信号源
によって調整不可能なディスプレイを生じさせることな
く、また、調整に対する熟練度にかかわりなく、マルチ
画面ＭＬＴ全体の歪みを補正することができる。
面表示装置によれば、各画面における表示画面サイズ並
びに表示位置のずれ調整を行うだけで、画面数と信号源
によって調整不可能なディスプレイを生じさせることな
く、また、調整に対する熟練度にかかわりなく、マルチ
画面ＭＬＴ全体の歪みを補正することができる。
【図１】本発明に係るマルチ画面表示装置の概要を示す
全体構成図である。
全体構成図である。
【図２】本発明に係るテスト信号パターンの構成例を示
す図である。
す図である。
【図３】本発明に係るテスト信号発生器の構成例を示す
ブロック図である。
ブロック図である。
【図４】本発明に係る動作を説明するための図である。
【図５】本発明に係るテスト信号パターンの他の構成例
を示す図である。
を示す図である。
【図６】本発明に係るテスト信号発生器の他の構成例を
示すブロック図である。
示すブロック図である。
【図７】従来の調整方法を説明するための図である。
１…テスト信号発生器 １１…水平方向ディスプレイ台数設定部（Ｈ台数設定
部） １２…垂直方向ディスプレイ台数設定部（Ｖ台数設定
部） １３…水平方向読み出しタイミング生成部（Ｈ読み出し
タイミング生成部） １４…垂直方向読み出しタイミング生成部（Ｖ読み出し
タイミング生成部） １５…クロック信号生成部 １６…メモリ読み出しタイミング生成部 １７…パターンメモリ １８…テスト信号作成部 １９…アンプ １０１…Ｈ，Ｖ台数入力部 １０２…ＣＰＵ １０３…ディスプレイコントローラ １０４…クロック信号生成部 １０５…パターンメモリ １０６…テスト信号作成部 １０７…アンプ ２…プロセッサ ＭＬＴ…マルチ画面 ＤＳＰ…ディスプレイ ＴＳＴ…テスト信号
部） １２…垂直方向ディスプレイ台数設定部（Ｖ台数設定
部） １３…水平方向読み出しタイミング生成部（Ｈ読み出し
タイミング生成部） １４…垂直方向読み出しタイミング生成部（Ｖ読み出し
タイミング生成部） １５…クロック信号生成部 １６…メモリ読み出しタイミング生成部 １７…パターンメモリ １８…テスト信号作成部 １９…アンプ １０１…Ｈ，Ｖ台数入力部 １０２…ＣＰＵ １０３…ディスプレイコントローラ １０４…クロック信号生成部 １０５…パターンメモリ １０６…テスト信号作成部 １０７…アンプ ２…プロセッサ ＭＬＴ…マルチ画面 ＤＳＰ…ディスプレイ ＴＳＴ…テスト信号
Claims (4)
- 【請求項１】 複数のディスプレイと、１つの映像をデ
ィスプレイ数分に分割して各ディスプレイに分配する手
段を有し、複数のディスプレイで１つの画面を構成する
マルチ画面表示装置であって、 個々のディスプレイに対して表示画面サイズおよび表示
位置のずれがわかるパターンからなるテスト信号を発生
する手段を設け、 テスト信号を上記映像分割手段に入力し、個々のディス
プレイにそれぞれ上記テストパターンを表示させて、個
々のディスプレイごとに表示画面サイズおよび表示位置
のずれ調整を行うようにしたことを特徴とするマルチ画
面表示装置。 - 【請求項２】 上記テスト信号発生手段は、ディスプレ
イ数に応じたテストパターンを発生させる手段を有する
請求項１記載のマルチ画面表示装置。 - 【請求項３】 映像分割手段により１つの映像をディス
プレイ数分に分割して各ディスプレイに分配し、複数の
ディスプレイで１つの画面を構成するマルチ画面表示方
法であって、 個々のディスプレイに対して表示画面サイズおよび表示
位置のずれがわかるパターンからなるテスト信号を上記
映像分割手段に入力し、 このテスト信号をディスプレイ数分に分割させて個々の
ディスプレイにそれぞれ上記テストパターンを表示さ
せ、 個々のディスプレイごとに表示画面サイズおよび表示位
置のずれ調整を行うことを特徴とするマルチ画面表示方
法。 - 【請求項４】 上記テスト信号のパターン数をディスプ
レイ数に応じて変化させる請求項３記載のマルチ画面表
示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183097A JPH066632A (ja) | 1992-06-17 | 1992-06-17 | マルチ画面表示装置およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4183097A JPH066632A (ja) | 1992-06-17 | 1992-06-17 | マルチ画面表示装置およびその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066632A true JPH066632A (ja) | 1994-01-14 |
Family
ID=16129716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4183097A Pending JPH066632A (ja) | 1992-06-17 | 1992-06-17 | マルチ画面表示装置およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066632A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005107681A (ja) * | 2003-09-29 | 2005-04-21 | Seiko Epson Corp | 複数画面画像表示システム、複数画像表示装置の相対位置検出方法、複数画像表示装置の相対位置検出プログラムおよび複数画像表示装置の相対位置検出プログラムを記録した記録媒体 |
| CN105818375A (zh) * | 2015-01-23 | 2016-08-03 | 施乐公司 | 用于生成测试图案以便测量打印机中的打印头到衬底的分离的系统和方法 |
| CN106227628A (zh) * | 2016-07-25 | 2016-12-14 | 青岛海信电器股份有限公司 | 一种拼接屏的测试方法和装置 |
-
1992
- 1992-06-17 JP JP4183097A patent/JPH066632A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005107681A (ja) * | 2003-09-29 | 2005-04-21 | Seiko Epson Corp | 複数画面画像表示システム、複数画像表示装置の相対位置検出方法、複数画像表示装置の相対位置検出プログラムおよび複数画像表示装置の相対位置検出プログラムを記録した記録媒体 |
| CN105818375A (zh) * | 2015-01-23 | 2016-08-03 | 施乐公司 | 用于生成测试图案以便测量打印机中的打印头到衬底的分离的系统和方法 |
| CN106227628A (zh) * | 2016-07-25 | 2016-12-14 | 青岛海信电器股份有限公司 | 一种拼接屏的测试方法和装置 |
| CN106227628B (zh) * | 2016-07-25 | 2019-06-28 | 青岛海信电器股份有限公司 | 一种拼接屏的测试方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08234701A (ja) | 映像表示装置 | |
| JP2000330536A (ja) | 液晶マルチディスプレイ表示装置 | |
| JPH066632A (ja) | マルチ画面表示装置およびその方法 | |
| JPH09258701A (ja) | マトリックス型表示装置およびその駆動方法 | |
| JPH0267083A (ja) | ズーム機能のためのアドレス発生回路 | |
| US6411267B1 (en) | Monitor adjustment by data manipulation | |
| JPH06149181A (ja) | 映像表示装置 | |
| JPH07261721A (ja) | マルチ映像システム | |
| JP3050329B2 (ja) | 表示パターン制御装置 | |
| JP2877214B2 (ja) | 大画面表示装置 | |
| JPH077749A (ja) | ビデオ装置のテスト方法、装置及びビデオテスト信号 | |
| JP4466117B2 (ja) | 画像合成装置 | |
| JPH0413385A (ja) | 高精細度投影式ディスプレイ装置 | |
| JPH04139974A (ja) | 多画面表示装置の表示補正方法 | |
| JPH0898119A (ja) | 画像処理装置 | |
| JPH0833718B2 (ja) | テレビジョン画面表示装置 | |
| JPH11341403A (ja) | マルチ画面表示装置 | |
| JP2921391B2 (ja) | 映像特殊効果装置 | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JPH02205177A (ja) | アクティブ・バックカラー発生装置 | |
| JPH01304493A (ja) | Ｃｒｔモニタ装置 | |
| JP2850373B2 (ja) | ディスプレイ装置 | |
| JPH0125071B2 (ja) | ||
| JPH0434629Y2 (ja) | ||
| JPH096271A (ja) | 映像拡大装置 |