JPH0661647A - 薄膜回路基板の製造方法 - Google Patents
薄膜回路基板の製造方法Info
- Publication number
- JPH0661647A JPH0661647A JP4210555A JP21055592A JPH0661647A JP H0661647 A JPH0661647 A JP H0661647A JP 4210555 A JP4210555 A JP 4210555A JP 21055592 A JP21055592 A JP 21055592A JP H0661647 A JPH0661647 A JP H0661647A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- resist
- film
- polyimide
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】本発明は薄膜回路基板の製造方法に関し、作業
信頼性を向上させることを目的とする。 【構成】下層の導体パターン１上に感光性ポリイミド２
を塗布した後、該ポリイミド２を露光、現像して所定箇
所にヴィア孔３が穿孔されたポリイミド絶縁層４を形成
し、次いで、該ポリイミド絶縁層４上に導体薄膜５を形
成した後、レジスト膜６を形成し、さらに、前記導体薄
膜５を選択エッチングして所定の導体パターン１を得る
工程を含む薄膜回路基板の製造方法であって、前記ポリ
イミド２の露光工程は、所定波長の光を遮断するフィル
タ材により形成されるマスク７を使用するように構成す
る。
信頼性を向上させることを目的とする。 【構成】下層の導体パターン１上に感光性ポリイミド２
を塗布した後、該ポリイミド２を露光、現像して所定箇
所にヴィア孔３が穿孔されたポリイミド絶縁層４を形成
し、次いで、該ポリイミド絶縁層４上に導体薄膜５を形
成した後、レジスト膜６を形成し、さらに、前記導体薄
膜５を選択エッチングして所定の導体パターン１を得る
工程を含む薄膜回路基板の製造方法であって、前記ポリ
イミド２の露光工程は、所定波長の光を遮断するフィル
タ材により形成されるマスク７を使用するように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜回路基板の製造方
法に関するものである。
法に関するものである。
【０００２】
【従来の技術】薄膜回路は、下層との間に絶縁層を介し
て回路パターンを積層させることにより製造され、絶縁
層材料としては、電子デバイスの高集積化、低誘電率
化、高信頼性が求められるにつれて、感光性ポリイミド
が使用されるに至っている。
て回路パターンを積層させることにより製造され、絶縁
層材料としては、電子デバイスの高集積化、低誘電率
化、高信頼性が求められるにつれて、感光性ポリイミド
が使用されるに至っている。
【０００３】かかる感光性ポリイミドは、特定周波数領
域の光により硬化する特性を有することから、図９に示
すように、基板８上に所定のパターンを描いたマスク
７’を介して光源９からの露光光を照射することにより
選択的に露光され、微細パターンの形成を可能としてい
る。
域の光により硬化する特性を有することから、図９に示
すように、基板８上に所定のパターンを描いたマスク
７’を介して光源９からの露光光を照射することにより
選択的に露光され、微細パターンの形成を可能としてい
る。
【０００４】一方、感光性ポリイミド２は、感度帯域内
にあるｉ線に対して錯体を形成する特性を有しており、
該錯体は露光光を吸収してポリイミド２内部における硬
化を阻むために、感光性ポリイミド２の露光時には、光
源９にｉ線を遮断するためのフィルタ１０を装着する必
要がある。
にあるｉ線に対して錯体を形成する特性を有しており、
該錯体は露光光を吸収してポリイミド２内部における硬
化を阻むために、感光性ポリイミド２の露光時には、光
源９にｉ線を遮断するためのフィルタ１０を装着する必
要がある。
【０００５】
【発明が解決しようとする課題】一方、上述した従来例
において、ポリイミド２の感光に使用される光源９の波
長帯域は、薄膜回路パターンを形成する際に使用される
感光性レジストの露光光としても使用され、かつ、レジ
ストの露光においては、ｉ線を許容するために、上記フ
ィルタ１０は、ポリイミド２の露光工程においてのみ使
用されるが、該ポリイミド２の露光時にフィルタ１０を
装着し忘れることが多く、所望の高解像度が得られない
という欠点を有するものであった。
において、ポリイミド２の感光に使用される光源９の波
長帯域は、薄膜回路パターンを形成する際に使用される
感光性レジストの露光光としても使用され、かつ、レジ
ストの露光においては、ｉ線を許容するために、上記フ
ィルタ１０は、ポリイミド２の露光工程においてのみ使
用されるが、該ポリイミド２の露光時にフィルタ１０を
装着し忘れることが多く、所望の高解像度が得られない
という欠点を有するものであった。
【０００６】本発明は、以上の欠点を解消すべくなされ
たものであって、作業信頼性を向上させることのできる
薄膜回路基板の製造方法を提供することを目的とする。
たものであって、作業信頼性を向上させることのできる
薄膜回路基板の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明によれば上記目的
は、下層の導体パターン１上に感光性ポリイミド２を塗
布した後、該ポリイミド２を露光、現像して所定箇所に
ヴィア孔３が穿孔されたポリイミド絶縁層４を形成し、
次いで、該ポリイミド絶縁層４上に導体薄膜５を形成し
た後、レジスト膜６を形成し、さらに、前記導体薄膜５
を選択エッチングして所定の導体パターン１を得る工程
を含む薄膜回路基板の製造方法であって、前記ポリイミ
ド２の露光工程は、所定波長の光を遮断するフィルタ材
により形成されるマスク７を使用して行われる薄膜回路
基板の製造方法を提供することにより達成される。
は、下層の導体パターン１上に感光性ポリイミド２を塗
布した後、該ポリイミド２を露光、現像して所定箇所に
ヴィア孔３が穿孔されたポリイミド絶縁層４を形成し、
次いで、該ポリイミド絶縁層４上に導体薄膜５を形成し
た後、レジスト膜６を形成し、さらに、前記導体薄膜５
を選択エッチングして所定の導体パターン１を得る工程
を含む薄膜回路基板の製造方法であって、前記ポリイミ
ド２の露光工程は、所定波長の光を遮断するフィルタ材
により形成されるマスク７を使用して行われる薄膜回路
基板の製造方法を提供することにより達成される。
【０００８】
【作用】本発明において、感光性ポリイミド２の露光
は、フィルタ材に直接パターンを描いたマスク７を使用
して行われる。
は、フィルタ材に直接パターンを描いたマスク７を使用
して行われる。
【０００９】この結果、別途フィルタ材を使用する必要
がなくなり、装着し忘れ等が防止される。
がなくなり、装着し忘れ等が防止される。
【００１０】
【実施例】以下、本発明の望ましい実施例を添付図面に
基づいて詳細に説明する。図２以下にセラミック薄膜回
路基板の製造工程を示す。この実施例において、セラミ
ック基板８の製造に当たって、先ず、セラミック粉体、
および適宜のバインダをスラリー状に混練して形成され
るグリーンシートにヴィアホールを穿孔し、該ヴィアホ
ール内に導体金属を充填した後、グリーンシート上に導
体金属をスクリーン印刷して所定の回路パターンを形成
しする。
基づいて詳細に説明する。図２以下にセラミック薄膜回
路基板の製造工程を示す。この実施例において、セラミ
ック基板８の製造に当たって、先ず、セラミック粉体、
および適宜のバインダをスラリー状に混練して形成され
るグリーンシートにヴィアホールを穿孔し、該ヴィアホ
ール内に導体金属を充填した後、グリーンシート上に導
体金属をスクリーン印刷して所定の回路パターンを形成
しする。
【００１１】このようにして形成された複数のグリーン
シートは、複数枚積層された後、焼成炉において焼成さ
れ、図２に示すように、各導体パターン１１、１１・・
間がヴィア１２により適宜接続されたセラミック多層基
板８が得られる。
シートは、複数枚積層された後、焼成炉において焼成さ
れ、図２に示すように、各導体パターン１１、１１・・
間がヴィア１２により適宜接続されたセラミック多層基
板８が得られる。
【００１２】次いで、上記セラミック多層基板８上に薄
膜回路が形成される。すなわち、先ず、上記セラミック
多層基板８上には、導体薄膜５がスパッタリング工程に
より形成され、この後、スパッタ膜５上にレジスト膜６
を形成する。レジスト膜６は、図３に示すように、感度
帯域が３００ないし４５０(nm)程度の感光性レジストを
スパッタ膜５上に塗布した後、レジスト膜６上にマスク
１２を載せ、２５０ないし５５０(nm)程度の波長の露光
光を発する水銀ランプ（光源９）により露光し、さらに
現像して形成される（図４参照）。
膜回路が形成される。すなわち、先ず、上記セラミック
多層基板８上には、導体薄膜５がスパッタリング工程に
より形成され、この後、スパッタ膜５上にレジスト膜６
を形成する。レジスト膜６は、図３に示すように、感度
帯域が３００ないし４５０(nm)程度の感光性レジストを
スパッタ膜５上に塗布した後、レジスト膜６上にマスク
１２を載せ、２５０ないし５５０(nm)程度の波長の露光
光を発する水銀ランプ（光源９）により露光し、さらに
現像して形成される（図４参照）。
【００１３】次に、レジスト膜６が形成されたセラミッ
ク多層基板８をメッキすると、スパッタ膜５が露出して
いる部位が導体金属により選択メッキされ、この後、レ
ジストを剥離すると、所定の導体回路がスパッタ膜５上
に形成され、次いで、パネルエッチングにより露出した
スパッタ膜５をエッチングして１層の薄膜回路が形成さ
れる（図５参照）。
ク多層基板８をメッキすると、スパッタ膜５が露出して
いる部位が導体金属により選択メッキされ、この後、レ
ジストを剥離すると、所定の導体回路がスパッタ膜５上
に形成され、次いで、パネルエッチングにより露出した
スパッタ膜５をエッチングして１層の薄膜回路が形成さ
れる（図５参照）。
【００１４】以上の薄膜回路は、セラミック多層基板８
上に複数層積層されるもので、第２層以降の積層に際し
て、先ず、図１に示すように、下層全面に渡って感光性
ポリイミド２をスピンコーティングにより塗布した後、
該感光性ポリイミド２を露光、現像する。
上に複数層積層されるもので、第２層以降の積層に際し
て、先ず、図１に示すように、下層全面に渡って感光性
ポリイミド２をスピンコーティングにより塗布した後、
該感光性ポリイミド２を露光、現像する。
【００１５】波長感光性ポリイミド２は、感度帯域が３
００ないし５００(nm)程度であることから、上述した水
銀ランプがそのまま露光光源９として使用される。この
時、上記感度帯域の範囲にある波長３６５(nm)のｉ線が
照射されると、分子自身が励起されて電子供与体と電子
受容体が発生して、錯体が生成され、該錯体により露光
光が吸収されてポリイミド２内部まで硬化されないため
に、該ｉ線を遮断する必要があり、露光に使用されるマ
スク７は、ｉ線近傍の波長を遮断するフィルタ材料上に
所定のマスクパターンを描いて形成される。
００ないし５００(nm)程度であることから、上述した水
銀ランプがそのまま露光光源９として使用される。この
時、上記感度帯域の範囲にある波長３６５(nm)のｉ線が
照射されると、分子自身が励起されて電子供与体と電子
受容体が発生して、錯体が生成され、該錯体により露光
光が吸収されてポリイミド２内部まで硬化されないため
に、該ｉ線を遮断する必要があり、露光に使用されるマ
スク７は、ｉ線近傍の波長を遮断するフィルタ材料上に
所定のマスクパターンを描いて形成される。
【００１６】上記露光、現像の後ハードベークして感光
性ポリイミド２を選択エッチングすると、図６に示すよ
うに、ヴィア孔３を残して下層がポリイミド絶縁層４に
より絶縁された状態となり、この上面に、図７に示すよ
うに、上述した同様の手順で複数層の回路パターンを積
層して、図８に示す回路基板８が形成される。
性ポリイミド２を選択エッチングすると、図６に示すよ
うに、ヴィア孔３を残して下層がポリイミド絶縁層４に
より絶縁された状態となり、この上面に、図７に示すよ
うに、上述した同様の手順で複数層の回路パターンを積
層して、図８に示す回路基板８が形成される。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
によれば、感光性ポリイミドの露光時に特別なフィルタ
を使用する必要がないので、フィルタの装着忘れによる
不具合を完全に防止することができる。
によれば、感光性ポリイミドの露光時に特別なフィルタ
を使用する必要がないので、フィルタの装着忘れによる
不具合を完全に防止することができる。
【図１】本発明の実施例を示す説明図である。
【図２】セラミック基板を示す断面図である。
【図３】レジスト膜の露光工程を示す図である。
【図４】レジスト膜の現像後の状態を示す図である。
【図５】導体パターンの形成状態を示す図である。
【図６】ポリイミド絶縁層の形成状態を示す図である。
【図７】ポリイミド絶縁層に導体薄膜を形成した状態を
示す図である。
示す図である。
【図８】完成された薄膜回路基板の断面図である。
【図９】従来例を示す説明図である。
１ 導体パターン ２ 感光性ポリイミド ３ ヴィア孔 ４ ポリイミド絶縁層 ５ 導体薄膜 ６ レジスト膜 ７ マスク
Claims (1)
- 【請求項１】下層の導体パターン(１)上に感光性ポリイ
ミド(２)を塗布した後、該ポリイミド(２)を露光、現像
して所定箇所にヴィア孔(３)が穿孔されたポリイミド絶
縁層(４)を形成し、 次いで、該ポリイミド絶縁層(４)上に導体薄膜(５)を形
成した後、レジスト膜(６)を形成し、さらに、前記導体
薄膜(５)を選択エッチングして所定の導体パターン(１)
を得る工程を含む薄膜回路基板の製造方法であって、 前記ポリイミド(２)の露光工程は、所定波長の光を遮断
するフィルタ材により形成されるマスク(７)を使用して
行われる薄膜回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4210555A JPH0661647A (ja) | 1992-08-07 | 1992-08-07 | 薄膜回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4210555A JPH0661647A (ja) | 1992-08-07 | 1992-08-07 | 薄膜回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661647A true JPH0661647A (ja) | 1994-03-04 |
Family
ID=16591264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4210555A Withdrawn JPH0661647A (ja) | 1992-08-07 | 1992-08-07 | 薄膜回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661647A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3901106A1 (de) * | 1988-01-16 | 1989-07-27 | Toshiba Kawasaki Kk | Verfahren zur bestimmung der umsetzgeschwindigkeit bei chemischer analyse |
| JPH0811006A (ja) * | 1995-06-26 | 1996-01-16 | Hitachi Ltd | ダイヤモンド切削バイトを用いた加工方法 |
| US6521069B1 (en) * | 1999-01-27 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board, and manufacturing method of double-sided wiring board |
| CN107969077A (zh) * | 2013-05-22 | 2018-04-27 | 三菱制纸株式会社 | 布线基板的制造方法 |
-
1992
- 1992-08-07 JP JP4210555A patent/JPH0661647A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3901106A1 (de) * | 1988-01-16 | 1989-07-27 | Toshiba Kawasaki Kk | Verfahren zur bestimmung der umsetzgeschwindigkeit bei chemischer analyse |
| JPH0811006A (ja) * | 1995-06-26 | 1996-01-16 | Hitachi Ltd | ダイヤモンド切削バイトを用いた加工方法 |
| US6521069B1 (en) * | 1999-01-27 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board, and manufacturing method of double-sided wiring board |
| US6696139B2 (en) | 1999-01-27 | 2004-02-24 | Matsushita Electric Industrial Co., Ltd. | Green sheet and manufacturing method thereof, manufacturing method of multi-layer wiring board and manufacturing method of double-sided wiring board |
| CN107969077A (zh) * | 2013-05-22 | 2018-04-27 | 三菱制纸株式会社 | 布线基板的制造方法 |
| CN107969077B (zh) * | 2013-05-22 | 2020-02-18 | 三菱制纸株式会社 | 布线基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349456B1 (en) | Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes | |
| US4336320A (en) | Process for dielectric stenciled microcircuits | |
| TWI282261B (en) | Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board | |
| JP2001352137A (ja) | 配線回路基板 | |
| TW465265B (en) | Circuit board features with reduced parasitic capacitance and method therefor | |
| JPH0661647A (ja) | 薄膜回路基板の製造方法 | |
| JPH0537140A (ja) | プリント配線板の製造方法 | |
| US20020051944A1 (en) | Pattern forming method of forming a metallic pattern on a surface of a circuit board by electroless plating | |
| JPH09232760A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2001350272A (ja) | 配線回路基板の製造方法およびフォトマスク | |
| JP2000156564A (ja) | プリント配線板及びその製造方法 | |
| JPS5929160B2 (ja) | 配線板の製造方法 | |
| JP3215542B2 (ja) | 多層薄膜配線基板の製造方法 | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JP3185345B2 (ja) | プリント基板の製造方法 | |
| JP3816223B2 (ja) | 電気部品を備えた回路基板及びその製造方法 | |
| JPH0945570A (ja) | 電子部品およびその製造方法 | |
| JPS5850437B2 (ja) | 多層配線基板の製造方法 | |
| JPS6155796B2 (ja) | ||
| JP3005546B1 (ja) | ビルドアップ配線基板の製造方法 | |
| JPH0322587A (ja) | 層間絶縁膜における開孔部の形成方法 | |
| JPS6337518B2 (ja) | ||
| JP2004095750A (ja) | 積層型電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |