JPH0661466A - 光電変換素子及びその製造方法 - Google Patents
光電変換素子及びその製造方法Info
- Publication number
- JPH0661466A JPH0661466A JP4231573A JP23157392A JPH0661466A JP H0661466 A JPH0661466 A JP H0661466A JP 4231573 A JP4231573 A JP 4231573A JP 23157392 A JP23157392 A JP 23157392A JP H0661466 A JPH0661466 A JP H0661466A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- electrode
- conversion element
- metal electrode
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 下部電極を耐ドライエッチング性に優れた透
明導電膜とシ−ト抵抗の小さい金属電極から成る二重構
造とし、光電変換層のドライエッチングの際に、金属電
極がエッチングされず、シ−ト抵抗を均一に保つことが
できる光電変換素子及びその製造方法を提供する。 【構成】 絶縁性基板１上に帯状に形成された金属電極
２と、金属電極２上に帯状に形成されたＩＴＯ等の耐エ
ッチング性の透明導電膜４′とで形成される二重構造の
下部電極２０と、透明導電膜４′上にａ−Ｓｉ：Ｈ等の
光電変換層３と、ＩＴＯの透明電極４とを順次積層して
透明電極４及び光電変換層３を画素毎に分割形成した光
電変換素子及びその製造方法である。
明導電膜とシ−ト抵抗の小さい金属電極から成る二重構
造とし、光電変換層のドライエッチングの際に、金属電
極がエッチングされず、シ−ト抵抗を均一に保つことが
できる光電変換素子及びその製造方法を提供する。 【構成】 絶縁性基板１上に帯状に形成された金属電極
２と、金属電極２上に帯状に形成されたＩＴＯ等の耐エ
ッチング性の透明導電膜４′とで形成される二重構造の
下部電極２０と、透明導電膜４′上にａ−Ｓｉ：Ｈ等の
光電変換層３と、ＩＴＯの透明電極４とを順次積層して
透明電極４及び光電変換層３を画素毎に分割形成した光
電変換素子及びその製造方法である。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ等の光セ
ンサとして用いられる光電変素子及びその製造方法に係
り、特に光電変換層のドライエッチングの際に、下部電
極がエッチングされず、均一なシ−ト抵抗を保つことが
できる光電変素子及びその製造方法に関する。
ンサとして用いられる光電変素子及びその製造方法に係
り、特に光電変換層のドライエッチングの際に、下部電
極がエッチングされず、均一なシ−ト抵抗を保つことが
できる光電変素子及びその製造方法に関する。
【０００２】
【従来の技術】従来の光電変換素子について図４及び図
５を使って説明する。図４は、従来の光電変換素子の平
面説明図であり、図５は、図４のＢ−Ｂ′部分の断面説
明図である。図４及び図５に示すように、従来の光電変
換素子Ｐは、絶縁性のガラス基板１と、ガラス基板１上
に形成され、共通電極となるクロム（Ｃｒ）等の金属電
極２と、金属電極２上に各光電変換素子毎（画素毎）に
分割形成された水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）等の光電変換層３と、光電変換層３上に同様に
分割形成され、個別電極となる酸化インヂウム・スズ
（ＩＴＯ）等の透明電極４と、光電変換素子全体を覆う
よう形成されたポリイミド等の層間絶縁層５と、更に層
間絶縁層５に設けられたコンタクトホ−ルを介して透明
電極４と接続するアルミニウム（Ａｌ）等の配線６とか
ら構成されている。
５を使って説明する。図４は、従来の光電変換素子の平
面説明図であり、図５は、図４のＢ−Ｂ′部分の断面説
明図である。図４及び図５に示すように、従来の光電変
換素子Ｐは、絶縁性のガラス基板１と、ガラス基板１上
に形成され、共通電極となるクロム（Ｃｒ）等の金属電
極２と、金属電極２上に各光電変換素子毎（画素毎）に
分割形成された水素化アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）等の光電変換層３と、光電変換層３上に同様に
分割形成され、個別電極となる酸化インヂウム・スズ
（ＩＴＯ）等の透明電極４と、光電変換素子全体を覆う
よう形成されたポリイミド等の層間絶縁層５と、更に層
間絶縁層５に設けられたコンタクトホ−ルを介して透明
電極４と接続するアルミニウム（Ａｌ）等の配線６とか
ら構成されている。
【０００３】そして、透明電極４が電荷の読取り側にな
っており、副走査方向に引き出された配線６を介して薄
膜トランジスタ（ＴＦＴ）等の電荷転送用のスイッチン
グ素子の動作により電荷の読取りが行われるものであ
る。また、共通電極の金属電極２は、主走査方向に帯状
に形成され、正バイアスが印加されるようになってい
た。このような光電変換素子の構成にすることにより、
同一基板上に薄膜トランジスタ（ＴＦＴ）等の素子を集
積化する場合に回路設計上の自由度を確保でき、ビット
（光電変換素子）毎の出力特性が均一で明暗比を高くで
きるものであった（特開昭６３−６７７７２号公報参
照）。
っており、副走査方向に引き出された配線６を介して薄
膜トランジスタ（ＴＦＴ）等の電荷転送用のスイッチン
グ素子の動作により電荷の読取りが行われるものであ
る。また、共通電極の金属電極２は、主走査方向に帯状
に形成され、正バイアスが印加されるようになってい
た。このような光電変換素子の構成にすることにより、
同一基板上に薄膜トランジスタ（ＴＦＴ）等の素子を集
積化する場合に回路設計上の自由度を確保でき、ビット
（光電変換素子）毎の出力特性が均一で明暗比を高くで
きるものであった（特開昭６３−６７７７２号公報参
照）。
【０００４】しかしながら、この光電変換素子は高湿度
の環境下で通電試験を行うと、下部電極のＣｒ等の金属
電極が電蝕作用により溶解するという問題があり、この
対策として、金属電極をタンタル（Ｔａ）若しくはタン
グステン（Ｗ）及びチタン（Ｔｉ）の二重構造とする光
電変換素子が提案されている。
の環境下で通電試験を行うと、下部電極のＣｒ等の金属
電極が電蝕作用により溶解するという問題があり、この
対策として、金属電極をタンタル（Ｔａ）若しくはタン
グステン（Ｗ）及びチタン（Ｔｉ）の二重構造とする光
電変換素子が提案されている。
【０００５】即ち、別の従来の光電変換素子の断面説明
図である図６に示すように、この光電変換素子の下部電
極２０は、主走査方向に帯状に形成され、副走査方向に
引き出し部１１ａを有するチタン（Ｔｉ）層１１と、各
光電変換素子毎（ビット毎）に個別に分割形成されたタ
ンタル（Ｔａ）層１２とから成り、タンタル（Ｔａ）層
１２が光電変換層３に接するように構成されている。
尚、その他の部分は図５と同様の構成となっている。
図である図６に示すように、この光電変換素子の下部電
極２０は、主走査方向に帯状に形成され、副走査方向に
引き出し部１１ａを有するチタン（Ｔｉ）層１１と、各
光電変換素子毎（ビット毎）に個別に分割形成されたタ
ンタル（Ｔａ）層１２とから成り、タンタル（Ｔａ）層
１２が光電変換層３に接するように構成されている。
尚、その他の部分は図５と同様の構成となっている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記図
６に示した従来の光電変換素子では、耐電蝕性は大幅に
改善されてはいるが、チタン（Ｔｉ）層１１がａ−Ｓ
ｉ：Ｈのドライエッチングのストッパ−としては十分に
機能していないため、ａ−Ｓｉ：Ｈの膜厚不均一及びド
ライエッチングのエッチングレ−トの不均一により、ａ
−Ｓｉ：Ｈのドライエッチングの際に、下部電極２０の
チタン（Ｔｉ）層１１が部分的にエッチングされてシ−
ト抵抗が不均一となり、各光電変換素子での電荷の読取
りにばらつきが生じるという問題点があった。
６に示した従来の光電変換素子では、耐電蝕性は大幅に
改善されてはいるが、チタン（Ｔｉ）層１１がａ−Ｓ
ｉ：Ｈのドライエッチングのストッパ−としては十分に
機能していないため、ａ−Ｓｉ：Ｈの膜厚不均一及びド
ライエッチングのエッチングレ−トの不均一により、ａ
−Ｓｉ：Ｈのドライエッチングの際に、下部電極２０の
チタン（Ｔｉ）層１１が部分的にエッチングされてシ−
ト抵抗が不均一となり、各光電変換素子での電荷の読取
りにばらつきが生じるという問題点があった。
【０００７】本発明は上記実情に鑑みて為されたもの
で、下部電極を耐ドライエッチング性に優れた透明導電
膜とシ−ト抵抗の小さい金属電極から成る二重構造と
し、光電変換層のドライエッチングの際に、金属電極が
エッチングされず、シ−ト抵抗を均一に保つことができ
る光電変換素子及びその製造方法を提供する。
で、下部電極を耐ドライエッチング性に優れた透明導電
膜とシ−ト抵抗の小さい金属電極から成る二重構造と
し、光電変換層のドライエッチングの際に、金属電極が
エッチングされず、シ−ト抵抗を均一に保つことができ
る光電変換素子及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、金属電極と透明電
極とで半導体層を挟んで形成される光電変換素子におい
て、前記金属電極が共通電極として形成され、前記透明
電極が個別電極として形成され、前記金属電極と前記半
導体層との間に透明導電膜を設けたことを特徴としてい
る。
決するための請求項１記載の発明は、金属電極と透明電
極とで半導体層を挟んで形成される光電変換素子におい
て、前記金属電極が共通電極として形成され、前記透明
電極が個別電極として形成され、前記金属電極と前記半
導体層との間に透明導電膜を設けたことを特徴としてい
る。
【０００９】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の光電変換素子におい
て、透明導電膜と半導体層とのショットキ−バリアの高
さより、前記半導体層と透明電極とのショットキ−バリ
アの高さを高くしたことを特徴としている。
項２記載の発明は、請求項１記載の光電変換素子におい
て、透明導電膜と半導体層とのショットキ−バリアの高
さより、前記半導体層と透明電極とのショットキ−バリ
アの高さを高くしたことを特徴としている。
【００１０】上記従来例の問題点を解決するための請求
項３記載の発明は、光電変換素子の製造方法において、
絶縁性基板上に金属電極を積層する工程と、前記金属電
極上に透明導電膜を積層する工程と、前記透明導電膜上
に半導体層を積層する工程と、前記半導体層上に透明電
極を積層する工程と、前記透明電極を画素毎に分離形成
するエッチング工程と、前記半導体層を画素毎に分離形
成するエッチング工程とを有することを特徴としてい
る。
項３記載の発明は、光電変換素子の製造方法において、
絶縁性基板上に金属電極を積層する工程と、前記金属電
極上に透明導電膜を積層する工程と、前記透明導電膜上
に半導体層を積層する工程と、前記半導体層上に透明電
極を積層する工程と、前記透明電極を画素毎に分離形成
するエッチング工程と、前記半導体層を画素毎に分離形
成するエッチング工程とを有することを特徴としてい
る。
【００１１】
【作用】請求項１記載の発明によれば、光電変換素子の
共通電極となる金属電極と半導体層との間に透明導電膜
が設けられた光電変換素子としているので、半導体層の
エッチングの際に透明導電膜が金属電極へのエッチング
を防止することができ、金属電極がエッチングされない
ために金属電極のシ−ト抵抗を均一に保つことができ
る。
共通電極となる金属電極と半導体層との間に透明導電膜
が設けられた光電変換素子としているので、半導体層の
エッチングの際に透明導電膜が金属電極へのエッチング
を防止することができ、金属電極がエッチングされない
ために金属電極のシ−ト抵抗を均一に保つことができ
る。
【００１２】請求項２記載の発明によれば、半導体層と
透明導電膜との界面におけるショットキ−バリアより透
明電極と半導体層との界面におけるショットキ−バリア
を高くした請求項１記載の光電変換素子としているの
で、光電変換素子としての整流特性を得ることができ、
更に金属電極のエッチングを防止し、金属電極のシ−ト
抵抗を均一に保つことができる。
透明導電膜との界面におけるショットキ−バリアより透
明電極と半導体層との界面におけるショットキ−バリア
を高くした請求項１記載の光電変換素子としているの
で、光電変換素子としての整流特性を得ることができ、
更に金属電極のエッチングを防止し、金属電極のシ−ト
抵抗を均一に保つことができる。
【００１３】請求項３記載の発明によれば、絶縁性基板
上に形成された金属電極上に透明導電膜、半導体層、透
明電極を積層して画素毎に透明電極と半導体層を分離形
成するエッチング工程を有する光電変換素子の製造方法
としているので、半導体層のエッチングの際に透明導電
膜が金属電極へのエッチングを防止することができ、金
属電極がエッチングされないために金属電極のシ−ト抵
抗を均一に保つことができる。
上に形成された金属電極上に透明導電膜、半導体層、透
明電極を積層して画素毎に透明電極と半導体層を分離形
成するエッチング工程を有する光電変換素子の製造方法
としているので、半導体層のエッチングの際に透明導電
膜が金属電極へのエッチングを防止することができ、金
属電極がエッチングされないために金属電極のシ−ト抵
抗を均一に保つことができる。
【００１４】
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係る光電変換
素子の主走査方向の断面説明図であり、図２は、本実施
例のイメ−ジセンサの１画素の平面説明図で、図３は、
図２のＡ−Ａ′部分の断面説明図である。尚、図４、図
５と同様の構成をとる部分については同一の符号を付し
て説明する。
ら説明する。図１は、本発明の一実施例に係る光電変換
素子の主走査方向の断面説明図であり、図２は、本実施
例のイメ−ジセンサの１画素の平面説明図で、図３は、
図２のＡ−Ａ′部分の断面説明図である。尚、図４、図
５と同様の構成をとる部分については同一の符号を付し
て説明する。
【００１５】図１及び図２に示すように、本実施例の光
電変換素子Ｐは、ガラス基板１上に主走査方向に帯状に
形成されたチタン（Ｔｉ）等の金属電極２と、金属電極
２上に同様に主走査方向に帯状に形成された酸化インヂ
ウム・スズ（ＩＴＯ）の透明導電膜４′と、透明導電膜
４′上に画素毎に分割形成された水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）等の光電変換層３と、分割形成
された各光電変換層３上には各画素の個別電極となるＩ
ＴＯの透明電極４とが順次積層されたサンドイッチ構造
のフォトダイオ−ドとなっている。
電変換素子Ｐは、ガラス基板１上に主走査方向に帯状に
形成されたチタン（Ｔｉ）等の金属電極２と、金属電極
２上に同様に主走査方向に帯状に形成された酸化インヂ
ウム・スズ（ＩＴＯ）の透明導電膜４′と、透明導電膜
４′上に画素毎に分割形成された水素化アモルファスシ
リコン（ａ−Ｓｉ：Ｈ）等の光電変換層３と、分割形成
された各光電変換層３上には各画素の個別電極となるＩ
ＴＯの透明電極４とが順次積層されたサンドイッチ構造
のフォトダイオ−ドとなっている。
【００１６】更に、図２及び図３に示すように、透明電
極４を覆うように層間絶縁層５が形成され、層間絶縁層
５にコンタクトホ−ルが形成されて、各光電変換素子Ｐ
の透明電極４にアルミニウム（Ａｌ）等の配線６が接続
され、副走査方向に引き出されている。
極４を覆うように層間絶縁層５が形成され、層間絶縁層
５にコンタクトホ−ルが形成されて、各光電変換素子Ｐ
の透明電極４にアルミニウム（Ａｌ）等の配線６が接続
され、副走査方向に引き出されている。
【００１７】特に、下部電極２０の光電変換層３側をＩ
ＴＯの透明導電膜４′で形成したのは、光電変換層３が
ドライエッチングによりパタ−ニングされる際に、スト
ッパ−としての機能を透明導電膜４′に持たせることに
より、Ｔｉ等の金属電極２がエッチングされないように
するためである。
ＴＯの透明導電膜４′で形成したのは、光電変換層３が
ドライエッチングによりパタ−ニングされる際に、スト
ッパ−としての機能を透明導電膜４′に持たせることに
より、Ｔｉ等の金属電極２がエッチングされないように
するためである。
【００１８】つまり、透明導電膜４′のＩＴＯ膜は耐ド
ライエッチング特性に優れており、ＩＴＯ膜と金属電極
との耐ドライエッチング特性を比較すると、両者のエッ
チングレ−ト比は、およそ、ＩＴＯ：金属電極＝１：５
０である。従って、透明導電膜４′のＩＴＯ膜はドライ
エッチングに対して十分ストッパ−として機能するもの
である。
ライエッチング特性に優れており、ＩＴＯ膜と金属電極
との耐ドライエッチング特性を比較すると、両者のエッ
チングレ−ト比は、およそ、ＩＴＯ：金属電極＝１：５
０である。従って、透明導電膜４′のＩＴＯ膜はドライ
エッチングに対して十分ストッパ−として機能するもの
である。
【００１９】尚、透明電極４と光電変換層３との間の接
合はショットキ−接合となっており、電子に対してバリ
アを形成し、光電変換層３と透明導電膜４′との間の接
合もショットキ−接合となっており、ホ−ルに対してバ
リアを形成している。そして、金属電極２と透明導電膜
４′との間の接合は、金属／金属の接合と同様の一般的
接合となっている。
合はショットキ−接合となっており、電子に対してバリ
アを形成し、光電変換層３と透明導電膜４′との間の接
合もショットキ−接合となっており、ホ−ルに対してバ
リアを形成している。そして、金属電極２と透明導電膜
４′との間の接合は、金属／金属の接合と同様の一般的
接合となっている。
【００２０】また、本実施例においては、電子に対する
透明電極４／光電変換層３界面のバリアの高さが、光電
変換層３／透明導電膜４′界面のバリアの高さよりも高
くなるよう形成しているため、正バイアス（例えば＋５
Ｖ）を下部電極２０（透明導電膜４′及び金属電極２）
に印加しても光電変換層３に光が入射しなければ電流は
流れず、フォトダイオ−ドとしての整流特性を得ること
ができ、光電変換素子として十分機能するものである。
透明電極４／光電変換層３界面のバリアの高さが、光電
変換層３／透明導電膜４′界面のバリアの高さよりも高
くなるよう形成しているため、正バイアス（例えば＋５
Ｖ）を下部電極２０（透明導電膜４′及び金属電極２）
に印加しても光電変換層３に光が入射しなければ電流は
流れず、フォトダイオ−ドとしての整流特性を得ること
ができ、光電変換素子として十分機能するものである。
【００２１】次に、本実施例の光電変換素子の製造方法
について説明する。ガラス基板１として、無アルカリガ
ラス基板を用い、基板洗浄後、金属電極２としてＤＣス
パッタ法によりＴｉを約１０００オングストロ−ム程度
着膜する。続いて、透明導電膜４′のＩＴＯをＤＣスパ
ッタ法により約３００オングストロ−ム程度着膜する。
更に、光電変換層３のａ−Ｓｉ：ＨをプラズマＣＶＤ法
により約１００００オングストロ−ム程度着膜した後、
透明電極４のＩＴＯをＤＣスパッタ法により約６００オ
ングストロ−ム程度着膜する。
について説明する。ガラス基板１として、無アルカリガ
ラス基板を用い、基板洗浄後、金属電極２としてＤＣス
パッタ法によりＴｉを約１０００オングストロ−ム程度
着膜する。続いて、透明導電膜４′のＩＴＯをＤＣスパ
ッタ法により約３００オングストロ−ム程度着膜する。
更に、光電変換層３のａ−Ｓｉ：ＨをプラズマＣＶＤ法
により約１００００オングストロ−ム程度着膜した後、
透明電極４のＩＴＯをＤＣスパッタ法により約６００オ
ングストロ−ム程度着膜する。
【００２２】続いて、この透明電極４のレジストパタ−
ンを形成した後、塩酸系のエッチング液でエッチングす
る。次に、同一のレジストマスクを用いａ−Ｓｉ：Ｈを
ＣＦ4 系のガスを用いドライエッチング法によりエッチ
ングした後、ひさし状に突き出たＩＴＯを再度塩酸系の
エッチング液で除去する。
ンを形成した後、塩酸系のエッチング液でエッチングす
る。次に、同一のレジストマスクを用いａ−Ｓｉ：Ｈを
ＣＦ4 系のガスを用いドライエッチング法によりエッチ
ングした後、ひさし状に突き出たＩＴＯを再度塩酸系の
エッチング液で除去する。
【００２３】透明導電膜４′を形成するＩＴＯは、ａ−
Ｓｉ：Ｈをドライエッチングする際の優れたストッパと
なっており、これにより下部電極２０の金属電極２がエ
ッチングされずに保護されるようになっている。
Ｓｉ：Ｈをドライエッチングする際の優れたストッパと
なっており、これにより下部電極２０の金属電極２がエ
ッチングされずに保護されるようになっている。
【００２４】続いて、下部電極２０のレジストパタ−ン
を形成後、透明導電膜４′を塩酸系のエッチング液でエ
ッチングした後、ＴｉをＨＦ系のエッチング液でエッチ
ングすることにより下部電極２０を形成する。
を形成後、透明導電膜４′を塩酸系のエッチング液でエ
ッチングした後、ＴｉをＨＦ系のエッチング液でエッチ
ングすることにより下部電極２０を形成する。
【００２５】層間絶縁層５としては、ポリイミドを用い
スピンコ−タにより約１．２μｍ程度着膜した後、フォ
トリソグラフィ−により透明電極４のＩＴＯ上にコンタ
クトホ−ルを形成し、その後、配線６としてＤＣスパッ
タ法によりモリブデン（Ｍｏ）を５００オングストロ−
ム程度着膜し、続いて、Ａｌを約１．５μｍ程度着膜す
る。次いで、このＭｏ／Ａｌ電極を所定の形状にパタ−
ニングすることにより本実施例の光電変換素子は完成す
る。
スピンコ−タにより約１．２μｍ程度着膜した後、フォ
トリソグラフィ−により透明電極４のＩＴＯ上にコンタ
クトホ−ルを形成し、その後、配線６としてＤＣスパッ
タ法によりモリブデン（Ｍｏ）を５００オングストロ−
ム程度着膜し、続いて、Ａｌを約１．５μｍ程度着膜す
る。次いで、このＭｏ／Ａｌ電極を所定の形状にパタ−
ニングすることにより本実施例の光電変換素子は完成す
る。
【００２６】尚、本実施例の光電変換素子では、透明電
極４及び透明導電膜４′としてＩＴＯ、光電変換層とし
てａ−Ｓｉ：Ｈ、金属電極２としてＴｉを用いた例を示
したが、他に透明電極４及び透明導電膜４′として酸化
スズ（ＳｎＯ2 ）若しくは酸化亜鉛（ＺｎＯ）のいづれ
か、金属電極２としてタンタル（Ｔａ）若しくはタング
ステン（Ｗ）のいづれか、光電変換層３としてＮＩ型ａ
−Ｓｉ：Ｈ（下部電極側からＮＩ型）若しくはＮＩＰ型
ａ−Ｓｉ：Ｈ（下部電極側からＮＩＰ型）若しくはＮＩ
型ａ−Ｓｉ：ＨとＰ型ａ−ＳｉＣ：ＨとのＮＩＰ型（下
部電極側からＮＩＰ型）のいづれかを用いた素子におい
ても同様の効果が期待できる。
極４及び透明導電膜４′としてＩＴＯ、光電変換層とし
てａ−Ｓｉ：Ｈ、金属電極２としてＴｉを用いた例を示
したが、他に透明電極４及び透明導電膜４′として酸化
スズ（ＳｎＯ2 ）若しくは酸化亜鉛（ＺｎＯ）のいづれ
か、金属電極２としてタンタル（Ｔａ）若しくはタング
ステン（Ｗ）のいづれか、光電変換層３としてＮＩ型ａ
−Ｓｉ：Ｈ（下部電極側からＮＩ型）若しくはＮＩＰ型
ａ−Ｓｉ：Ｈ（下部電極側からＮＩＰ型）若しくはＮＩ
型ａ−Ｓｉ：ＨとＰ型ａ−ＳｉＣ：ＨとのＮＩＰ型（下
部電極側からＮＩＰ型）のいづれかを用いた素子におい
ても同様の効果が期待できる。
【００２７】本実施例の光電変換素子によれば、透明導
電膜４′が金属電極２を覆っているため、光電変換層３
のドライエッチングの際に金属電極２がエッチングされ
ず、従ってシ−ト抵抗を均一に保持することができ、各
光電変換素子での読取りのばらつきをなくすことができ
る効果がある。また、金属電極２はシ−ト抵抗が小さい
ので、高抵抗のＩＴＯの透明導電膜４′だけで下部電極
２０を構成するよりも、共通電極として有効である。
電膜４′が金属電極２を覆っているため、光電変換層３
のドライエッチングの際に金属電極２がエッチングされ
ず、従ってシ−ト抵抗を均一に保持することができ、各
光電変換素子での読取りのばらつきをなくすことができ
る効果がある。また、金属電極２はシ−ト抵抗が小さい
ので、高抵抗のＩＴＯの透明導電膜４′だけで下部電極
２０を構成するよりも、共通電極として有効である。
【００２８】また、本実施例の光電変換素子の製造方法
によれば、光電変換層３のドライエッチング処理の際に
ＩＴＯの透明導電幕４′がストッパ−として有効に働く
ため、下部電極２０の金属電極２がエッチングされない
ようにすることができ、均一なシ−ト抵抗の光電変換素
子を製造できる効果がある。
によれば、光電変換層３のドライエッチング処理の際に
ＩＴＯの透明導電幕４′がストッパ−として有効に働く
ため、下部電極２０の金属電極２がエッチングされない
ようにすることができ、均一なシ−ト抵抗の光電変換素
子を製造できる効果がある。
【００２９】また、本実施例の光電変換素子を薄膜トラ
ンジスタ（ＴＦＴ）と接続させ、例えば、特開昭６２−
６７８６４公報に示すようにＴＦＴ駆動型イメ−ジセン
サとして用いることにすれば、信頼性の高いイメ−ジセ
ンサを実現することができる。
ンジスタ（ＴＦＴ）と接続させ、例えば、特開昭６２−
６７８６４公報に示すようにＴＦＴ駆動型イメ−ジセン
サとして用いることにすれば、信頼性の高いイメ−ジセ
ンサを実現することができる。
【００３０】
【発明の効果】請求項１記載の発明によれば、光電変換
素子の共通電極となる金属電極と半導体層との間に透明
導電膜が設けられた光電変換素子としているので、半導
体層のエッチングの際に透明導電膜が金属電極へのエッ
チングを防止することができ、金属電極がエッチングさ
れないために金属電極のシ−ト抵抗を均一に保つことが
できる効果がある。
素子の共通電極となる金属電極と半導体層との間に透明
導電膜が設けられた光電変換素子としているので、半導
体層のエッチングの際に透明導電膜が金属電極へのエッ
チングを防止することができ、金属電極がエッチングさ
れないために金属電極のシ−ト抵抗を均一に保つことが
できる効果がある。
【００３１】請求項２記載の発明によれば、半導体層と
透明導電膜との界面におけるショットキ−バリアより透
明電極と半導体層との界面におけるショットキ−バリア
を高くした請求項１記載の光電変換素子としているの
で、光電変換素子としての整流特性を得ることができ、
更に金属電極のエッチングを防止し、金属電極のシ−ト
抵抗を均一に保つことができる効果がある。
透明導電膜との界面におけるショットキ−バリアより透
明電極と半導体層との界面におけるショットキ−バリア
を高くした請求項１記載の光電変換素子としているの
で、光電変換素子としての整流特性を得ることができ、
更に金属電極のエッチングを防止し、金属電極のシ−ト
抵抗を均一に保つことができる効果がある。
【００３２】請求項３記載の発明によれば、絶縁性基板
上に形成された金属電極上に透明導電膜、半導体層、透
明電極を積層して画素毎に透明電極と半導体層を分離形
成するエッチング工程を有する光電変換素子の製造方法
としているので、半導体層のエッチングの際に透明導電
膜が金属電極へのエッチングを防止することができ、金
属電極がエッチングされないために金属電極のシ−ト抵
抗を均一に保つことができる効果がある。
上に形成された金属電極上に透明導電膜、半導体層、透
明電極を積層して画素毎に透明電極と半導体層を分離形
成するエッチング工程を有する光電変換素子の製造方法
としているので、半導体層のエッチングの際に透明導電
膜が金属電極へのエッチングを防止することができ、金
属電極がエッチングされないために金属電極のシ−ト抵
抗を均一に保つことができる効果がある。
【図１】 本発明の一実施例に係る光電変換素子の主走
査方向の断面説明図である。
査方向の断面説明図である。
【図２】 本実施例の１画素の光電変換素子の平面説明
図である。
図である。
【図３】 図２のＡ−Ａ′部分の断面説明図である。
【図４】 従来の光電変換素子の平面説明図である。
【図５】 図４のＢ−Ｂ′部分の断面説明図である。
【図６】 別の従来の断面説明図である。
１…ガラス基板、 ２…金属電極、 ３…光電変換層、
４…透明電極、 ４′…透明導電膜、 ５…層間絶縁
層、 ６…配線、 １１…チタン層、 １１ａ…引き出
し部、 １２…タンタル層、 ２０…下部電極、 Ｐ…
光電変換素子
４…透明電極、 ４′…透明導電膜、 ５…層間絶縁
層、 ６…配線、 １１…チタン層、 １１ａ…引き出
し部、 １２…タンタル層、 ２０…下部電極、 Ｐ…
光電変換素子
Claims (3)
- 【請求項１】 金属電極と透明電極とで半導体層を挟ん
で形成される光電変換素子において、前記金属電極が共
通電極として形成され、前記透明電極が個別電極として
形成され、前記金属電極と前記半導体層との間に透明導
電膜を設けたことを特徴とする光電変換素子。 - 【請求項２】 透明導電膜と半導体層とのショットキ−
バリアの高さより、前記半導体層と透明電極とのショッ
トキ−バリアの高さを高くしたことを特徴とする請求項
１記載の光電変換素子。 - 【請求項３】 絶縁性基板上に金属電極を積層する工程
と、前記金属電極上に透明導電膜を積層する工程と、前
記透明導電膜上に半導体層を積層する工程と、前記半導
体層上に透明電極を積層する工程と、前記透明電極を画
素毎に分離形成するエッチング工程と、前記半導体層を
画素毎に分離形成するエッチング工程とを有することを
特徴とする光電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231573A JPH0661466A (ja) | 1992-08-07 | 1992-08-07 | 光電変換素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231573A JPH0661466A (ja) | 1992-08-07 | 1992-08-07 | 光電変換素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661466A true JPH0661466A (ja) | 1994-03-04 |
Family
ID=16925637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4231573A Pending JPH0661466A (ja) | 1992-08-07 | 1992-08-07 | 光電変換素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661466A (ja) |
-
1992
- 1992-08-07 JP JP4231573A patent/JPH0661466A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7964903B2 (en) | Thin film transistor array panel for x-ray detector | |
| TWI249643B (en) | Substrate for liquid crystal display and liquid crystal display utilizing the same | |
| US6836299B2 (en) | TFT LCD device having multi-layered pixel electrodes | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| US8324624B2 (en) | Thin film transistor array substrate for an X-ray detector and method of fabricating the same | |
| US20040241895A1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US7791080B2 (en) | Image TFT array of a direct X-ray image sensor and method of fabricating the same | |
| JPH05251705A (ja) | 薄膜トランジスタ | |
| US6859252B2 (en) | Active matrix substrate and manufacturing method thereof | |
| US6806472B2 (en) | Switching device of an X-ray sensor and method for manufacturing the same | |
| US9128341B2 (en) | Visible sensing transistor, display panel and manufacturing method thereof | |
| US7638375B2 (en) | Method of manufacturing thin film transistor substrate | |
| US8405082B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JPH0734467B2 (ja) | イメージセンサ製造方法 | |
| US7528895B2 (en) | Liquid crystal display device and method for making the same | |
| EP0851498B1 (en) | Contact pads for radiation imagers | |
| JPH0787243B2 (ja) | 半導体装置 | |
| JPH0713180A (ja) | 液晶表示装置 | |
| JPH0629510A (ja) | Ｔｆｔ駆動イメージセンサおよびその製造方法 | |
| JPH0661466A (ja) | 光電変換素子及びその製造方法 | |
| JPH0653470A (ja) | イメージセンサ及びイメージセンサの製造方法 | |
| JPH08313934A (ja) | アレイ基板、その製造方法、液晶表示装置およびその製造方法 | |
| KR100545509B1 (ko) | 고개구율 박막 트랜지스터형 이미지센서 및 그 제조방법 | |
| JPH0627981B2 (ja) | アクテイブマトリツクス型表示装置用表示電極アレイとその製造方法 |