JPH0661397A - Lead frame and resin sealing method of semiconductor device provided therewith - Google Patents

Lead frame and resin sealing method of semiconductor device provided therewith

Info

Publication number
JPH0661397A
JPH0661397A JP4214432A JP21443292A JPH0661397A JP H0661397 A JPH0661397 A JP H0661397A JP 4214432 A JP4214432 A JP 4214432A JP 21443292 A JP21443292 A JP 21443292A JP H0661397 A JPH0661397 A JP H0661397A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
semiconductor chip
resin
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4214432A
Other languages
Japanese (ja)
Inventor
Kazuhiro Sato
一裕 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP4214432A priority Critical patent/JPH0661397A/en
Publication of JPH0661397A publication Critical patent/JPH0661397A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PURPOSE:To prevent the die pad of a lead frame from being deformed and voids from being generated in the lead frame and to accelerate the standardization of the lead frame. CONSTITUTION:A die pad 12 is composed of a peripheral frame 12A and semiconductor chip supporting leads 12B, and through-holes 13 large enough in diameter to enable molten resin to pass through them are provided to the die pad 12. A semiconductor chip 8a is fixed to the die pad 12, and molten resin 9a injected into a molding die is made to flow from the upside of the die pad 12 to the underside of the pad and vice versa through the through-holes 13 at molding to seal off a semiconductor chip 8a with resin. By this setup, the upside and underside of a die pad can be uniform in the flowing top line of molten resin 9a independent of the size of a semiconductor chip, and the standardization of a lead frame can be accelerated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、樹脂を用いて半導体チ
ップをトランスファーモールド法で封止される樹脂封止
型半導体装置用のリードフレーム及びそれを用いた半導
体チップの樹脂封止方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for a resin-encapsulated semiconductor device in which a semiconductor chip is encapsulated with a resin by a transfer molding method and a resin encapsulation method for a semiconductor chip using the same. Is.

【0002】[0002]

【従来の技術】従来技術のリードフレーム及びそれを用
いた樹脂封止型半導体装置の樹脂封止方法、図3乃至図
6を用いて説明する。図3は従来技術の、一般的なSO
P型半導体装置に使用されている現用のリードフレーム
を示す斜視図であり、図4は図3に示したリードフレー
ムに載置した半導体チップを樹脂封止した、従来技術の
樹脂封止型半導体装置の一例をを説明するための断面図
であり、図5は図3に示したリードフレームに小面積の
半導体チップを搭載し、そのリードフレームを納めた状
態の上下成形金型の一部断面図であり、図6は図5に示
した状態の半導体チップを従来技術のトランスファーモ
ールド方法で樹脂封止を行った場合に生ずる現象を説明
するための断面図である。
2. Description of the Related Art A conventional lead frame and a resin sealing method for a resin-sealed semiconductor device using the same will be described with reference to FIGS. FIG. 3 is a general SO of the prior art.
FIG. 4 is a perspective view showing an existing lead frame used in a P-type semiconductor device, and FIG. 4 is a resin-sealed semiconductor of the related art in which a semiconductor chip mounted on the lead frame shown in FIG. 3 is resin-sealed. FIG. 5 is a cross-sectional view for explaining an example of the apparatus, and FIG. 5 is a partial cross-sectional view of the upper and lower molding dies in which the lead frame shown in FIG. FIG. 6 is a cross-sectional view for explaining a phenomenon that occurs when the semiconductor chip in the state shown in FIG. 5 is resin-sealed by the transfer molding method of the prior art.

【0003】先ず、図3に一般的なSOP型半導体装置
に使用されている現用のリードフレーム1を一単位だけ
で示した。このリードフレーム1は一枚の平な四辺形の
ダイパッド2と、このダイパッド2の各辺に沿って、所
定のピッチで配列された複数のインナーリード3と、こ
れらのインナーリード3に対応して配列されたアウター
リード5と、前記両リード3、5を接続したタイバー4
と、前記ダイパッド2の相対する二辺をフレーム7に接
続する吊りリード6などから構成されている。そして各
吊りリード6は折り曲げ部6aの部分で下方に折り曲げ
られているので、前記ダイパッド2はディプレスされた
状態になっている。
First, FIG. 3 shows a current lead frame 1 used in a general SOP type semiconductor device in only one unit. The lead frame 1 is composed of one flat quadrilateral die pad 2, a plurality of inner leads 3 arranged at a predetermined pitch along each side of the die pad 2, and corresponding to these inner leads 3. Outer leads 5 arranged and a tie bar 4 connecting the both leads 3, 5
And a suspension lead 6 for connecting two opposing sides of the die pad 2 to the frame 7. Since each suspension lead 6 is bent downward at the bent portion 6a, the die pad 2 is in a depressed state.

【0004】このように構成されたリードフレーム1
の、前記ダイパッド2に半導体チップ8(図4)を銀ペ
ーストなどを用いて接着、固定し、この半導体チップ8
の各電極と前記各インナーリード3の内端部とをワイヤ
ボンドした後(図示していない)、このような半導体チ
ップ8をトランスファーモールド法により樹脂9で封止
すると、SOP型の樹脂封止型半導体装置(以下、単に
「半導体装置」と記す)10が得られる。
The lead frame 1 configured as described above
The semiconductor chip 8 (FIG. 4) is adhered and fixed to the die pad 2 using silver paste or the like.
After wire-bonding the respective electrodes to the inner ends of the inner leads 3 (not shown), the semiconductor chip 8 is sealed with a resin 9 by a transfer molding method. A type semiconductor device (hereinafter, simply referred to as “semiconductor device”) 10 is obtained.

【0005】この場合、例えば、特開平2−27164
8に開示されているように、半導体チップ8上面から封
止樹脂9上面までの厚さTaとダイパッド2下面から封
止樹脂9下面までの厚さTbを等しくし、また吊りリー
ド6上面から封止樹脂9上面までの厚さTcと吊りリー
ド6下面から封止樹脂9下面までの厚さTdを等しくし
くすると、溶融樹脂の流動性を良好にできる。
In this case, for example, JP-A-2-27164
8, the thickness Ta from the upper surface of the semiconductor chip 8 to the upper surface of the sealing resin 9 and the thickness Tb from the lower surface of the die pad 2 to the lower surface of the sealing resin 9 are made equal, and the suspension lead 6 is sealed from the upper surface. If the thickness Tc to the upper surface of the stop resin 9 and the thickness Td from the lower surface of the suspension lead 6 to the lower surface of the sealing resin 9 are made equal, the fluidity of the molten resin can be improved.

【0006】[0006]

【発明が解決しようとする課題】ところが、図5に示し
たように、小面積の半導体チップ8aを広い面積の前記
ダイパッド2に載置し、樹脂封止しようとすると、可成
りの面積のダイパッド2の部分を溶融樹脂が流動するこ
とになる。従って、ダイパッド2上面から成形金型の上
金型20の内面までの深さTeがダイパッド2下面から
下金型30の内面までの深さTfより大きくなる。
However, as shown in FIG. 5, when a semiconductor chip 8a having a small area is placed on the die pad 2 having a large area and resin sealing is performed, the die pad having a considerable area is formed. The molten resin will flow through the second portion. Therefore, the depth Te from the upper surface of the die pad 2 to the inner surface of the upper die 20 of the molding die is larger than the depth Tf from the lower surface of the die pad 2 to the inner surface of the lower die 30.

【0007】この深さの差が原因になって、図6に示し
たように、前記下金型30の注入口31から供給された
溶融樹脂9aの流れがダイパッド12の上下の通路で差
が生じ、その上方を流れる溶融樹脂9aの速度がダイパ
ッド2の下方を流れる溶融樹脂9aの速度より速くな
る。つまり、ダイパッド2の下方を流れる溶融樹脂9a
の流動が妨げられ、その速度が半導体チップ8aの上方
を流れる溶融樹脂9aの速度より遅くなる。その結果、
広い面状のダイパッド2を押し下げ、変形させてしま
い、また上方の溶融樹脂9aが下方に回り込んで、成形
金型内のガスを閉じ込め、ボイドを発生させるようにな
る。
Due to this difference in depth, as shown in FIG. 6, the flow of the molten resin 9a supplied from the injection port 31 of the lower mold 30 is different in the upper and lower passages of the die pad 12. The speed of the molten resin 9a generated and flowing thereabove is higher than the speed of the molten resin 9a flowing below the die pad 2. That is, the molten resin 9a flowing below the die pad 2
Of the molten resin 9a is impeded, and its speed becomes slower than the speed of the molten resin 9a flowing above the semiconductor chip 8a. as a result,
The wide surface die pad 2 is pushed down and deformed, and the molten resin 9a on the upper side wraps around downward, trapping the gas in the molding die and generating voids.

【0008】従って、半導体チップの寸法に合わせた面
積のダイパッドを備えたリードフレームを用いると、前
記のような不都合を防ぐことができるが、半導体チップ
の大きさは数多くあり、各寸法に合ったリードフレーム
を用意しておくことは、リードフレームの管理を複雑な
ものにし、また標準化に当たっても問題点が多いもので
ある。この発明はこのような不都合をなくすことを課題
とするものである。
Therefore, if a lead frame having a die pad having an area corresponding to the size of the semiconductor chip is used, the above-mentioned inconvenience can be prevented, but the size of the semiconductor chip is numerous and suitable for each size. Preparing a lead frame complicates the management of the lead frame, and there are many problems in standardization. The present invention aims to eliminate such inconvenience.

【0009】[0009]

【課題を解決するための手段】それ故、この発明では、
前記ダイパッドを周辺枠と支持用リードで構成し、両者
間に溶融樹脂が流動できる大開口の複数の貫通孔を形成
し、溶融樹脂をこの貫通孔を通じて、前記ダイパッドの
表面から裏面へ、またその逆に流動させることにより、
半導体チップを樹脂封止するようにした。
Therefore, according to the present invention,
The die pad is composed of a peripheral frame and a supporting lead, and a plurality of through holes having large openings through which molten resin can flow are formed between the two, and the molten resin is passed through the through holes from the front surface to the back surface of the die pad, and On the contrary, by making it flow,
The semiconductor chip was resin-sealed.

【0010】[0010]

【作用】従って、半導体チップの寸法によらず、成形時
の溶融樹脂の流動先端ラインをダイパッドの上下で容易
に揃えることができ、またリードフレームの標準化をよ
り進めることができる。
Therefore, regardless of the size of the semiconductor chip, the flow front line of the molten resin at the time of molding can be easily aligned above and below the die pad, and the standardization of the lead frame can be further promoted.

【0011】[0011]

【実施例】この発明の実施例を図1及び図2を用いて説
明する。図1はこの発明のリードフレームの実施例でそ
の一単位のリードフレームを示す斜視図であり、図2は
図1のリードフレームに半導体チップを載置して、トラ
ンスファーモールドするところを示す、図1のAーA線
上における断面図である。なお、図3乃至図6と同一部
分には同一の符号を付し、その説明を省略する。
Embodiments of the present invention will be described with reference to FIGS. 1 is a perspective view showing a lead frame of one unit in an embodiment of a lead frame of the present invention, and FIG. 2 shows a semiconductor chip placed on the lead frame of FIG. 1 and transfer molded. FIG. 1 is a sectional view taken along line AA of FIG. The same parts as those in FIGS. 3 to 6 are designated by the same reference numerals, and the description thereof will be omitted.

【0012】図1に示したように、この発明のリードフ
レーム11のダイパッド12は、その四辺形の周辺枠1
2Aとその一対の対角線上に掛け渡した筋交い状の半導
体チップの支持用リード12Bとから構成されている。
即ち、この発明は、図3に示した従来技術のリードフレ
ーム1のダイパッド2の大半の面積にわたって、溶融樹
脂が流動できる貫通孔13を形成した構造になってい
る。前記支持用リード12Bはこのダイパッド12を補
強する機能の他に、半導体チップ8aの面積が小さくて
も、その交差部12C付近でそのような小面積の半導体
チップ8aを支えることができる機能を備えている。
As shown in FIG. 1, the die pad 12 of the lead frame 11 of the present invention has a quadrangular peripheral frame 1
2A and a pair of diagonally-supporting leads 12B for supporting a semiconductor chip in a cross shape.
That is, the present invention has a structure in which the through hole 13 through which the molten resin can flow is formed over most of the area of the die pad 2 of the conventional lead frame 1 shown in FIG. In addition to the function of reinforcing the die pad 12, the supporting lead 12B has a function of supporting a semiconductor chip 8a having such a small area near the intersection 12C even if the area of the semiconductor chip 8a is small. ing.

【0013】このようなリードフレーム11は、従来技
術のリードフレーム1と同様に、金属板、例えば、厚さ
0.1〜0.3mmの42%Ni/Fe合金を打ち抜
き、或いはエッチングで製作することができる。
Like the lead frame 1 of the prior art, such a lead frame 11 is manufactured by punching or etching a metal plate, for example, a 42% Ni / Fe alloy having a thickness of 0.1 to 0.3 mm. be able to.

【0014】このような構成のリードフレーム11の前
記ダイパッド12に、例えば、小面積の半導体チップ8
aを固定し、この半導体チップ8aの各電極を前記イン
ナーリード3の内端部に電気的に接続した後(図示して
いない)、図2に示したように、このリードフレーム1
1を、その半導体チップ8aが上金型20及び下金型3
0のキャビティ内に収まるように成形金型で締結し、ト
ランスファーモールド法で前記下金型30の注入口31
から溶融樹脂9aを注入する。
On the die pad 12 of the lead frame 11 having such a structure, for example, a semiconductor chip 8 having a small area is provided.
After fixing a and electrically connecting the electrodes of the semiconductor chip 8a to the inner ends of the inner leads 3 (not shown), as shown in FIG.
1, the semiconductor chip 8a has an upper die 20 and a lower die 3
It is fastened with a molding die so that it fits in the cavity of 0, and the injection port 31 of the lower die 30 is formed by the transfer molding method.
Then, the molten resin 9a is injected.

【0015】このような小面積の半導体チップ8aを載
置したダイパッド12には、従来技術と同様に、ダイパ
ッド12の上下面から上金型20及び下金型30の各内
面までの距離Te及びTfは、Te>Tfの状態になっ
ているが、注入された溶融樹脂9aは、前記ダイパッド
12の貫通孔13を通じて、前記ダイパッド12の表面
から裏面へ、またその逆に流動させることができ、溶融
樹脂9aの流動先端ラインを容易に揃えることができ
る。
In the die pad 12 on which the semiconductor chip 8a having such a small area is mounted, the distance Te from the upper and lower surfaces of the die pad 12 to the inner surfaces of the upper die 20 and the lower die 30 is the same as in the prior art. Although Tf is in the state of Te> Tf, the injected molten resin 9a can flow from the front surface to the back surface of the die pad 12 and vice versa through the through hole 13 of the die pad 12. The flow front line of the molten resin 9a can be easily aligned.

【0016】また、大面積の半導体チップ8の樹脂封止
の場合は、その半導体チップ8を前記ダイパッド12の
支持用リード12Bのみならず、周辺枠12Aでも支え
ることができ、前記Te>Tfの状態が殆どなくなり、
つまりTa=Tb(図4)の状態になり、従来技術と同
様に良好な樹脂封止ができる。
In the case of encapsulating a large area semiconductor chip 8 with resin, the semiconductor chip 8 can be supported not only by the supporting leads 12B of the die pad 12 but also by the peripheral frame 12A, and Te> Tf. Almost disappeared,
That is, Ta = Tb (FIG. 4) is achieved, and good resin sealing can be performed as in the conventional technique.

【0017】また、ディプレスされたダイパッド12の
面積を予め広く取っておくことにより、1種類のリード
フレームで数種の面積の半導体チップに対応させること
ができる。
Further, by preliminarily widening the area of the depressed die pad 12, one type of lead frame can be used for semiconductor chips having several types of areas.

【0018】前記実施例では、ダイパッド12の一構成
要素である支持用リード12Bを筋交い状のリードで構
成した例を挙げたが、これを非常に目の粗い網のような
もので構成してもよい。また、前記実施例では、SOP
型半導体装置に用いられるリードフレームを例示して説
明したが、この発明はSOP型に限定されるものではな
く、QFP型半導体装置などに用いられるリードフレー
ムにも適用することができることは言うまでもない。
In the above-mentioned embodiment, the supporting lead 12B, which is one component of the die pad 12, is constituted by a braided lead, but it is constituted by a net having a very coarse mesh. Good. In the above embodiment, the SOP
Although the lead frame used for the type semiconductor device has been described as an example, it is needless to say that the present invention is not limited to the SOP type and can be applied to a lead frame used for a QFP type semiconductor device or the like.

【0019】[0019]

【発明の効果】以上の説明から明らかなように、この発
明のリードフレーム及びこのリードフレームを用いた半
導体装置の樹脂封止方法によれば、半導体チップの成形
時に容易に溶融樹脂の先端ラインを揃えることができ、
従って、ボイドの発生やダイパッドなどの変形の発生が
生じない高品質の半導体装置を得ることができる。そし
てまた、リードフレームの標準化をより一層進めること
ができ、生産性の向上に寄与できる。
As is apparent from the above description, according to the lead frame of the present invention and the resin sealing method for a semiconductor device using the lead frame, the tip line of the molten resin can be easily formed at the time of molding the semiconductor chip. Can be aligned,
Therefore, it is possible to obtain a high-quality semiconductor device in which voids and deformation of the die pad do not occur. Further, the standardization of the lead frame can be further promoted, which can contribute to the improvement of productivity.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明のリードフレームの実施例でその一単
位のリードフレームを示す斜視図である。
FIG. 1 is a perspective view showing one unit of a lead frame in an embodiment of the lead frame of the present invention.

【図2】図1のリードフレームに半導体チップを載置し
て、トランスファーモールドするところを示す、図1の
AーA線上における断面図である。
FIG. 2 is a cross-sectional view taken along the line AA of FIG. 1, showing a state where a semiconductor chip is placed on the lead frame of FIG. 1 and transfer molding is performed.

【図3】従来技術の、一般的なSOP型半導体装置に使
用されている現用のリードフレームを示す斜視図であ
る。
FIG. 3 is a perspective view showing a conventional lead frame used in a general SOP type semiconductor device of the related art.

【図4】図3に示したリードフレームに載置した半導体
チップを樹脂封止した、従来技術の樹脂封止型半導体装
置の一例をを説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining an example of a conventional resin-sealed semiconductor device in which the semiconductor chip mounted on the lead frame shown in FIG. 3 is resin-sealed.

【図5】図3に示したリードフレームに小面積の半導体
チップを搭載し、そのリードフレームを納めた状態の上
下成形金型の一部断面図である。
5 is a partial cross-sectional view of the upper and lower molding dies in which a small-area semiconductor chip is mounted on the lead frame shown in FIG. 3 and the lead frame is housed.

【図6】図5に示した状態の半導体チップを従来技術の
トランスファーモールド方法で樹脂封止を行った場合に
生ずる現象を説明するための断面図である。
FIG. 6 is a cross-sectional view for explaining a phenomenon that occurs when the semiconductor chip in the state shown in FIG. 5 is resin-sealed by a transfer molding method of a conventional technique.

【符号の説明】[Explanation of symbols]

3 インナーリード 4 タイバー 5 アウターリード 6 吊りリード 6a 折り曲げ部 7 連結フレーム 8 半導体チップ 8a 小面積の半導体チップ 9 封止樹脂 9a 溶融樹脂 10 樹脂封止型半導体装置 11 リードフレーム 12 ダイパッド 12A 周辺枠 12B 支持用リード 12C 交差部 13 貫通孔 20 上金型 30 下金型 31 注入口 3 Inner Lead 4 Tie Bar 5 Outer Lead 6 Suspension Lead 6a Bending Part 7 Connection Frame 8 Semiconductor Chip 8a Small Area Semiconductor Chip 9 Encapsulating Resin 9a Molten Resin 10 Resin Encapsulating Semiconductor Device 11 Lead Frame 12 Die Pad 12A Peripheral Frame 12B Support Lead 12C Cross section 13 Through hole 20 Upper mold 30 Lower mold 31 Injection port

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】ダイパッド、インナーリード、アウターリ
ードなどから構成されたリードフレームにおいて、前記
ダイパッドを周辺枠と支持用リードで構成し、両者間に
溶融樹脂が流動できる大開口の複数の貫通孔を形成した
ことを特徴とするリードフレーム。
1. A lead frame composed of a die pad, an inner lead, an outer lead, etc., wherein the die pad is composed of a peripheral frame and a supporting lead, and a plurality of large through-holes through which a molten resin can flow are formed between them. A lead frame characterized by being formed.
【請求項2】請求項1に記載のリードフレームの前記ダ
イパッドに半導体チップを固定し、この半導体チップの
各電極を前記インナーリードの内端部に電気的に接続し
た後、このような半導体チップを成形金型を用い、トラ
ンスファーモールド法で樹脂封止するに際し、溶融樹脂
を前記ダイパッドの貫通孔を通じて、前記ダイパッドの
表面から裏面へ、またその逆に流動させることにより、
前記半導体チップを樹脂封止することを特徴とする樹脂
封止型半導体装置の樹脂封止方法。
2. A semiconductor chip is fixed to the die pad of the lead frame according to claim 1, and each electrode of the semiconductor chip is electrically connected to an inner end portion of the inner lead. Using a molding die, at the time of resin sealing by the transfer molding method, through the through hole of the die pad, from the front surface of the die pad to the back surface, and vice versa, by flowing.
A resin encapsulation method for a resin-encapsulated semiconductor device, which comprises encapsulating the semiconductor chip with a resin.
JP4214432A 1992-08-12 1992-08-12 Lead frame and resin sealing method of semiconductor device provided therewith Pending JPH0661397A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4214432A JPH0661397A (en) 1992-08-12 1992-08-12 Lead frame and resin sealing method of semiconductor device provided therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4214432A JPH0661397A (en) 1992-08-12 1992-08-12 Lead frame and resin sealing method of semiconductor device provided therewith

Publications (1)

Publication Number Publication Date
JPH0661397A true JPH0661397A (en) 1994-03-04

Family

ID=16655690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4214432A Pending JPH0661397A (en) 1992-08-12 1992-08-12 Lead frame and resin sealing method of semiconductor device provided therewith

Country Status (1)

Country Link
JP (1) JPH0661397A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236685A (en) * 1994-12-14 1996-09-13 Anam Ind Co Inc Lead frame structure of semiconductor package
US7964942B2 (en) 2003-05-28 2011-06-21 Yamaha Corporation Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236685A (en) * 1994-12-14 1996-09-13 Anam Ind Co Inc Lead frame structure of semiconductor package
US7964942B2 (en) 2003-05-28 2011-06-21 Yamaha Corporation Lead frame having a die stage smaller than a semiconductor device and a semiconductor device using the same

Similar Documents

Publication Publication Date Title
KR100703830B1 (en) Method for manufacturing resin-encapsulated semiconductor device
JP2875139B2 (en) Method for manufacturing semiconductor device
CN100517682C (en) Semiconductor device and its producing method
US7781262B2 (en) Method for producing semiconductor device and semiconductor device
US7410835B2 (en) Method for fabricating semiconductor package with short-prevented lead frame
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
US5293065A (en) Lead frame having an outlet with a larger cross sectional area than the inlet
JP2765542B2 (en) Resin-sealed semiconductor device
KR20040087924A (en) Method of resin sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin sealing the semiconductor device
JPH0661397A (en) Lead frame and resin sealing method of semiconductor device provided therewith
JPH06104364A (en) Lead frame and method and metallic mold for molding semiconductor chip using it
JPH03129870A (en) Lead frame
JP2005317829A (en) Method for manufacturing semiconductor device and lead frame used for it
JP2679848B2 (en) Semiconductor device
JP3185354B2 (en) Method for manufacturing semiconductor device and resin sealing device for semiconductor device
JP2002026192A (en) Lead frame
JPH06302745A (en) Resin-sealed structure for semiconductor chip
JP2865458B2 (en) Method for manufacturing semiconductor device
JPS5978537A (en) Manufacture of resin-sealed semiconductor device
JP4002235B2 (en) Resin-sealed semiconductor device
JPH11220087A (en) Lead frame, semiconductor device using the same and its manufacture
JP2000150761A (en) Resin sealed semiconductor device and its manufacture
JPH05243464A (en) Lead frame and plastic molded type semiconductor device using the same
JP4294462B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JPS61194861A (en) Resin sealed type semiconductor device