JPH05243464A - Lead frame and plastic molded type semiconductor device using the same - Google Patents
Lead frame and plastic molded type semiconductor device using the sameInfo
- Publication number
- JPH05243464A JPH05243464A JP4295892A JP4295892A JPH05243464A JP H05243464 A JPH05243464 A JP H05243464A JP 4295892 A JP4295892 A JP 4295892A JP 4295892 A JP4295892 A JP 4295892A JP H05243464 A JPH05243464 A JP H05243464A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- thickness
- lead frame
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置の薄型化
を計るためのリードフレーム及びこれを用いた樹脂封止
型半導体装置（以下、単に「ＩＣ」と記す）に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for thinning a semiconductor device and a resin-sealed semiconductor device (hereinafter simply referred to as "IC") using the lead frame.
【０００２】[0002]
【従来の技術】従来技術のＩＣを図を用いて説明する。
図７は従来技術のＩＣの断面図を示している。このＩＣ
１は、中央部に、ディプレスされたダイパッド２が在
り、この周辺部に複数のインナーリード３とこれらに対
応したアウターリード４とから構成されたリードフレー
ムの、前記ダイパッドの上面にＩＣチップ５をダイボン
ドし、そのＩＣチップ５の各電極（図示していない）と
これらに対応した前記各インナーリード３の先端部６の
上面とをワイヤ７でボンディングし、そしてモールド樹
脂Ｍで樹脂封止し、この樹脂Ｍの外部で前記アウターリ
ード４を前記ダイパッドの方へ折り曲げた構造（図の実
施例ではＳＯＰ型或いはＱＦＰ型半導体装置）に構成し
ている。2. Description of the Related Art A conventional IC will be described with reference to the drawings.
FIG. 7 shows a cross-sectional view of a prior art IC. This IC
1 is a lead frame having a depressed die pad 2 in the central portion and a plurality of inner leads 3 and outer leads 4 corresponding to these in the peripheral portion, and an IC chip 5 on the upper surface of the die pad. Is die-bonded, each electrode (not shown) of the IC chip 5 and the upper surface of the tip portion 6 of each inner lead 3 corresponding thereto are bonded with a wire 7, and resin-sealed with a molding resin M. The outer lead 4 is bent outside the resin M toward the die pad (the SOP type or QFP type semiconductor device in the illustrated embodiment).
【０００３】[0003]
【発明が解決しようとする課題】このようなＩＣ１は、
現在、その全体の厚さＴを、例えば、１ｍｍ以下にする
薄型化が試みられているが、この厚さＴを薄くすればす
る程、ワイヤ７のループ部７ａの高さの制約により、そ
の実現が難しいものになる。即ち、従来のリードフレー
ムで厚さＴが１ｍｍ以下のＩＣ１を製造しようとする
と、図７に示したように、ワイヤ７のループ部７ａが露
出してしまうという問題が生じる。Such an IC1 is
At present, an attempt has been made to reduce the total thickness T to, for example, 1 mm or less. However, the thinner the thickness T is, the more restricted the height of the loop portion 7a of the wire 7 is. It will be difficult to realize. That is, when an IC 1 having a thickness T of 1 mm or less is manufactured using a conventional lead frame, there arises a problem that the loop portion 7a of the wire 7 is exposed as shown in FIG.
【０００４】そこで、このループ部７ａの露出を防止す
るためには、インナーリード３の表面の高さ位置をその
ままに維持したとして、ＩＣチップ５の高さ位置を低く
するとよいが、ＩＣチップ５の位置を下げると、そのＩ
Ｃチップ５の上面の樹脂Ｍａとダイパッド２の下面の樹
脂Ｍｂとの厚さに大きな差が生じ、内部材料間の熱膨張
係数の違いによって全体のパッケージが反り、後のリー
ド加工等の工程に支障が生じたり、基板への実装時にお
ける半田付け不良の原因になる。それ故に、ＩＣチップ
５の電極の高さ位置を下げることは好ましくない。Therefore, in order to prevent the exposure of the loop portion 7a, the height position of the IC chip 5 may be lowered while keeping the height position of the surface of the inner lead 3 unchanged. Lowering the position of I
A large difference occurs in the thickness of the resin Ma on the upper surface of the C chip 5 and the resin Mb on the lower surface of the die pad 2, and the entire package warps due to the difference in the coefficient of thermal expansion between the internal materials. This may cause troubles or cause defective soldering when mounted on the board. Therefore, it is not preferable to lower the height position of the electrodes of the IC chip 5.
【０００５】この発明はこのような問題を解決して薄型
化が計れるＩＣを得ることを課題とするものである。An object of the present invention is to solve the above problems and obtain an IC that can be made thin.
【０００６】[0006]
【課題を解決するための手段】そのため、この発明で
は、少なくとも半導体チップの複数の電極を外部に導出
するための複数のインナーリードとこれらに対応したア
ウターリードとから構成されたリードフレームの、前記
インナーリードの各先端部をディプレスした。そして、
このような複数のインナーリードの先端部の中央部に半
導体チップを配置し、この半導体チップの複数の電極と
前記インナーリードの先端部とを接続して、前記半導体
チップと前記インナーリードの部分を樹脂で封止し、前
記半導体チップの上方に存在する樹脂の厚さと下方に存
在する樹脂の厚さとが等しくなるように樹脂封止し、そ
して前記アウターリードを前記封止樹脂の厚さの中央部
より導出するようにして、前記課題を解決した。Therefore, according to the present invention, a lead frame having at least a plurality of inner leads for leading out a plurality of electrodes of a semiconductor chip to the outside and outer leads corresponding to the inner leads is provided. Each tip of the inner lead was depressed. And
A semiconductor chip is arranged in the central portion of the tip portions of the plurality of inner leads, and a plurality of electrodes of the semiconductor chip and the tip portions of the inner leads are connected to connect the semiconductor chip and the inner lead portions. The resin is sealed so that the thickness of the resin existing above the semiconductor chip is equal to the thickness of the resin existing below the semiconductor chip, and the outer lead is centered in the thickness of the sealing resin. The above problems have been solved by deriving from the section.
【０００７】[0007]
【作用】従って、半導体チップの複数の電極とインナー
リードの各先端部とを接続するワイヤのループ部の高さ
を低くできる。Therefore, the height of the loop portion of the wire connecting the plurality of electrodes of the semiconductor chip and the respective tip portions of the inner leads can be reduced.
【０００８】[0008]
【実施例】以下、この発明の第１の実施例を図１及び図
３を用いて説明する。図１はこの発明の実施例である樹
脂封止型半導体装置の断面図であり、図２はこの発明の
実施例であるリードフレームの平面図であり、そして図
３は図２に示したリードフレームの構成要素であるイン
ナーリードの先端部の一部拡大斜視図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS. 1 is a cross-sectional view of a resin-encapsulated semiconductor device that is an embodiment of the present invention, FIG. 2 is a plan view of a lead frame that is an embodiment of the present invention, and FIG. 3 is a lead shown in FIG. It is a partially expanded perspective view of the front-end | tip part of the inner lead which is a component of a frame.
【０００９】先ず、この発明のリードフレームを図２を
用いて説明する。この図には一単位のリードフレームの
構成しか示していないが、実際にはこのような単位リー
ドフレームが複数連なって一枚の金属板に形成されてい
るものである。符号１０は全体としてこのような一単位
のリードフレームを指す。First, the lead frame of the present invention will be described with reference to FIG. Although only one unit of the lead frame is shown in this figure, a plurality of such unit lead frames are actually formed on one metal plate. Reference numeral 10 indicates such a unit of lead frame as a whole.
【００１０】このリードフレーム１０は従来のリードフ
レームと同様に、中央部にダイパッド１２が配置され、
その周辺に、この実施例では、ダイパッド１２の両側縁
部に沿って等間隔で複数のインナーリード１３が配列さ
れ、そしてそれぞれのインナーリード１３に対応してア
ウターリード１４が配列されている。Like the conventional lead frame, the lead frame 10 has a die pad 12 arranged at the center,
In this embodiment, a plurality of inner leads 13 are arranged around the periphery of the die pad 12 at equal intervals around the periphery of the die pad 12, and outer leads 14 are arranged corresponding to the inner leads 13.
【００１１】前記ダイパッド１２は両端のステー１５に
それぞれ吊り１６で支持されており、また前記インナー
リード１３とアウターリード１４とはタイバー１７及び
サイドレール１８で前記ステー１５に支持されるように
構成されている。これらの構成要素は厚さが均一な、例
えば、約０．１ｍｍの４２アロイや銅系の平らな金属板
を打ち抜いて形成することができる。The die pad 12 is supported by stays 16 at both ends by suspensions 16, and the inner leads 13 and the outer leads 14 are supported by the stays 15 by tie bars 17 and side rails 18. ing. These components can be formed by stamping a flat plate of 42 alloy or copper-based material having a uniform thickness, for example, about 0.1 mm.
【００１２】この発明においては、前記ダイパッド１２
を前記双方の吊り１６の斜線を施した部分１６ａで折り
曲げてディプレスする。そしてまた、各インナーリード
１３の先端部１３ａを、それらの斜線を施した部分１３
ｂで折り曲げてディプレスし、それらのインナーリード
１３の他の部分１３ｃよりも低くした。その他の構成要
素、即ち、インナーリード１３の他の部分１３ｃ、アウ
ターリード１４、ステー１５、タイバー１７及びサイド
レール１８は同一面内に在る。図３にインナーリード１
３の先端部１３ａ付近の一部を拡大して示した。In the present invention, the die pad 12
Is bent and depressed at the slanted portions 16a of both suspensions 16 described above. In addition, the tip end portion 13a of each inner lead 13 is replaced with the shaded portion 13
The inner lead 13 was bent and depressed at a position lower than the other portions 13c of the inner lead 13. Other components, that is, the other portion 13c of the inner lead 13, the outer lead 14, the stay 15, the tie bar 17, and the side rail 18 are in the same plane. Inner lead 1 in Figure 3
3 is a partially enlarged view of the vicinity of the tip portion 13a.
【００１３】インナーリード１３の各先端部１３ａのデ
ィプレスの深さは、それら先端部１３ａの上面が、ディ
プレスされた前記ダイパッド１２にＩＣチップ（図１に
おける符号２０）をダイボンドした、それら双方の全体
の厚さの中央部近傍かそれ以下の高さ位置にくるように
折り曲げることが望ましい。The depth of depressing of each tip portion 13a of the inner lead 13 is determined by die-bonding an IC chip (reference numeral 20 in FIG. 1) to the die pad 12 whose upper surface is depressed. It is desirable to fold it so that it is located near the central portion of the entire thickness of or less than or equal to the height.
【００１４】また、ＩＣを薄型化するための一手段とし
て、ダイパッドレスのリードフレームが案出されている
が、そのようなリードフレームにおいては、前記と同様
のインナーリードの先端部の上面が、それらインナーリ
ードの中央部にＩＣチップを搭載した場合の、そのＩＣ
チップの厚さのほぼ中央部かそれ以下の高さ位置にくる
ように折り曲げるとよい。A die padless lead frame has been devised as a means for reducing the thickness of an IC. In such a lead frame, the upper surface of the tip portion of the inner lead similar to that described above is The IC when an IC chip is mounted in the center of the inner leads
It is preferable to bend the chip so that it is located at the height of the center of the chip or less.
【００１５】次に、このようなリードフレーム１０を用
いて構成したこの発明のＩＣの実施例を図１を用いて説
明する。なお、図２のリードフレーム１０及び図７のＩ
Ｃ１の構成部分と同一の構成部分には同一の符号を付し
て説明する。Next, an embodiment of the IC of the present invention constructed by using such a lead frame 10 will be described with reference to FIG. The lead frame 10 of FIG. 2 and I of FIG.
The same components as those of C1 will be described with the same reference numerals.
【００１６】符号２０は全体としてこの発明のＩＣを指
す。ＩＣチップ５はリードフレーム１０のダイパッド１
２にダイボンドされ、そして通常のように、このＩＣチ
ップ５の各電極とディプレスされたインナーリード１３
の先端部１３ａをワイヤ７で接続する。Reference numeral 20 generally indicates the IC of the present invention. The IC chip 5 is the die pad 1 of the lead frame 10.
Inner leads 13 die-bonded to 2 and depressed as usual with each electrode of this IC chip 5.
The tip end portion 13a of is connected by the wire 7.
【００１７】そして更に、図２に示した２点鎖線Ｌで囲
んだ範囲内でモールド樹脂Ｍを流し、ＩＣチップ５やイ
ンナーリード１３を封止する。この時、ＩＣチップ５の
上方の樹脂Ｍａの厚さとダイパッド１２の下方の樹脂Ｍ
ｂの厚さとが同一の厚さになるように構成し、また、各
アウターリード１４が全体のモールド樹脂Ｍ（パッケー
ジ）の厚さの中央部から外部に導出されるように封止す
る。Further, the mold resin M is flown within the range surrounded by the two-dot chain line L shown in FIG. 2 to seal the IC chip 5 and the inner leads 13. At this time, the thickness of the resin Ma above the IC chip 5 and the resin M below the die pad 12
The outer lead 14 is sealed so that it has the same thickness as that of b, and each outer lead 14 is led out to the outside from the central portion of the thickness of the entire molding resin M (package).
【００１８】封止樹脂Ｍが硬化した後、このモールド樹
脂Ｍのバリを取ると同時に吊り１６やタイバー１７及び
サイドレール１８をステー１５から切離し、複数の各ア
ウターリード１４を、使用態様に応じて折り曲げれば、
この発明のＩＣ２０が得られる。図１の場合は前記ダイ
パッド１２が存在する側に折り曲げた。After the sealing resin M is hardened, the molding resin M is burred, and at the same time, the suspension 16, the tie bar 17, and the side rails 18 are separated from the stay 15, and a plurality of outer leads 14 are provided according to the usage. If you bend it,
The IC 20 of the present invention is obtained. In the case of FIG. 1, it was bent to the side where the die pad 12 is present.
【００１９】このようにインナーリード１３の先端部１
３ａを他の部分１３ｃよりディプレスしてボンディング
面を下げたので、ワイヤボンディング時にワイヤ７を下
へ引っ張ることができ、従って、ワイヤ７のループ部７
ａの高さを低く抑えることができる。Thus, the tip portion 1 of the inner lead 13 is
Since the bonding surface is lowered by depressing 3a from the other portion 13c, the wire 7 can be pulled downward during wire bonding, and accordingly, the loop portion 7 of the wire 7 can be pulled down.
The height of a can be suppressed low.
【００２０】前記インナーリード１３の先端部１３ａの
ディプレスは通常プレスによって形成することができ
る。そのディプレスの深さは、ＩＣチップ５の厚さ及び
完成時のＩＣ２０全体の厚さを考慮して決定されるもの
であるが、０．０５ｍｍ〜０．１ｍｍ程度である。The depress of the tip portion 13a of the inner lead 13 can be formed by a normal press. The depth of the depression is determined in consideration of the thickness of the IC chip 5 and the total thickness of the IC 20 when completed, but is about 0.05 mm to 0.1 mm.
【００２１】次に、前記インナーリード１３の先端部１
３ａの変形である第２の実施例を図４に示した。この実
施例では、インナーリード１３の各先端部１１３ａだけ
にハーフエッチングを施してディプレスした構造に形成
した。このエッチング量は、必要に応じて変えられる
が、リードフレーム１０の厚さが０．１ｍｍであれば、
約０．０７ｍｍまでエッチングできる。このように、イ
ンナーリード１３のボンディング点の位置を更に下げる
ことができるので、ワイヤ７のループ部７ａの高さを低
くすることができる。Next, the tip portion 1 of the inner lead 13
A second embodiment, which is a modification of 3a, is shown in FIG. In this embodiment, only the tip portions 113a of the inner leads 13 are half-etched to form a depressed structure. This etching amount can be changed as needed, but if the thickness of the lead frame 10 is 0.1 mm,
Can be etched to about 0.07 mm. Since the position of the bonding point of the inner lead 13 can be further lowered in this way, the height of the loop portion 7a of the wire 7 can be lowered.
【００２２】また、図３に示した前記インナーリード１
３の先端部１３ａの変形である第３の実施例を図５に示
した。この実施例では、インナーリード１３の各先端部
１３ａに、そのエッジを残してハーフエッチングを施
し、凹部１３ｄを形成した。従って、前記第２の実施例
と同様の効果が得られる他、樹脂封止する際の樹脂の流
れによって発生するワイヤ流れを抑制することができ
る。Further, the inner lead 1 shown in FIG.
A third embodiment, which is a modification of the tip portion 13a of No. 3, is shown in FIG. In this embodiment, each tip portion 13a of the inner lead 13 is half-etched while leaving its edge to form a recess 13d. Therefore, the same effect as in the second embodiment can be obtained, and the wire flow generated by the resin flow at the time of resin sealing can be suppressed.
【００２３】また更に、図３に示した前記インナーリー
ド１３の先端部１３ａの変形である第４の実施例を図６
に示した。この実施例では、前記各先端部１３ａのボン
ディング点付近が広くなるように、エッジを残してハー
フエッチングを施し、凹部１３ｅを形成した。従って、
ワイヤボンディングが行い易くなる。Furthermore, a fourth embodiment which is a modification of the tip portion 13a of the inner lead 13 shown in FIG. 3 is shown in FIG.
It was shown to. In this embodiment, half-etching is performed leaving the edges so that the recesses 13e are formed so that the vicinity of the bonding point of each tip 13a is widened. Therefore,
Wire bonding becomes easy.
【００２４】[0024]
【発明の効果】以上のように、この発明のリードフレー
ム及びこれを用いた樹脂封止型半導体装置によれば、ワ
イヤのループ部の高さを低くすることができ、従って、
そのワイヤが封止樹脂から露出することがない薄型の樹
脂封止型半導体装置を、既存の製造設備を用いて得るこ
とができる。As described above, according to the lead frame of the present invention and the resin-sealed semiconductor device using the same, the height of the loop portion of the wire can be reduced, and therefore,
A thin resin-encapsulated semiconductor device in which the wire is not exposed from the encapsulating resin can be obtained using existing manufacturing equipment.
【図１】この発明の実施例である樹脂封止型半導体装置
の断面図である。FIG. 1 is a cross-sectional view of a resin-encapsulated semiconductor device that is an embodiment of the present invention.
【図２】この発明の第１の実施例であるリードフレーム
の平面図である。FIG. 2 is a plan view of a lead frame that is a first embodiment of the present invention.
【図３】図２に示したリードフレームの構成要素である
インナーリードの先端部の一部拡大斜視図である。FIG. 3 is a partially enlarged perspective view of a tip portion of an inner lead which is a constituent element of the lead frame shown in FIG.
【図４】この発明の第２の実施例であるリードフレーム
の構成要素であるインナーリードの先端部の一部拡大斜
視図である。FIG. 4 is a partially enlarged perspective view of a tip portion of an inner lead that is a constituent element of a lead frame that is a second embodiment of the present invention.
【図５】この発明の第３の実施例であるリードフレーム
の構成要素であるインナーリードの先端部の一部拡大斜
視図である。FIG. 5 is a partially enlarged perspective view of a tip portion of an inner lead which is a constituent element of a lead frame which is a third embodiment of the present invention.
【図６】この発明の第４の実施例であるリードフレーム
の構成要素であるインナーリードの先端部の一部拡大斜
視図である。FIG. 6 is a partially enlarged perspective view of a tip portion of an inner lead which is a constituent element of a lead frame which is a fourth embodiment of the present invention.
【図７】従来技術による樹脂封止型半導体装置の断面図
である。FIG. 7 is a cross-sectional view of a resin-sealed semiconductor device according to a conventional technique.
【符号の説明】 ５ 半導体チップ（ＩＣチップ） ７ ワイヤ ７ａ ループ部 １０ リードフレーム １２ ダイパッド １３ インナーリード １３ａ （インナーリードの）先端部 １３ｂ （インナーリードの）折り曲げ部 １３ｃ （インナーリードの）他の部分 １３ｄ 凹部 １３ｅ 凹部 １４ アウターリード １５ ステー １６ 吊り ２０ 樹脂封止型半導体装置 Ｍ モールド樹脂[Explanation of reference numerals] 5 semiconductor chip (IC chip) 7 wire 7a loop portion 10 lead frame 12 die pad 13 inner lead 13a (inner lead) tip portion 13b (inner lead) bent portion 13c (inner lead) other portion 13d recess 13e recess 14 outer lead 15 stay 16 suspension 20 resin-sealed semiconductor device M mold resin
Claims (4)
部に導出するための複数のインナーリードとこれらに対
応したアウターリードとから構成されたリードフレーム
において、前記インナーリードの各先端部をディプレス
したことを特徴とするリードフレーム。1. A lead frame comprising at least a plurality of inner leads for leading out a plurality of electrodes of a semiconductor chip to the outside and outer leads corresponding to the inner leads, wherein each tip of the inner leads is depressed. A lead frame characterized by that.
他のインナーリード部の厚さよりも薄いことを特徴とす
る請求項１に記載のリードフレーム。2. The lead frame according to claim 1, wherein the thickness of the tip portion of the inner lead is smaller than the thickness of the other inner lead portions.
さがその他のインナーリードの厚さよりも薄いことを特
徴とする請求項１に記載のリードフレーム。3. The lead frame according to claim 1, wherein the thickness of a part of the tip portion of the inner lead is thinner than the thickness of the other inner leads.
体チップの複数の電極に対応して、その周辺部に複数の
インナーリードとこれらに対応したアウターリードとを
配置し、前記インナーリードの先端部の上面がそのイン
ナーリードの他の部分の上面よりも低い位置に在り、前
記各電極と対応した前記インナーリードの先端部とを接
続して、前記半導体チップと前記インナーリードを樹脂
で封止し、前記半導体チップの上方に存在する樹脂の厚
さと下方に存在するモールド樹脂の厚さとが等しくなる
ように樹脂封止し、そして前記アウターリードを前記封
止樹脂の厚さの中央部より導出して、前記樹脂の外部で
所望の形状で折り曲げたことを特徴とする樹脂封止型半
導体装置。4. A semiconductor chip is arranged in a central portion, and a plurality of inner leads and outer leads corresponding to these are arranged in the peripheral portion of the semiconductor chip so as to correspond to a plurality of electrodes of the semiconductor chip. The top surface of the tip is located lower than the tops of other parts of the inner lead, and the electrodes are connected to the corresponding tip of the inner lead to seal the semiconductor chip and the inner lead with resin. Stop, and resin-encapsulate so that the thickness of the resin existing above the semiconductor chip and the thickness of the molding resin present below are equal, and the outer lead is from the center of the thickness of the sealing resin A resin-encapsulated semiconductor device, which is derived and bent outside the resin in a desired shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295892A JPH05243464A (en) | 1992-02-28 | 1992-02-28 | Lead frame and plastic molded type semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4295892A JPH05243464A (en) | 1992-02-28 | 1992-02-28 | Lead frame and plastic molded type semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243464A true JPH05243464A (en) | 1993-09-21 |
Family
ID=12650539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4295892A Pending JPH05243464A (en) | 1992-02-28 | 1992-02-28 | Lead frame and plastic molded type semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243464A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254679A (en) * | 1993-11-20 | 1995-10-03 | Samsung Electron Co Ltd | Lead frame for semiconductor device |
| WO1998043297A1 (en) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Substrate for semiconductor device, lead frame, semiconductor device and method for manufacturing the same, circuit board, and electronic equipment |
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
-
1992
- 1992-02-28 JP JP4295892A patent/JPH05243464A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07254679A (en) * | 1993-11-20 | 1995-10-03 | Samsung Electron Co Ltd | Lead frame for semiconductor device |
| WO1998043297A1 (en) * | 1997-03-24 | 1998-10-01 | Seiko Epson Corporation | Substrate for semiconductor device, lead frame, semiconductor device and method for manufacturing the same, circuit board, and electronic equipment |
| US6127206A (en) * | 1997-03-24 | 2000-10-03 | Seiko Epson Corporation | Semiconductor device substrate, lead frame, semiconductor device and method of making the same, circuit board, and electronic apparatus |
| CN1101598C (en) * | 1997-03-24 | 2003-02-12 | 精工爱普生株式会社 | Substrate for semiconductor device, lead frame, semiconductor device and method for manufacturing the same, circuit board and electronic equipment |
| US7102216B1 (en) * | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6558980B2 (en) | Plastic molded type semiconductor device and fabrication process thereof | |
| US6459148B1 (en) | QFN semiconductor package | |
| US6437429B1 (en) | Semiconductor package with metal pads | |
| US5708294A (en) | Lead frame having oblique slits on a die pad | |
| US4801997A (en) | High packing density lead frame and integrated circuit | |
| KR100781149B1 (en) | Lead-frame strip and process for manufacturing semiconductor packages using the same | |
| KR100393935B1 (en) | Lead frame and plastic packaged semiconductor device using the same | |
| JP2517691B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH05243464A (en) | Lead frame and plastic molded type semiconductor device using the same | |
| JPH06104364A (en) | Lead frame and method and metallic mold for molding semiconductor chip using it | |
| US20030124770A1 (en) | Plastic molded type semiconductor device and fabrication process thereof | |
| JPH06151520A (en) | Semiconductor device | |
| JP3036339B2 (en) | Semiconductor device | |
| JP3185354B2 (en) | Method for manufacturing semiconductor device and resin sealing device for semiconductor device | |
| JP2679848B2 (en) | Semiconductor device | |
| JPH0653399A (en) | Resin-sealed semiconductor device | |
| KR100819794B1 (en) | Lead-frame and method for manufacturing semi-conductor package using such | |
| KR0135890Y1 (en) | Lead on chip package | |
| JPH05326587A (en) | Method and device for sealing resin-sealed-type semiconductor device | |
| JPH08162596A (en) | Lead frame and semiconductor device | |
| KR970053631A (en) | Semiconductor Multi-Pin Package and Manufacturing Method Thereof | |
| KR0122903Y1 (en) | Duplicate leadframe and package | |
| JPH05291458A (en) | Lead frame and resin-sealing method for semiconductor chip using the same | |
| JP2552139Y2 (en) | Lead frame | |
| JP2865458B2 (en) | Method for manufacturing semiconductor device |