JPH0660922B2 - Encoder disconnection detector - Google Patents
Encoder disconnection detectorInfo
- Publication number
- JPH0660922B2 JPH0660922B2 JP62002193A JP219387A JPH0660922B2 JP H0660922 B2 JPH0660922 B2 JP H0660922B2 JP 62002193 A JP62002193 A JP 62002193A JP 219387 A JP219387 A JP 219387A JP H0660922 B2 JPH0660922 B2 JP H0660922B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- encoder
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はエンコーダの出力を伝送する信号線の断線を
検出する装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a device for detecting disconnection of a signal line transmitting an output of an encoder.
産業装置の位置制御に使用されるものとして,一般的に
エンコーダが広く知られている。例えば,産業用ロボツ
トの関節部の角度検出器として,角度に対応するコード
化された信号を発するロータリエンコーダが用いられ
る。Encoders are generally widely known as those used for position control of industrial equipment. For example, a rotary encoder that emits a coded signal corresponding to an angle is used as an angle detector for a joint of an industrial robot.
第3図は従来のエンコーダ及び処理回路を示す回路図で
ある。FIG. 3 is a circuit diagram showing a conventional encoder and processing circuit.
図中,(1)はエンコーダ,(2)は高レベル(以下「H」と
いう)又は低レベル(以下「L」という)に変化する出
力データ,(3)は出力データ(2)を一方の入力とするAN
Dゲート,(4)はベースがANDゲート(3)の出力側に接
続された出力トランジスタで,エミツタは接地されコレ
クタは信号線(5)に接続され,オープンコレクタ形出力
のエンコーダ(1)が構成されている。(6)はエンコーダ入
力処理回路,(7)は+12Vの正電源,(8)は正電源(7)と
信号線(5)との間に接続された入力プルアツプ抵抗,(9)
は信号線(5)に接続された入力バツフアで,(10)で入力
データ,(11)は所定の出力データ(2)の取込みを許可す
るエンコーダ出力許可信号で,出力バツフア(12)を介し
てANDゲート(3)の他の入力となつている。In the figure, (1) is an encoder, (2) is output data that changes to a high level (hereinafter "H") or low level (hereinafter "L"), (3) is output data (2) AN as input
D gate, (4) is an output transistor whose base is connected to the output side of the AND gate (3), the emitter is grounded, the collector is connected to the signal line (5), and the open collector type encoder (1) is It is configured. (6) is an encoder input processing circuit, (7) is a + 12V positive power supply, (8) is an input pull-up resistor connected between the positive power supply (7) and the signal line (5), (9)
Is an input buffer connected to the signal line (5), (10) is the input data, (11) is an encoder output enable signal that allows the acquisition of the specified output data (2), and is output via the output buffer (12). The other input of the AND gate (3).
従来のエンコーダ及びその処理回路は上記のように構成
され,エンコーダ(1)の出力を取り込むためには,エン
コーダ出力許可信号(11)を「H」にする。これで,AN
Dゲート(3)は開かれ,出力データ(2)はANDゲート
(3)から出力される。The conventional encoder and its processing circuit are configured as described above, and in order to capture the output of the encoder (1), the encoder output permission signal (11) is set to "H". With this, AN
D gate (3) is opened and output data (2) is AND gate
It is output from (3).
今,出力データ(2)が「L」であると,ANDゲート(3)
の出力も「L」となり,出力トランジスタ(4)はオフし
て,その出力は高インピーダンスとなる。処理回路(6)
においては,信号線(5)が高インピーダンスになるの
で,入力プルアツプ抵抗(8)によつて,+12Vにプルア
ツプされ,入力バツフア(9)の入力は「H」となり,入
力データ(10)は「H」となる。つまり,エンコーダ(1)
の出力データ(2)が「L」のときは,処理回路(6)の入力
データ(10)は「H」になる。Now, if the output data (2) is "L", the AND gate (3)
Output becomes "L", the output transistor (4) is turned off, and its output becomes high impedance. Processing circuit (6)
, The signal line (5) has a high impedance, so it is pulled up to + 12V by the input pull-up resistor (8), the input of the input buffer (9) becomes "H", and the input data (10) becomes " H ”. That is, the encoder (1)
When the output data (2) of the above is "L", the input data (10) of the processing circuit (6) becomes "H".
次に,出力データ(2)が「H」であると,ANDゲート
(3)の出力も「H」となり,出力トランジスタ(4)はオン
して,その出力は低インピーダンスとなる。処理回路
(6)においては,信号線(5)が低インピーダンスになるの
で,入力バツフア(9)の入力は「L」となり,入力デー
タ(10)は「L」となる。つまり,エンコーダ(1)の出力
データ(2)が「H」のときは,処理回路(6)の入力データ
(10)は「L」になる。Next, if the output data (2) is "H", AND gate
The output of (3) also becomes "H", the output transistor (4) turns on, and its output becomes low impedance. Processing circuit
At (6), since the signal line (5) has low impedance, the input of the input buffer (9) becomes "L" and the input data (10) becomes "L". That is, when the output data (2) of the encoder (1) is "H", the input data of the processing circuit (6)
(10) becomes "L".
上記のような従来のエンコーダ及びその処理回路では,
受信側で信号線(5)の出力が「H」であるか「L」であ
るかを検出しているため,信号線(5)が断線した場合,
入力データ(10)は「H」となり,信号線(5)が断線した
のか,エンコーダ(1)の出力データ(2)が「L」であるの
か区別がつかないという問題点がある。In the conventional encoder and its processing circuit as described above,
Since the receiving side detects whether the output of the signal line (5) is "H" or "L", if the signal line (5) is disconnected,
The input data (10) becomes "H", and there is a problem that it cannot be distinguished whether the signal line (5) is broken or the output data (2) of the encoder (1) is "L".
この発明は上記問題点を解決するためになされたもの
で,信号線の断線が受信側で容易に検出できるようにし
たエンコーダの断線検出装置を提供することを目的とす
る。The present invention has been made to solve the above problems, and an object of the present invention is to provide a disconnection detecting device for an encoder in which disconnection of a signal line can be easily detected on the receiving side.
この発明に係るエンコーダの断線検出装置は,断線検査
信号と出力データとを入力とし断線検査信号が第1レベ
ルにあると出力データのレベルを反転せず第2レベルに
あると反転してこれを出力としてトランジスタに供給す
る反転素子を設け,受信側に断線検査信号のレベルが切
り換えられても上記トランジスタのコレクタに接続され
た信号線の入力レベルが反転しないときは異常信号を発
する断線検出手段を備えたものである。The disconnection detection device for an encoder according to the present invention receives a disconnection inspection signal and output data as input, and does not invert the level of output data when the disconnection inspection signal is at the first level and inverts it when it is at the second level. An inversion element is provided to supply to the transistor as an output, and disconnection detection means for issuing an abnormal signal is provided if the input level of the signal line connected to the collector of the transistor is not inverted even if the level of the disconnection inspection signal is switched to the receiving side. Be prepared.
この発明においては,正常時は断線検査信号のレベルが
切り換えられると信号線の入力レベルは反転し,信号線
の断線時は断線検査信号のレベルが切り換えられても信
号線の入力レベルは反転しない。According to the present invention, the input level of the signal line is inverted when the level of the disconnection inspection signal is normally switched, and the input level of the signal line is not inverted when the level of the disconnection inspection signal is switched when the signal line is disconnected. .
第1図及び第2図はこの発明の一実施例を示す図で,第
1図はエンコーダ及び処理回路の回路図,第2図は断線
検出動作のフローチヤートで,(1)〜(12)は上記従来装
置と同様のものである。1 and 2 are diagrams showing an embodiment of the present invention, FIG. 1 is a circuit diagram of an encoder and a processing circuit, and FIG. 2 is a flow chart of a wire breakage detecting operation. (1) to (12) Is the same as the above conventional device.
第1図中,(15)は信号線(5)の断線検査をするとき処理
回路(6)から発せられる断線検査信号で,出力バツフア
(16)を介してエンコーダ(1)側に出力される。(17)は出
力データ(2)と出力バツフア(16)の出力を入力としてA
NDゲート(3)に出力する反転素子を形成する排他的O
Rゲート(入力の一方が「L」のときは他方の入力に対
して出力は反転せず,入力の一方が「H」のときは出力
は反転する),(18)は入力バツフア(9)の出力側に接続
されたCPU(中央処理装置),(19)はメモリである。In FIG. 1, reference numeral (15) is a disconnection inspection signal issued from the processing circuit (6) when the disconnection inspection of the signal line (5) is performed, and it is an output buffer.
It is output to the encoder (1) side via (16). (17) uses the output data (2) and the output of the output buffer (16) as input
Exclusive O that forms an inverting element that outputs to the ND gate (3)
R gate (the output is not inverted with respect to the other input when one input is "L", the output is inverted when one input is "H"), (18) is the input buffer (9) A CPU (central processing unit), (19) connected to the output side of the memory is a memory.
上記のように構成されたエンコーダの断線検出装置にお
いて,エンコーダ出力許可信号(11)は「H」になつてい
るものとする。In the disconnection detection device for an encoder configured as described above, the encoder output permission signal (11) is assumed to be "H".
通常時,断線検査信号(15)は「L」で,これが出力バツ
フア(16)を介して排他的ORゲート(17)に入力されてい
るので,その出力は出力データ(2)と同レベルとなる。
すなわち,この場合は第3図と全く同様の回路となり,
出力データ(2)が「L」のときは入力データ(10)は
「H」となり,出力データ(2)が「H」のときは入力デ
ータ(10)は「L」となる。Normally, the disconnection inspection signal (15) is "L", and since this is input to the exclusive OR gate (17) via the output buffer (16), its output is at the same level as the output data (2). Become.
That is, in this case, the circuit is exactly the same as in FIG.
When the output data (2) is "L", the input data (10) is "H", and when the output data (2) is "H", the input data (10) is "L".
次に,信号線(5)の断線検出動作を第2図を参照して説
明する。第2図のプログラムはメモリ(19)に格納されて
いる。Next, the disconnection detection operation of the signal line (5) will be described with reference to FIG. The program of FIG. 2 is stored in the memory (19).
まず,ステツプ(21)でエンコーダ出力許可信号(11)を
「H」にする。このとき,断線検査信号(15)は「L」で
あるから,信号線(5)が正常であれば,上述のように入
力データ(10)は出力データ(2)が「L」であれば
「H」,出力データ(2)が「H」であれば「L」とな
る。今,出力データ(2)が「H」で,入力データ(10)が
「L」であるとすると,ステツプ(22)でこれをXとして
メモリ(19)に記録される。次に,ステツプ(23)で断線検
査信号(15)が「L」から「H」に切り換えられると,出
力データ(2)は排他的ORゲート(17)で反転されてAN
Dゲート(3)に入力される。今,出力データ(2)は「H」
であつたので,ANDゲート(3)の入力は「L」とな
り,入力データ(10)は「H」となる。ステツプ(24)で入
力データ(10)をYとして記録する。次に,ステツプ(25)
で入力データXと入力データYを比較し,両者が等しく
なかつたらステツプ(26)で信号線(5)の断線や出力トラ
ンジスタ(4)の故障はないものとする。もし,信号線(5)
が断線していると,出力データ(2)のレベルに関係な
く,入力データ(10)は「L」となるため,X=Yとなり
ステツプ(27)で信号線(5)の断線又は出力トランジスタ
(4)の故障があるとする。すなわち異常信号が発せられ
ることになる。First, in step (21), the encoder output permission signal (11) is set to "H". At this time, since the disconnection inspection signal (15) is "L", if the signal line (5) is normal, the input data (10) is the output data (2) "L" as described above. If it is "H" and the output data (2) is "H", it is "L". Now, assuming that the output data (2) is "H" and the input data (10) is "L", this is recorded as X in the memory (19) in step (22). Next, when the disconnection inspection signal (15) is switched from "L" to "H" in step (23), the output data (2) is inverted by the exclusive OR gate (17) and the AN signal is output.
It is input to the D gate (3). Now, the output data (2) is "H"
Therefore, the input of the AND gate (3) becomes "L" and the input data (10) becomes "H". The input data (10) is recorded as Y at step (24). Next, step (25)
Then, the input data X and the input data Y are compared with each other. If they are equal, it is assumed that there is no disconnection of the signal line (5) or failure of the output transistor (4) at step (26). If signal line (5)
Is disconnected, the input data (10) becomes "L" regardless of the level of the output data (2), so that X = Y and the signal line (5) is disconnected or the output transistor is turned off at step (27).
Suppose there is a failure in (4). That is, an abnormal signal is emitted.
上述では出力データ(2)が「H」の場合について説明い
たが,「L」の場合も全く同様に説明でき,X≠Yのと
きは正常,X=Yのときは故障とすることができる。Although the case where the output data (2) is “H” has been described above, the same description can be made for the case of “L”, which can be normal when X ≠ Y and a failure when X = Y. .
以上説明したとおりこの発明では,正常時は断線検査信
号のレベルが切り換えられると信号線の入力レベルは反
転し,信号線の断線時は断線検査信号が切り換えられて
も信号線の入力レベルは反転しないので,信号線の断線
が受信側で容易に検出でき,オープンコレクタ形のエン
コーダの使用に対する安全性を高めることができる効果
がある。As described above, in the present invention, the input level of the signal line is inverted when the level of the disconnection inspection signal is normally switched, and the input level of the signal line is inverted when the disconnection inspection signal is switched when the signal line is disconnected. Since the disconnection of the signal line can be easily detected on the receiving side, there is an effect that the safety of using the open collector type encoder can be improved.
第1図はこの発明によるエンコーダの断線検出装置の一
実施例を示すエンコーダ及び処理回路の回路図,第2図
は断線検出動作のフローチヤート,第3図は従来のエン
コーダ及び処理回路を示す回路図である。 図中,(1)はエンコーダ,(2)は出力データ,(4)は出力
トランジスタ,(5)は信号線,(7)は電源,(10)は入力デ
ータ,(15)は断線検査信号,(17)は反転素子(排他的O
Rゲート),(18)は断線検出手段(CPU)である。 なお,図中同一符号は同一部分を示す。FIG. 1 is a circuit diagram of an encoder and a processing circuit showing an embodiment of an encoder disconnection detecting device according to the present invention, FIG. 2 is a flow chart of disconnection detecting operation, and FIG. 3 is a circuit showing a conventional encoder and processing circuit. It is a figure. In the figure, (1) is an encoder, (2) is output data, (4) is an output transistor, (5) is a signal line, (7) is a power supply, (10) is input data, and (15) is a disconnection inspection signal. , (17) are inverting elements (exclusive O
R gate) and (18) are disconnection detecting means (CPU). The same reference numerals in the drawings denote the same parts.
Claims (1)
ジスタのベースに供給し,このトランジスタに接続され
電源に接続された信号線を介して受信側に出力するもの
において,第1レベルと第2レベルとに切り換えられる
断線検査信号と上記出力データとを入力とし上記断線検
査信号が上記第1レベルにあると上記出力データのレベ
ルを反転せず,上記断線検査信号が上記第2レベルにあ
ると上記出力データのレベルを反転してこれを出力とし
それぞれ上記トランジスタのベースに供給する反転素子
を設け,上記受信側に設けられ上記断線検査信号の第1
レベルと第2レベルが切り換えられても上記信号線から
の入力データのレベルが反転しないときは異常信号を発
する断線検出手段を備えたことを特徴とするエンコーダ
の断線検出装置。1. A first level and a second level in which data to be output from an encoder is supplied to a base of a transistor and is output to a receiving side via a signal line connected to the transistor and connected to a power supply. When the disconnection inspection signal is at the first level, the level of the output data is not inverted, and when the disconnection inspection signal is at the second level, the output is made. Inverting elements for inverting the level of the data and outputting the inverted data to the bases of the transistors are provided, and the first of the disconnection inspection signals is provided on the receiving side.
A disconnection detecting device for an encoder, comprising disconnection detecting means for issuing an abnormal signal when the level of input data from the signal line is not inverted even when the level and the second level are switched.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002193A JPH0660922B2 (en) | 1987-01-08 | 1987-01-08 | Encoder disconnection detector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002193A JPH0660922B2 (en) | 1987-01-08 | 1987-01-08 | Encoder disconnection detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63169829A JPS63169829A (en) | 1988-07-13 |
JPH0660922B2 true JPH0660922B2 (en) | 1994-08-10 |
Family
ID=11522522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62002193A Expired - Lifetime JPH0660922B2 (en) | 1987-01-08 | 1987-01-08 | Encoder disconnection detector |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0660922B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107991574B (en) * | 2017-11-22 | 2020-02-28 | 苏州汇川技术有限公司 | Encoder output signal detection circuit and motor controller |
-
1987
- 1987-01-08 JP JP62002193A patent/JPH0660922B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63169829A (en) | 1988-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0660922B2 (en) | Encoder disconnection detector | |
KR950014166B1 (en) | Error data input-output protecting circuit | |
JPS62293441A (en) | Data outputting system | |
JPH087442Y2 (en) | Input / output device of programmable controller | |
JP2725680B2 (en) | Bus error detection circuit | |
JP2864611B2 (en) | Semiconductor memory | |
JP2583446B2 (en) | Clock signal stop detection circuit | |
JPS5816487B2 (en) | Multiple selection detection device in computer system | |
JPH0726762Y2 (en) | Bus mismatch circuit | |
JPH033043A (en) | Semiconductor device | |
JPH0731630Y2 (en) | External event count circuit | |
JPH07104795B2 (en) | Error detection method | |
JPS63168757A (en) | Bus error detecting system | |
JP2847741B2 (en) | Microcomputer | |
JPS63263547A (en) | Microcomputer | |
JPH02297650A (en) | Receiver | |
JPH01116747A (en) | Cache lsi | |
JPH0792878B2 (en) | Encoder error transmission method | |
JPH03223940A (en) | Data memory monitoring circuit | |
JPH02245939A (en) | Parity inspection device | |
JPH0324601A (en) | Control method | |
JPS6155696B2 (en) | ||
JPS6385832A (en) | Parity checking system | |
JPH0679298B2 (en) | Abnormality monitoring circuit for multi-drop serial bus transmission unit | |
JPS6237756A (en) | Error detecting circuit |