JPH065735A - Circuit board and pressurizing tool - Google Patents

Circuit board and pressurizing tool

Info

Publication number
JPH065735A
JPH065735A JP19003892A JP19003892A JPH065735A JP H065735 A JPH065735 A JP H065735A JP 19003892 A JP19003892 A JP 19003892A JP 19003892 A JP19003892 A JP 19003892A JP H065735 A JPH065735 A JP H065735A
Authority
JP
Japan
Prior art keywords
adhesive
wiring board
bare chip
wiring
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19003892A
Other languages
Japanese (ja)
Other versions
JP3052300B2 (en
Inventor
Masao Saito
雅男 斉藤
Hiroshi Suzuki
博 鈴木
Hiroyuki Hishinuma
啓之 菱沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP19003892A priority Critical patent/JP3052300B2/en
Publication of JPH065735A publication Critical patent/JPH065735A/en
Application granted granted Critical
Publication of JP3052300B2 publication Critical patent/JP3052300B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29012Shape in top view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE:To connect a bare chip IC to a circuit board with high reliability by sufficiently supplying adhesive to a periphery of a bump, a wiring layer when the IC is face bonded onto the board with the adhesive, and eliminating remainder of foam in the adhesive after the adhesive is cured. CONSTITUTION:A circuit board 6 has a supporting board 5, a wiring layer 4 formed on the board 5 and a bump 3 formed at an end of the layer 4 to connect a bare chip IC 2 to face bond the IC 2 with adhesive 7, and comprises a dummy pattern 10 between adjacent layers 4 or a shape of an end of the layer 4 is formed in a wedge state or a circular arc state. Or, as a pressurizing tool to be used in the case of face bonding, the tool in which a recess is provided on a pressurizing surface is used.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、ベアチップICを接
着剤によりフェイスボンディングするための配線基板に
関する。より詳しくは、この発明は強度的にも電気的に
も良好な接続状態を達成することのできる配線基板に関
する。また、この発明は、このような配線基板とベアチ
ップICとを良好に接続する際に好ましく使用すること
ができる加圧ツール、及びそれを使用して前述の配線基
板にベアチップICをフェイスボンディングする方法に
も関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board for face-bonding a bare chip IC with an adhesive. More specifically, the present invention relates to a wiring board that can achieve a good connection state in terms of strength and electrical properties. Further, the present invention provides a pressure tool that can be preferably used when satisfactorily connecting such a wiring board and a bare chip IC, and a method of face-bonding the bare chip IC to the wiring board using the pressure tool. Also related to.

【0002】[0002]

【従来の技術】近年、IDカードなどを始めとして電子
機器の小形化が進展している。そのため、ベアチップI
Cをフレキシブル配線基板に接着剤にてフェイスボンデ
ィングすることより実装することがしばしば行われるよ
うになっている。
2. Description of the Related Art In recent years, electronic devices such as ID cards have been downsized. Therefore, bare chip I
It has become common to mount C by face-bonding it to a flexible wiring board with an adhesive.

【0003】図5は、フレキシブル配線基板に絶縁性接
着剤でベアチップICをフェイスボンディングする一般
的な方法の説明図である。まず、ヒートパルスを発生可
能な平坦な基盤1にベアチップIC2をその接合面2a
を上に向けて配する。これとは別に、末端にバンブ3を
有するインナーリード等の配線層4が形成されたフレキ
シブル支持基板5からなる配線基板6を用意し、ベアチ
ップIC2を接合するための熱硬化性接着剤7をフレキ
シブル支持基板5のバンブ3で囲まれた部分に塗布した
後、ベアチップIC2とバンプ3とを対向させる(図5
(a))。
FIG. 5 is an explanatory view of a general method for face-bonding a bare chip IC to a flexible wiring board with an insulating adhesive. First, a bare chip IC 2 is mounted on a flat substrate 1 capable of generating a heat pulse, and its bonding surface 2a
To face up. Separately from this, a wiring substrate 6 made of a flexible support substrate 5 having a wiring layer 4 such as an inner lead having a bump 3 at the end is prepared, and a thermosetting adhesive 7 for bonding the bare chip IC 2 is made flexible. After coating on the portion of the support substrate 5 surrounded by the bump 3, the bare chip IC 2 and the bump 3 are opposed to each other (see FIG.
(A)).

【0004】次いでフレキシブル基板5側から、表面が
平坦な加圧ツール8で加圧しながら加熱し、熱硬化性接
着剤7をバンプ3と配線層4の周囲に矢印の方向へ流動
させ、接合面積を増大させた状態で硬化させる(図5
(b))。
Next, the flexible substrate 5 is heated while being pressed by a pressing tool 8 having a flat surface, and the thermosetting adhesive 7 is caused to flow around the bumps 3 and the wiring layer 4 in the direction of the arrow to form a bonding area. Curing with increasing
(B)).

【0005】次に、加圧ツール7を引き離すことによ
り、ベアチップIC2を配線基板6にフェイスボンディ
ングすることが完了する(図5(c))。
Then, the pressure tool 7 is separated to complete the face bonding of the bare chip IC 2 to the wiring board 6 (FIG. 5C).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
ような配線基板6にベアチップIC2をフェイスボンデ
ィングすると、配線基板6の平面図をもって以下に説明
するように、ベアチップIC2の接着強度が十分でな
く、また、硬化後の接着剤中に気泡が残ってしまう場合
があり、接合の信頼性が十分でないという問題があっ
た。即ち、配線基板6の配線層4側から見た平面図であ
る図6(a)に示すように、バンプ3が形成された配線
層4の先端4aが矩形形状を有しているので、絶縁性接
着剤7がベアチップIC2(図中、正方形の点線で示し
た部分)で押されたときに絶縁性接着剤7が配線層4の
先端4aに突き当たって図中矢印の方向へ流れ、その結
果、図6(b)に示すように、バンプ3及び配線層4の
周囲に接着剤7が十分に供給されない場合や、図6
(c)に示すようにバンプ3や配線層4の周囲に気泡9
が残ってしまう場合があり、このためバンプ3とベアチ
ップIC2との接点の接合の信頼性が十分でないという
問題があった。
However, when the bare chip IC 2 is face-bonded to the conventional wiring board 6, the adhesive strength of the bare chip IC 2 is not sufficient, as will be described below with reference to the plan view of the wiring board 6. In addition, air bubbles may remain in the adhesive after curing, and there is a problem that the reliability of bonding is not sufficient. That is, as shown in FIG. 6A, which is a plan view of the wiring substrate 6 viewed from the wiring layer 4 side, the tip 4a of the wiring layer 4 on which the bumps 3 are formed has a rectangular shape, so that insulation is achieved. When the conductive adhesive 7 is pressed by the bare chip IC 2 (the part indicated by the square dotted line in the figure), the insulating adhesive 7 hits the tip 4a of the wiring layer 4 and flows in the direction of the arrow in the figure, and as a result, As shown in FIG. 6B, when the adhesive 7 is not sufficiently supplied around the bump 3 and the wiring layer 4,
As shown in (c), air bubbles 9 are formed around the bump 3 and the wiring layer 4.
May remain, and thus there is a problem that the reliability of the contact between the bump 3 and the bare chip IC 2 is not sufficient.

【0007】この発明は以上のような従来技術の課題を
解決しようとするものであり、配線基板にベアチップI
Cを接着剤でフェイスボンディングする際に、バンプや
配線層の周囲に十分に接着剤を供給できるようにし、し
かも接着剤を硬化した後に気泡が残らないようにして高
い信頼性で配線基板にベアチップICを接合できるよう
にすることを目的とする。
The present invention is intended to solve the above-described problems of the prior art, and a bare chip I is formed on a wiring board.
When face-bonding C with an adhesive, the adhesive can be sufficiently supplied around the bumps and the wiring layer, and no bubbles remain after the adhesive is hardened, so that the bare chip can be highly reliable on the wiring board. The purpose is to be able to bond ICs.

【0008】[0008]

【課題を解決するための手段】この発明者は、接着剤が
好ましい流動を示すように、配線基板に工夫を施すか又
はフェイスボンディングする際に使用する加圧ツールの
加圧面の形状を特別なものとすることにより上述の目的
が達成できることを見出し、この発明を完成させるに至
った。
The inventor of the present invention specializes in the shape of the pressing surface of the pressing tool used when devising the wiring board or performing face bonding so that the adhesive exhibits a preferable flow. The inventors have found that the above-mentioned objects can be achieved by the above, and have completed the present invention.

【0009】即ち、第1のこの発明は、ベアチップIC
を接着剤にてフェイスボンディングするための配線基板
において、配線基板が支持基板、その上に形成された配
線層及びベアチップICを接続するために配線層の端部
に形成されたバンプからなり、且つ隣接する配線層の間
にダミーパターンが設けられていることを特徴とする配
線基板を提供する。
That is, the first invention is a bare chip IC.
In a wiring substrate for face bonding with an adhesive, the wiring substrate includes a support substrate, a wiring layer formed thereon, and a bump formed at an end of the wiring layer for connecting the bare chip IC, and A wiring board having a dummy pattern provided between adjacent wiring layers.

【0010】また、第2のこの発明は、ベアチップIC
を接着剤にてフェイスボンディングするための配線基板
において、配線基板が支持基板、その上に形成された配
線層及びベアチップICを接続するために配線層の端部
に形成されたバンプからなり、且つ配線層の先端の形状
をくさび状または円弧状であることを特徴とする配線基
板を提供する。
A second aspect of the present invention is a bare chip IC.
In a wiring substrate for face bonding with an adhesive, the wiring substrate includes a support substrate, a wiring layer formed thereon, and a bump formed at an end of the wiring layer for connecting the bare chip IC, and Provided is a wiring board in which the tip of the wiring layer has a wedge shape or an arc shape.

【0011】更に、第3のこの発明は、フレキシブル配
線基板に電子部品を接着剤で接合する際に、接合部を加
圧するための加圧ツールであって、加圧ツールの加圧面
に凹部が設けられていることを特徴とする加圧ツールを
提供する。
Further, a third aspect of the present invention is a pressure tool for pressurizing a joint portion when an electronic component is joined to a flexible wiring board with an adhesive, wherein a concave portion is provided on a pressure surface of the pressure tool. A pressurizing tool characterized by being provided.

【0012】また、第4のこの発明は、前述の配線基板
の配線層側に接着剤を塗布し、それに対向するようにベ
アチップICを配し、配線基板の側から前述のツールで
加圧することを特徴とするベアチップICのフェイスボ
ンディング方法を提供する。
According to a fourth aspect of the present invention, an adhesive is applied to the wiring layer side of the wiring board, a bare chip IC is arranged so as to face the adhesive, and pressure is applied from the wiring board side with the tool described above. A face bonding method for bare chip ICs is provided.

【0013】以下、この発明を図面に基づいて詳細に説
明する。なお、前述の従来技術を表した図も含めて、同
一符号は同一または同等の構成要素を表している。
The present invention will be described below in detail with reference to the drawings. In addition, the same reference numerals represent the same or equivalent constituent elements, including the drawings showing the above-mentioned related art.

【0014】図1は、第1のこの発明の配線基板の好ま
しい態様の部分平面図である。第1のこの発明の配線基
板6は、リジッドな配線基板あるいはフレキシブルな配
線基板のいずれの態様もとることができるが、図1に示
したように、支持基板5、好ましくはフレキシブルな支
持基板5上に配線層4及びバンプ3が形成され、そして
隣接する配線層4の間に銀杏の葉型のダミーパターン1
0が形成されている(図1(a))。このようなダミー
パターン10が存在することにより、図1(b)に示す
ように、十分に配線層4やバンプ3の周囲に接着剤7を
隙間なく十分に供給でき、更に気泡を存在させないよう
にすることができる。
FIG. 1 is a partial plan view of a preferred embodiment of the first wiring board of the present invention. The wiring board 6 of the first invention can take any form of a rigid wiring board and a flexible wiring board, but as shown in FIG. 1, the supporting board 5, preferably the flexible supporting board 5 is used. A wiring layer 4 and bumps 3 are formed on the wiring layer 4, and a ginkgo leaf-shaped dummy pattern 1 is provided between adjacent wiring layers 4.
0 is formed (FIG. 1A). Due to the presence of such a dummy pattern 10, as shown in FIG. 1B, the adhesive 7 can be sufficiently supplied to the periphery of the wiring layer 4 and the bumps 3 without a gap, and bubbles can be prevented from existing. Can be

【0015】第1のこの発明においては、ダミーパター
ン10の大きさや形状は、接着剤7、例えば絶縁性のエ
ポキシ系接着剤がバンプ3及び配線層4の周囲に隙間な
く十分に供給できるような大きさ、形状であれば特に限
定されず、例えば、円形(図1(c))や長方形(図1
(d))でもよい。また、配線層の配置や幅、更にその
数などに応じてダミーパターンを非対象形とすることが
でき、また、一部の配線層の間にはダミーパターンを設
けなくてもよい。
In the first aspect of the present invention, the size and shape of the dummy pattern 10 is such that the adhesive 7, for example, an insulative epoxy adhesive can be sufficiently supplied to the periphery of the bump 3 and the wiring layer 4 without a gap. The size and shape are not particularly limited, and may be, for example, a circle (FIG. 1C) or a rectangle (FIG. 1C).
(D)) may be used. Further, the dummy patterns can be made asymmetrical according to the arrangement and width of the wiring layers, and the number thereof, and the dummy patterns need not be provided between some wiring layers.

【0016】このような第1のこの発明の配線基板は、
例えば、フレキシブル基板に、スクリーン印刷法により
銀ペーストを用いて配線層とダミーパターンとを同時に
形成し、その後に配線層上に銅ペーストでバンプを形成
することにより製造することができる。なお、使用する
基板や銀ペーストや銅ペーストなどは従来から使用され
ているものを利用することができる。
The first wiring board of the present invention is
For example, it can be manufactured by simultaneously forming a wiring layer and a dummy pattern on a flexible substrate by screen printing using a silver paste, and then forming bumps on the wiring layer with a copper paste. The substrate, silver paste, copper paste, and the like used can be those conventionally used.

【0017】図2は、第2のこの発明の配線層の好まし
い態様の部分平面図である。第2のこの発明の配線基板
6もリジットな配線基板あるいはフレキシブルな配線基
板のいずれの態様もとることができるが、図2に示した
ように、支持基板5、好ましくはフレキシブル支持基板
5上に配線層4及びバンプ3が形成されている構造を有
し、その配線層の先端部4aが円弧状(図2(a)及び
(c))、又はくさび状の形状(図2(d))となって
いることを特徴とする。このように配線層4の先端4a
を円弧状又はくさび状とすることにより、図2(b)に
示すように、十分に配線層4やバンプ3の周囲に接着剤
7を隙間なく十分に供給でき、更に気泡9を存在させな
いようにすることができる。
FIG. 2 is a partial plan view of a preferred embodiment of the second wiring layer of the present invention. The wiring board 6 of the second present invention can also take the form of either a rigid wiring board or a flexible wiring board, but as shown in FIG. 2, it is provided on the supporting board 5, preferably on the flexible supporting board 5. It has a structure in which the wiring layer 4 and the bumps 3 are formed, and the tip portion 4a of the wiring layer has an arc shape (FIGS. 2A and 2C) or a wedge shape (FIG. 2D). It is characterized in that. Thus, the tip 4a of the wiring layer 4
2B has an arc shape or a wedge shape, as shown in FIG. 2B, the adhesive 7 can be sufficiently supplied to the periphery of the wiring layer 4 and the bumps 3 without a gap, and bubbles 9 are not present. Can be

【0018】第2のこの発明においては、配線層4の先
端部4aの円弧の曲率やくさびの鋭角度合などは、接着
剤7例えば絶縁性のエポキシ系接着剤がバンプ3及び配
線層4の周囲に隙間なく十分に供給できるような形状で
あれば特に限定されない。また、配線層の配置や幅、更
にその数などに応じて、配線層4の先端4aの形状を非
対象形とすることができる。
In the second aspect of the present invention, when the curvature of the arc of the tip portion 4a of the wiring layer 4 and the sharp angle of the wedge are used, the adhesive 7 such as an insulative epoxy adhesive surrounds the bump 3 and the wiring layer 4. The shape is not particularly limited as long as it can be sufficiently supplied without gaps. Further, the shape of the tip 4a of the wiring layer 4 can be made asymmetrical according to the arrangement and width of the wiring layer, and the number thereof.

【0019】このような第2のこの発明の配線基板は、
例えば、フレキシブル支持基板に、スクリーン印刷法に
より銀ペーストを用いて先端が円弧状又はくさび状の配
線層を形成し、その後に配線層上に銅ペーストでバンプ
を形成することにより製造することができる。なお、使
用する基板や銀ペーストや銅ペーストなどは従来から使
用されているものを利用することができる。
The wiring board according to the second aspect of the present invention is
For example, a flexible support substrate can be manufactured by forming a wiring layer having an arcuate or wedge-shaped tip with a silver paste by a screen printing method, and then forming bumps with a copper paste on the wiring layer. . The substrate, silver paste, copper paste, and the like used can be those conventionally used.

【0020】なお、第1のこの発明と第2のこの発明と
を組み合わせれば、即ち、ダミーパターンを設け且つ配
線層の先端の形状を円弧状又はくさび状とすることによ
り、なおいっそう十分に配線層やバンプに接着剤を隙間
なく十分に供給でき、更に気泡を存在させないようにす
ることができる。
By combining the first aspect of the invention and the second aspect of the invention, that is, by providing the dummy pattern and making the tip of the wiring layer arc-shaped or wedge-shaped, it is even more sufficient. Adhesive can be sufficiently supplied to the wiring layers and bumps without any gaps, and bubbles can be prevented from existing.

【0021】図3は、第3のこの発明の加圧ツールの好
ましい態様の斜視図である。同図に示すように、第3の
この発明の加圧ツール8は、加圧面8aのほぼ中央に凹
部8bが形成されている。
FIG. 3 is a perspective view of a preferred embodiment of the third inventive pressure tool. As shown in the figure, in the pressing tool 8 of the third aspect of the present invention, a recess 8b is formed substantially in the center of the pressing surface 8a.

【0022】第3のこの発明の加圧ツール8を用い、図
4(a)に示すようにフレキシブルな配線基板6にベア
チップIC2をフェイスボンディングすると、図4
(b)に示すようにフレキシブル支持基板5に凸部5a
が形成される。この結果、凸部5aに接着剤7に存在し
ていた気泡が集められ凸部5aがエア溜まりとして機能
するので、バンプ3や配線層4の周囲から気泡を除去す
ることが可能となる。また、凸部5aでは接着剤7の厚
みが増加するので、接着力が向上し、また、接合部に水
分が侵入することを防止することも可能となる。
When the bare chip IC 2 is face-bonded to the flexible wiring board 6 as shown in FIG. 4A by using the pressure tool 8 of the third invention, as shown in FIG.
As shown in (b), the convex portion 5a is formed on the flexible support substrate 5.
Is formed. As a result, the bubbles existing in the adhesive 7 are collected in the convex portions 5a and the convex portions 5a function as an air reservoir, so that the bubbles can be removed from around the bumps 3 and the wiring layer 4. In addition, since the thickness of the adhesive 7 is increased at the convex portion 5a, the adhesive strength is improved, and it is possible to prevent water from entering the joint portion.

【0023】第3のこの発明の加圧ツール8の凹部8b
の大きさや位置や数などは、接合する配線層の配列やピ
ッチ、使用する接着剤の種類等により応じて適宜決定す
ることができる。例えば、ベアチップIC2が2mm×
2mmの大きさの場合には、加圧ツール8の加圧面半径
を3〜8mmとし、その中央に一つの凹部8bを設け、
その凹部8bの径を0.5〜1.0mmとし、凹部の深
さを0.5〜1.0mmとすることが好ましい。
The recess 8b of the third pressure tool 8 of the present invention.
The size, position, number, etc. of can be appropriately determined according to the arrangement and pitch of the wiring layers to be joined, the type of adhesive used, and the like. For example, bare chip IC2 is 2mm x
In the case of a size of 2 mm, the pressing tool 8 has a pressing surface radius of 3 to 8 mm, and one concave portion 8b is provided in the center thereof.
It is preferable that the diameter of the concave portion 8b is 0.5 to 1.0 mm and the depth of the concave portion is 0.5 to 1.0 mm.

【0024】なお、第3のこの発明の加圧ツール8は、
フレキシブルな配線基板6にベアチップIC2を接着剤
7にてフェイスボンディングする際に好ましく使用する
ことができるが、この用途に限ず、フレキシブルな配線
基板に電子部品、好ましくはフラットな電子部品をエポ
キシ系絶縁性接着剤などの接着剤で接合する場合に広く
使用することができる。
The pressure tool 8 of the third invention is
It can be preferably used when face-bonding the bare chip IC 2 to the flexible wiring board 6 with the adhesive 7, but not limited to this application, the flexible wiring board is provided with an electronic component, preferably a flat electronic component with an epoxy resin. It can be widely used when joining with an adhesive such as an insulating adhesive.

【0025】[0025]

【作用】この発明の配線基板によれば、隣接する配線層
の間にダミーパターンを設けるか、または配線層の先端
を円弧状もしくはくさび状の形状とするので、ベアチッ
プICをフェイスボンディングした場合に、バンプ及び
配線層の周囲に隙間なく十分に接着剤が供給でき、しか
も硬化した接着剤に気泡が存在しないようにすることが
可能となる。
According to the wiring board of the present invention, a dummy pattern is provided between adjacent wiring layers, or the tip of the wiring layer is formed in an arc shape or a wedge shape. Thus, the adhesive can be sufficiently supplied to the periphery of the bump and the wiring layer without leaving a gap, and bubbles can be prevented from existing in the cured adhesive.

【0026】また、この発明の加圧ツールによれば、そ
の加圧面に凹部が形成されているので、フレキシブル配
線基板に電子部品を接着剤で接合する場合にその配線基
板に凸部を形成することができる。従って、接合部分の
厚みを厚くし、しかも気泡をその凸部に集中させて接合
部分に気泡の悪影響を与えないようにすることが可能と
なる。
Further, according to the pressing tool of the present invention, since the concave portion is formed on the pressing surface, the convex portion is formed on the wiring board when the electronic component is bonded to the flexible wiring board with the adhesive. be able to. Therefore, it is possible to increase the thickness of the joint portion and to concentrate the bubbles on the convex portions so as not to adversely affect the joint portion.

【0027】[0027]

【実施例】以下、この発明を実施例に基づいて具体的に
説明する。
EXAMPLES The present invention will be described in detail below based on examples.

【0028】実施例1 フレキシブル基板として25μm厚のPPSフィルム
(トレリナ#25、東レ株式会社製)を用い、その上に
銀ペースト(FA−707、藤倉化成株式会社製)で図
1(a)に示したような配線パターン(0.4mm幅)
とダミーパターンとを乾燥厚で20μmになるようにス
クリーン印刷し、150℃で30分間という条件で硬化
させた。
Example 1 A PPS film having a thickness of 25 μm (Torelina # 25, manufactured by Toray Industries, Inc.) was used as a flexible substrate, and a silver paste (FA-707, manufactured by Fujikura Kasei Co., Ltd.) was applied on the PPS film as shown in FIG. Wiring pattern as shown (0.4mm width)
And a dummy pattern were screen-printed to a dry thickness of 20 μm and cured at 150 ° C. for 30 minutes.

【0029】次に、配線パターンの先端部に銅ペースト
(E−5000、三井金属株式会社製)でバンプを乾燥
厚で40μmとなるようにスクリーン印刷し、750℃
で30分間という条件で硬化させ配線基板を得た。
Next, bumps were screen-printed on the tip of the wiring pattern with a copper paste (E-5000, manufactured by Mitsui Kinzoku Co., Ltd.) so that the dry thickness was 40 μm, and 750 ° C.
And cured for 30 minutes to obtain a wiring board.

【0030】この配線基板に対し、そのバンプで囲まれ
た部分にエポキシ系の熱硬化性の絶縁性接着剤(ソニー
ケミカル株式会社製)を0.15mg塗布した。これ
を、パルスヒート方式の加熱ツール上にバキュームチャ
ックで固定された2mm角のベアチップICに対して画
像処理により位置合せをした後、平坦な加圧面を有する
加圧ツールを用いて圧着(0.9kgf)し、その状態
を保持したままで170℃で3秒間加熱して硬化させ接
着させて、ベアチップICのフェイスボンディングを行
った。
On this wiring board, 0.15 mg of an epoxy thermosetting insulating adhesive (manufactured by Sony Chemical Co., Ltd.) was applied to the portion surrounded by the bumps. This is aligned with a 2 mm square bare chip IC fixed by a vacuum chuck on a pulse heating type heating tool by image processing, and then pressure bonding (0. 9 kgf), and while keeping this state, it was heated at 170 ° C. for 3 seconds to be cured and adhered, and the bare chip IC was face-bonded.

【0031】ベアチップICがフェイスボンディングさ
れた配線基板サンプル10個に対してプレッシャークッ
カー試験(121℃、2atm、100%RH)を行っ
た。評価は1時間、3時間、5時間後の接点の抵抗値を
調べ、初期抵抗値1Ωが10Ωとなったものを不合格と
した。その結果、1時間、3時間、5時間後においても
不合格となったサンプルはなかった。
A pressure cooker test (121 ° C., 2 atm, 100% RH) was performed on 10 wiring board samples to which bare chip ICs were face-bonded. For the evaluation, the resistance value of the contact after 1 hour, 3 hours, and 5 hours was examined, and one having an initial resistance value of 1Ω of 10Ω was rejected. As a result, no sample failed even after 1 hour, 3 hours, or 5 hours.

【0032】実施例2 ダミーパターンを設けず且つ配線層の先端の形状を図2
(a)に示すような形状とする以外は、実施例1を繰返
すことにより配線基板を得た。得られた配線基板に、実
施例1と同様にベアチップICをフェイスボンディング
し、プレッシャークッカー試験を行った。その結果、1
時間、3時間、5時間後においても10個のサンプルの
うち不合格となったサンプルはなかった。
Example 2 The shape of the tip of the wiring layer is shown in FIG.
A wiring board was obtained by repeating Example 1 except that the shape as shown in FIG. A bare chip IC was face-bonded to the obtained wiring board in the same manner as in Example 1, and a pressure cooker test was performed. As a result, 1
After 10 hours, 3 hours, and 5 hours, none of the 10 samples failed.

【0033】実施例3 ダミーパターンを設けず且つ配線層の先端の形状を図2
(c)に示すような形状とする以外は、実施例1を繰返
すことにより配線基板を得た。得られた配線基板に、実
施例1と同様にベアチップICをフェイスボンディング
し、プレッシャークッカー試験を行った。その結果、そ
の結果、1時間、3時間、5時間後においても10個の
サンプルのうち不合格となったサンプルはなかった。
Example 3 The shape of the tip of the wiring layer is shown in FIG.
A wiring board was obtained by repeating Example 1 except that the shape shown in FIG. A bare chip IC was face-bonded to the obtained wiring board in the same manner as in Example 1, and a pressure cooker test was performed. As a result, none of the 10 samples failed even after 1 hour, 3 hours, and 5 hours.

【0034】実施例4 配線基板として図6(a)に示す構造のものを使用し、
加圧ツールとして加圧面に凹部を有する図3に示す加圧
ツールを使用し、そして接着剤の使用量を0.1mgと
する以外は、実施例1を繰返すことにより配線基板を得
た。得られた配線基板の接着剤層の凸部の厚みは通常の
2〜3倍の約100〜150μmという厚みであった。
Example 4 A wiring board having the structure shown in FIG. 6 (a) was used.
A wiring board was obtained by repeating Example 1 except that the pressure tool shown in FIG. 3 having a concave portion on the pressure surface was used as the pressure tool and the amount of the adhesive used was 0.1 mg. The thickness of the convex portion of the adhesive layer of the obtained wiring board was about 100 to 150 μm, which was 2 to 3 times the usual thickness.

【0035】得られた配線基板に対して、実施例1と同
様にベアチップICをフェイスボンディングし、湿度を
85%RHとする以外は実施例1と同様にプレッシャー
クッカー試験を行った。その結果、5時間後でも10個
のサンプルのうち不合格となったサンプルはなかった。
A pressure cooker test was conducted on the obtained wiring board in the same manner as in Example 1 except that the bare chip IC was face-bonded in the same manner as in Example 1 and the humidity was set to 85% RH. As a result, none of the 10 samples failed even after 5 hours.

【0036】比較例1 ダミーパターンを設けない以外は、実施例1を繰返すこ
とにより配線基板を得た。得られた配線基板に、実施例
1と同様にベアチップICをフェイスボンディングし、
プレッシャークッカー試験を行った。その結果、1時間
後には10個のサンプルのうち8個は不合格となり、3
時間及び5時間後にはすべて不合格となった。また、湿
度を85%RHに変えて実施例1と同様にプレッシャー
クッカー試験を再度行った。その結果、2.5時間後に
は10個のサンプルのうち2個のサンプルが不合格とな
り、5時間後には8個のサンプルが不合格となった。
Comparative Example 1 A wiring board was obtained by repeating Example 1 except that no dummy pattern was provided. A bare chip IC was face-bonded to the obtained wiring board in the same manner as in Example 1,
A pressure cooker test was conducted. As a result, after 1 hour, 8 out of 10 samples failed and 3
All failed after 5 hours and 5 hours. Further, the pressure cooker test was performed again in the same manner as in Example 1 except that the humidity was changed to 85% RH. As a result, after 2.5 hours, 2 out of 10 samples failed, and after 5 hours, 8 samples failed.

【0037】[0037]

【発明の効果】この発明によれば、配線基板にベアチッ
プICを接着剤でフェイスボンディングする際に、バン
プや配線層の周囲に十分に接着剤を供給できるような
り、しかも接着剤を硬化した後に気泡が残らないように
することができ、高い信頼性で配線基板にベアチップI
Cを接合できる。
According to the present invention, when face bonding a bare chip IC to a wiring board with an adhesive, the adhesive can be sufficiently supplied around bumps and wiring layers, and after the adhesive is hardened. Since it is possible to prevent bubbles from remaining, the bare chip I can be highly reliable on the wiring board.
C can be joined.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1のこの発明の配線基板の好ましい態様の部
分平面図である。
FIG. 1 is a partial plan view of a preferred embodiment of a first wiring board of the present invention.

【図2】第2のこの発明の配線基板の好ましい態様の部
分平面図である。
FIG. 2 is a partial plan view of a preferred embodiment of a second wiring board of the present invention.

【図3】第3のこの発明の加圧ツールの好ましい態様の
斜視図である。
FIG. 3 is a perspective view of a preferred embodiment of a third inventive pressure tool.

【図4】第3のこの発明の加圧ツールを用いて電子部品
を基板に接合する場合の説明図である。
FIG. 4 is an explanatory diagram of a case where an electronic component is bonded to a substrate by using a pressure tool according to a third aspect of the present invention.

【図5】配線基板にベアチップICを接着剤でフェイス
ボンディングする一般的方法の説明図である。
FIG. 5 is an explanatory diagram of a general method for face-bonding a bare chip IC to a wiring board with an adhesive.

【図6】従来の配線基板の部分平面図である。FIG. 6 is a partial plan view of a conventional wiring board.

【符号の説明】[Explanation of symbols]

1 基盤 2 ベアチップIC 3 バンプ 4 配線層 5 支持基板 6 配線基板 7 接着剤 8 加圧ツール 9 気泡 10 ダミーパターン 1 Base 2 Bare Chip IC 3 Bump 4 Wiring Layer 5 Supporting Substrate 6 Wiring Substrate 7 Adhesive 8 Pressure Tool 9 Bubble 10 Dummy Pattern

【手続補正書】[Procedure amendment]

【提出日】平成4年8月11日[Submission date] August 11, 1992

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0003[Name of item to be corrected] 0003

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0003】図5は、フレキシブル配線基板に絶縁性接
着剤でベアチップICをフェイスボンディングする一般
的な方法の説明図である。まず、ヒートパルスを発生可
能な平坦な基盤1にベアチップIC2をその接合面2a
を上に向けて配する。これとは別に、末端にバン3を
有するインナーリード等の配線層4が形成されたフレキ
シブル支持基板5からなる配線基板6を用意し、ベアチ
ップIC2を接合するための熱硬化性接着剤7をフレキ
シブル支持基板5のバン3で囲まれた部分に塗布した
後、ベアチップIC2とバンプ3とを対向させる(図5
(a))。
FIG. 5 is an explanatory view of a general method for face-bonding a bare chip IC to a flexible wiring board with an insulating adhesive. First, a bare chip IC 2 is mounted on a flat substrate 1 capable of generating a heat pulse, and its bonding surface 2a
To face up. Separately, prepare the wiring substrate 6 made of a flexible supporting substrate 5 on which the wiring layer 4, such as the inner lead is formed with a van-flop 3 to the end, the thermosetting adhesive 7 for bonding the bare chip IC2 after application to the portion surrounded by the van-flop 3 of the flexible support substrate 5 is made to face the bare chip IC2 and bumps 3 (FIG. 5
(A)).

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Name of item to be corrected] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】次に、加圧ツールを引き離すことによ
り、ベアチップIC2を配線基板6にフェイスボンディ
ングすることが完了する(図5(b))。
Next, the pressure tool 8 is separated to complete the face bonding of the bare chip IC 2 to the wiring board 6 (FIG. 5B).

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0029[Name of item to be corrected] 0029

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0029】次に、配線パターンの先端部に銅ペースト
(E−5000、三井金属株式会社製)でバンプを乾燥
厚で40μmとなるようにスクリーン印刷し、50℃
で30分間という条件で硬化させ配線基板を得た。
Next, copper paste (E-5000, Mitsui Kinzoku Co., Ltd.) on the tip portion of the wiring pattern by screen printing so as to 40μm bump at a dry thickness in, 1 50 ° C.
And cured for 30 minutes to obtain a wiring board.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ベアチップICを接着剤にてフェイスボ
ンディングするための配線基板において、配線基板が支
持基板、その上に形成された配線層及びベアチップIC
を接続するために配線層の端部に形成されたバンプから
なり、且つ隣接する配線層の間にダミーパターンが設け
られていることを特徴とする配線基板。
1. A wiring board for face-bonding a bare chip IC with an adhesive, wherein the wiring board is a support substrate, a wiring layer formed thereon, and a bare chip IC.
A wiring board comprising a bump formed at an end portion of a wiring layer for connecting the wiring layers, and a dummy pattern is provided between adjacent wiring layers.
【請求項2】 ベアチップICを接着剤にてフェイスボ
ンディングするための配線基板において、配線基板が支
持基板、その上に形成された配線層及びベアチップIC
を接続するために配線層の端部に形成されたバンプから
なり、且つ配線層の先端の形状がくさび状または円弧状
であることを特徴とする配線基板。
2. A wiring board for face-bonding a bare chip IC with an adhesive, wherein the wiring board is a support substrate, a wiring layer formed thereon, and a bare chip IC.
A wiring board comprising a bump formed at an end portion of a wiring layer for connecting to each other, and a tip of the wiring layer having a wedge shape or an arc shape.
【請求項3】 フレキシブル配線基板に電子部品を接着
剤で接合する際に、接合部を加圧するための加圧ツール
であって、加圧ツールの加圧面に凹部が設けられている
ことを特徴とする加圧ツール。
3. A pressure tool for pressurizing a joint portion when an electronic component is joined to a flexible wiring board with an adhesive, wherein a depression surface is provided on a pressing surface of the pressure tool. Pressurizing tool.
【請求項4】 請求項1又は2記載の配線基板の配線層
側に接着剤を塗布し、それに対向するようにベアチップ
ICを配し、配線基板の側から請求項3記載の加圧ツー
ルで加圧することを特徴とするベアチップICのフェイ
スボンディング方法。
4. An adhesive is applied to the wiring layer side of the wiring board according to claim 1 or 2, and a bare chip IC is arranged so as to face the adhesive, and the pressure tool according to claim 3 is applied from the wiring board side. A face bonding method for bare chip ICs, characterized by applying pressure.
JP19003892A 1992-06-23 1992-06-23 Wiring board and pressure tool Expired - Lifetime JP3052300B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19003892A JP3052300B2 (en) 1992-06-23 1992-06-23 Wiring board and pressure tool

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19003892A JP3052300B2 (en) 1992-06-23 1992-06-23 Wiring board and pressure tool

Publications (2)

Publication Number Publication Date
JPH065735A true JPH065735A (en) 1994-01-14
JP3052300B2 JP3052300B2 (en) 2000-06-12

Family

ID=16251330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19003892A Expired - Lifetime JP3052300B2 (en) 1992-06-23 1992-06-23 Wiring board and pressure tool

Country Status (1)

Country Link
JP (1) JP3052300B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
US6391686B1 (en) 1999-06-14 2002-05-21 Seiko Epson Corporation Adhesive material applying method and apparatus, interconnect substrate, semiconductor device and manufacturing method thereof, circuit board and electronic instrument
JP2002313849A (en) * 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2007306023A (en) * 1996-10-17 2007-11-22 Seiko Epson Corp Semiconductor device fabrication method
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
WO2009013953A1 (en) * 2007-07-26 2009-01-29 Sony Chemical & Information Device Corporation Thermocompression-bonding device and method of mounting electric component
JP2013048300A (en) * 2012-12-03 2013-03-07 Dexerials Corp Thermo-compression bonding apparatus and packaging method of electric component
US10786847B2 (en) 2014-11-03 2020-09-29 Japan Aeroforge, Ltd. Hydraulic forging press and method for controlling same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5804882A (en) * 1995-05-22 1998-09-08 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
KR100273499B1 (en) * 1995-05-22 2001-01-15 우찌가사끼 이사오 Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
WO1996037913A1 (en) * 1995-05-22 1996-11-28 Hitachi Chemical Company, Ltd. Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
JP2007306023A (en) * 1996-10-17 2007-11-22 Seiko Epson Corp Semiconductor device fabrication method
US6391686B1 (en) 1999-06-14 2002-05-21 Seiko Epson Corporation Adhesive material applying method and apparatus, interconnect substrate, semiconductor device and manufacturing method thereof, circuit board and electronic instrument
US6566763B2 (en) 1999-06-14 2003-05-20 Seiko Epson Corporation Interconnect substrate, apparatus of applying adhesive material, semiconductor device, circuit board and electronic instrument
US7355126B2 (en) 2000-06-16 2008-04-08 Matsushita Electric Industrial Co., Ltd. Electronic parts packaging method and electronic parts package
JP2002313849A (en) * 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP4528459B2 (en) * 2001-04-11 2010-08-18 パナソニック株式会社 Semiconductor device
WO2009013953A1 (en) * 2007-07-26 2009-01-29 Sony Chemical & Information Device Corporation Thermocompression-bonding device and method of mounting electric component
JP2009032845A (en) * 2007-07-26 2009-02-12 Sony Chemical & Information Device Corp Thermocompression bonding device and packaging method for electrical component
JP2013048300A (en) * 2012-12-03 2013-03-07 Dexerials Corp Thermo-compression bonding apparatus and packaging method of electric component
US10786847B2 (en) 2014-11-03 2020-09-29 Japan Aeroforge, Ltd. Hydraulic forging press and method for controlling same

Also Published As

Publication number Publication date
JP3052300B2 (en) 2000-06-12

Similar Documents

Publication Publication Date Title
JP3962449B2 (en) Method and structure for bonding substrates
US5984691A (en) Flexible circuitized interposer with apertured member and method for making same
KR100563890B1 (en) Electrical connecting device and electrical connecting method
JPH1032224A (en) Semiconductor device and manufacture thereof
JP3052300B2 (en) Wiring board and pressure tool
US20020076537A1 (en) Laminated structure
JP2002290028A (en) Connection structure and method for printed wiring board
JPH11103158A (en) Flip-chip mounting to printed wiring board and mounting structure
JPH1117050A (en) Circuit board and manufacture thereof
JPH07282878A (en) Anisotropy electrical conductivity connection component and manufacture thereof
JPH0888248A (en) Face-down bonding method and connecting material using thereof
JP3319269B2 (en) Electronic component joining method
JP2000132655A (en) Manufacture of noncontact type ic card and noncontact type ic card
JPH0539464A (en) Adhesive film, film carrier and connection structure using the same
JPS62126645A (en) Lsi-chip mounting method
JPH01226162A (en) Connection of semiconductor chip
JP3454223B2 (en) Method for manufacturing semiconductor device
JP3265316B2 (en) Semiconductor device and manufacturing method thereof
JP3472342B2 (en) Method of manufacturing semiconductor device package
JP2002094241A (en) Built-up printed wiring board
JPH06151507A (en) Terminal electrode on circuit board, forming method thereof and mounted body
JPH0766241A (en) Connection structure of electronic part using anisotropic conductive bonding agent
JPH0677285A (en) Mounting of ic element
JP3106846B2 (en) Method for manufacturing semiconductor chip mounting board
JPH05297398A (en) Electrode connecting structure

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090407

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110407

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120407

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 13