JPH0654920B2

JPH0654920B2 - デ−タ伝送方式

Info

Publication number: JPH0654920B2
Application number: JP61229917A
Authority: JP
Inventors: 宏光粟井
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1986-09-30
Filing date: 1986-09-30
Publication date: 1994-07-20
Anticipated expiration: 2009-07-20
Also published as: JPS6386642A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はデータ伝送方式に関するもので、特に送信側端
局と受信側端局の間の伝送路上の符号形式としてｍＢｎ
Ｂ符号を用いるものに使用される。

〔従来の技術〕

端局間の伝送路における符号形式として、ｍＢｎＢ符号方式が知られている。この方式は、送信側
におけるｍビット（ｍは正の整数）のデジタル信号をｎ
ビット（ｎはｍ＜ｎの正の整数）のデジタル信号に変換
して伝送し、受信側では受け取ったｎビットの信号をｍ
ビットの信号に変換するものである。

第５図は従来方式の一例のブロック図であり、伝送路の
符号形式として５Ｂ６Ｂ符号を用いたものである。図示
の通り、受信側端局１と送信側端局２は伝送路３により
結ばれている。伝送データはｆ［ｂ／ｓ］の情報符号列
としてシリアル／パラレル（Ｓ／Ｐ）変換用の５（＝
ｍ）ビットシフトレジスタ１１のシフトＩＮ端子に入力
される。

このシフトレジスタ１１でＳ／Ｐ変換された符号列はＤ
フリップフロップ１２に並列入力されて一時的に保持さ
れたのち、５Ｂ６Ｂ符号変換用のＲＯＭ１３にパラレル
入力される。なお、シフトレジスタ１へのｆ［Ｈ_ｚ］の
クロック（ＣＬＫ）入力は送信データのシフトＩＮを行
なうためのものであり、分周回路１４で１／５（＝１／
ｍ）分周されたＤフリップフロップ１２へのｆ／５［Ｈ
_ｚ］のクロック（ＣＬＫ）入力は、ＲＯＭ１３へのパラ
レル入力を行なうためのものである。

ＲＯＭ１３は５Ｂ６Ｂ（＝ｍＢｎＢ）変換のためのテー
ブルをあらかじめ記憶しており、ここでＤフリップフロ
ップ１２からの５ビットの符号列は６ビットの符号列に
変換されてパラレル／シリアル（Ｐ／Ｓ）変換用の６
（＝ｎ）ビットシフトレジスタ１５に並列入力される。
そして、シフトレジスタ１５のシフトＯＵＴ端子から６
ビットのシリアル信号が伝送路３に送られるようになっ
ている。なお、シフトレジスタ１５への６／５（＝ｍ／
ｎ）ｆ［Ｈ_ｚ］のクロック（ＣＬＫ）入力はデータのシ
フトＯＵＴを行なうためのものである。

伝送路３から受信側端局２へのデータ入力は、Ｓ／Ｐ用
の６ビットシフトレジスタ２１へのシフトＩＮによりな
される。このデータはシフトレジスタ２１でシリアル／
パラレル変換され、Ｄフリップフロップ２２にパラレル
入力されて一時的に保持された後にＲＯＭ２３にパラレ
ル入力される。なお、シフトレジスタ２１への６／５
（＝ｍ／ｎ）ｆ［Ｈ_ｚ］のクロック（ＣＬＫ）入力はシ
フトレジスタ２１からの符号列のシリアル入力を行なう
ためのものであり、分周回路２４で１／６（＝１／ｎ）
分周されたＤフリップフロップ２２へのｆ／５［Ｈ_ｚ］
のクロック（ＣＬＫ）入力は、ＲＯＭ２３へのパラレル
出力を行なうためのものである。

ＲＯＭ２５は５Ｂ６Ｂ復号変換のためのテーブルをあら
かじめ記憶しており、ここでＤフリップフロップ２３か
らの６ビットの符号列は５ビットの符号列に逆変換さ
れ、Ｐ／Ｓ用の５ビットシフトレジスタ２５にパラレル
入力される。そして、このシフトレジスタ２５からｆ
［ｂ／ｓ］のデータ（符号列）が再生される。なお、シ
フトレジスタ２５へのｆ［Ｈ_ｚ］のクロックは符号列の
シフトＯＵＴを行なうためのものである。

次に、上記従来例の作用を説明する。送信用のｆ［ｂ／
Ｓ］の情報符号列は５ビットで並列展開され、ＲＯＭ１
３で６ビットの並列符号に変換され、その後Ｓ／Ｐ変換
されて伝送される。ここで、５ビットの符号列を６ビッ
トの符号列に変換して伝送する理由について説明する。
５ビットの符号列によれば２^５＝３２種類のデータを表
現することができるが、この中には５ビット表現で例え
ば“０００００”や“１１１１１”が含まれる。ところ
が、伝送路３において例えば、“０００００”の符号列
のデータが連続して送られると、伝送路３における信号
レベルは“０”ビットを示すレベルが連続することにな
る。このようになると、伝送路３の信号レベルは直流レ
ベルとなって適正なデューティ比を確保できなくなり、
伝送の誤り等が発生しやすくなる。そこで、６ビットに
変換して２^６＝６４種類の符号列を送れるようにするこ
とにより、例えば５ビットの“０００００”は６ビット
の“１００１００”に変換して伝送し、また例えば５ビ
ットの“１１１１１”は６ビットの“０１１０１１”に
変換して伝送するようにすれば、伝送路３の信号レベル
において一定以上のデューティ比を確保できることにな
る。

このような理由により５Ｂ６Ｂ符号変換されて受信側端
局２に送られた６ビットの符号列は、受信側で５Ｂ６Ｂ
復号変換されてもとの５ビットの符号列に再生される。
なお、伝送路３における符号列の伝送速度は６／５ｆ
［ｂ／ｓ］である。

〔発明が解決しようとする問題点〕

ところが上記の従来方式では、受信された６ビットの符
号列について６ビットの並列展開をし、次いで５Ｂ６Ｂ
復号変換により５ビットの符号列を得るようにしている
ので、伝送路３で１ビットの誤りがあると受信側で２ビ
ット以上の誤りになることになる。この事情を具体的に
説明する。いま、例えば５ビットの“０１０１０”が６
ビットの“０１０１０１”に対応し、５ビットの”１０
１０１”が６ビットの“０１０１００”に対応すると仮
定する。このような状態で、伝送路３を伝送された６ビ
ットの“０１０１００”の最下位ビットに誤りが現れ、
６ビットの“０１０１０１”で受信されたとすると、復
号変換後の５ビットの値は“０１０１０”となる。従っ
て、送信側の５ビットの“１０１０１”が受信側では５
ビットの“０１０１０”となり、６ビットの中の１ビッ
トの伝送誤りが５ビット中の５ビットの誤りとなってし
まう。

以上の具体例は、１ビットの誤りが５ビットの誤りとな
る典型的なものであるが、誤りのパターンはこれに限ら
ず、１ビットの誤りが２ビットの誤りになったり、４ビ
ットの誤りになったり、というように種々のパターンが
ある。一般には、ｍＢｎＢ符号形式の伝送では、伝送路におけるｎビット
中の１ビットの誤りは最大でｎビットの誤りとして現
れ、多くの場合は連続的なバースト状の誤りとなる。

データ伝送において上記の如き連続的なバースト状の誤
りが現れると、パリティコードによる誤り検出やサイク
リックコードによる誤り検出、訂正が行なえなくなる。
すなわち、データ伝送においては伝送路でビットの誤り
が生じてもこれを検出あるいは訂正できるよう、従来か
ら誤り訂正符号が採用されている。ところが、このよう
な誤り訂正符号ではｘビット中のｙビット（ｘ＞ｙ）以
下の誤りは検出、訂正できるが、ｘビット中のｙビット
以上の誤りは検出、訂正できない。従って、伝送路符号
としてｍＢｎＢを用いる場合には、１ビットの伝送路誤
りが最大でｍビットのバースト状の誤りとなるので、誤
りの検出、訂正機能は働かなくなってしまう。

そこで本発明は、ｍＢｎＢ符号形式の伝送路における１
ビットの誤りが、受信側において連続したバースト状の
符号誤りになるようなことのないデータ伝送方式を提供
することを目的とする。

〔問題点を解決するための手段〕

本発明に伝るデータ伝送方式は、送信側端局と受信側端
局の間の伝送路上の符号形式としてｍＢｎＢ符号を用い
るデータ伝送方式であって、送信側端局は、連続するｍ
Ｐ個（Ｐは２以上の任意の整数）の符号列Ｄ₁₁，Ｄ₁₂…，Ｄ_1P，Ｄ₂₁，Ｄ₂₂…，Ｄ_2P…，Ｄ_ij…，
Ｄ_m1，Ｄ_m2…，Ｄ_mP をｍ行Ｐ列の行列で表現したときに、この行列(1)が当該行と列を入れ換
えたＰ行ｍ列の行列で表現される情報符号列に変換されるよう情報符号の順
序を入れ換える順序入換手段と、この順序入換手段の出
力をｍＢｎＢ符号変換して伝送路に出力する符号変換手
段とを有し、受信側端局は、伝送路からの情報符号列を
ｍＢｎＢ復号変換する復号変換手段と、この復号変換手
段からの情報符号列をＰ行ｍ列の行列(2)で表現したと
きに、この行列(2)が当該行と列を入れ換えたｍ行Ｐ列
の行列(1)で表現される情報符号列に変換されるよう情
報符号の順序を入れ換える順序入換手段とを有すること
を特徴としている。

〔作用〕

本発明に係るデータ伝送方式は以上のように構成される
ので、ｍ行Ｐ列の行列で表現される符号列は、送信側で行と列を入れ換えたＰ
行ｍ列の行列で表現される符号列として伝送されるので、たとえ上記
(2)の行列のｊ行（１≦ｊ≦Ｐ）にバースト状の誤りが
発生しても、受信側で行と列を入れ換えたｍ行Ｐ列の行
列(1)にはｊ列に誤りが現れるだけであり、従って符号
列の連続したバースト状の誤りを複数行中の各１ビット
づつの誤りに分散されるように作用する。

〔実施例〕

以下、添付図面の第１図ないし第４図を参照して本発明
の一実施例を説明する。なお、図面の説明において同一
の要素には同一の符号を付し、重複する説明を省略す
る。

第１図は実施例に係るデータ伝送方式の基本構成を示す
ブロック図である。図示の通り、受信側端局１はｍＢｎ
Ｂ符号回路１０１の他にデータ順序入換回路１０２を有
する。ｍＢｎＢ符号回路１０１は第４図の従来例に示す
ＲＯＭ１３、シフトレジスタ１５等からなるもので、従
来方式において用いられているものである。また、受信
側端局２はｍＢｎＢ復号回路２０１の他にデータ順序入
換回路２０２を有する。このｍＢｎＢ復号回路２０１に
ついても、第４図に示す従来方式で用いられているもの
である。

第２図は第１図に示すデータ順序入換回路１０２の詳細
な構成図で、受信側のデータ順序入換回路２０２につい
ても、シフトレジスタのビット数が異なることがあるだ
けで基本的構成は同様である。図示の如く、データ順序
入換回路１０２はＳ／Ｐ変換用のｍＰビットシフトレジ
スタ１０３と、Ｐ／Ｓ変換用のＰｍビットシフトレジス
タ１０４とを有している。そして、シフトレジスタ１０
３，１０４の各ビットは図示の如く結線されている。こ
れによって、シフトレジスタ１０３にシリアル入力され
たｍブロック、Ｐビットの符号列（データＡ）は、シフ
トレジスタ１０４においてＰブロック、ｍビットの符号
列に変換され、データＢとしてシリアル出力される。

次に、上記実施例の作用を説明する。いま、伝送するデ
ータをｍＰ個の符号列Ｄ₁₁，Ｄ₁₂…，Ｄ_1P，Ｄ₂₁，Ｄ₂₂…，Ｄ_2P…，Ｄ_ij…，
Ｄ_m1，Ｄ_m2…Ｄ_mP とする。この符号列はｍ行Ｐ列の行列で表わすことができる。

このような行列(1)で表わすことのできる符号列が、デ
ータＡとして第２図のｍＰビットシフトレジスタ１０３
にシリアル入力されると、行と列の入れ換えがなされ、
Ｐｍビットシフトレジスタ１０４においてはＰ行ｍ列の
行列で表わされる符号列となる。次いで、この行列(2)で表
わされるｍビットの符号列は第１図のｍＢｎＢ符号回路
１０１でｎビットの符号列に変換され、伝送路３に送ら
れる。

伝送路３を介して送られたｎビットの符号列は、受信側
のｍＢｎＢ復号回路２０１で上記の行列(2)に示される
ｍビットの符号列に変換される。このとき、伝送路３に
おいて１ビットの誤りが発生し、このため例えば上記の
行列(2)において第２行の要素Ｄ₁₂，Ｄ₂₂…，Ｄ_m2にｍ
ビットの連続したバースト状の誤りビットが現れたとす
る。

このようなバースト状の誤りを含む行列(2)の符号列
は、第１図のデータ順序入換回路２０２で行と列が入れ
換えられ、行列(1)で示す符号列となる。すると、バー
スト状の誤りは行列(1)の第２列に現れ、従って各行に
は１つのビットのみの誤りだけが現れることになる。す
なわち、ｍビットの連続した誤りはＰ−１ビット以上ご
との分散した誤りとなる。このような分散した誤りビッ
トは従来の誤り検出、訂正方式により検出し、あるいは
訂正することが可能である。その結果、伝送路３におけ
る１ビットの誤りによって受信側でバースト状の連続し
た誤りが現れても、行と列の入れ換えによって誤りを分
散させることができ、従って誤りの検出、訂正ができる
ことになる。

次に、第１図および第２図に示す実施例の具体例を説明
する。第３図は送信側のデータ順序入換回路１０２の構
成図であり、第４図は受信側のデータ順序入換回路２０
２の構成図である。なお、符号列は５ブロック５ビット
としてある。

第３図に示す如く、送信側のデータ順序入換回路１０２
は、５×５＝２５ビットのＳ／Ｐ用シフトレジスタ１０
３と、５×５＝２５ビットのＰ／Ｓ用シフトレジスタ１
０４で構成され、これらの各ビットは図示の如く結線さ
れる。また、第４図に示す如く、受信側のデータ順序入
換回路２０２は、５×５＝２５ビットのＳ／Ｐ用シフト
レジスタ２０３と、５×５＝２５ビットのＰ／Ｓ用シフ
トレジスタ２０４で構成され、これらの各ビットは図示
の如く結線される。

次に、上記具体例の作用を説明する。５×５＝２５ビッ
トの符号列（データＡ）は第３図のシフトレジスタ１０
３にシリアル入力され、各ビットのデータは信号線を介
してシフトレジスタ１０４に転送される。そして、シフ
トレジスタ１０４からは行と列が入れ換えられた２５ビ
ットの符号列（データＢ）が出力される。このデータＢ
は更に５Ｂ６Ｂ（＝ｍＢｎＢ）符号回路１０１により６
ビットのデータに変換され、伝送路３に送られる。

いま、伝送路３を伝送中に第１ブロック中と第２ブロッ
ク中にビットの誤りが発生し、このため５Ｂ６Ｂ復号変
換の後に特に第２ブロック中にバースト状の誤りビット
が現れたとする。このような誤りビットを含む符号列
（データＣ）は第４図のシフトレジスタ２０３にシリア
ル入力され、一時的に保持される。このときの誤りビッ
トは、第４図に例えば「×」印で示すようにシフトレジ
スタ２０３でバースト状に現れ、この誤りビットは信号
線を介してシフトレジスタ２０４に送られる。ところ
が、シフトレジスタ２０４はシフトレジスタ２０３から
送られたデータの行と列を入れ換えるようになっている
ので、図中に「×」印で示す誤りビットはシフトレジス
タ２０４において各ブロックに分散されることになる。
従って、パリティコードやサイクリックコードを用いた
周知のビット誤り検出、訂正方式により、ビット誤りの
検出あるいは訂正を容易に行なうことができる。

本発明は上記実施例に限定されるものではなく、種々の
変形が可能である。例えば、データ順序入換回路はシフ
トレジスタにより構成されるものに限らず、行列で表わ
した情報符号列の各ビットを行と列で入れ換えられるも
のであれば、いかなるもので構成されてもよい。また、
伝送路は電気信号を伝える同軸ケーブル等であってもよ
く、光信号を伝える光ファイバ等であってもよい。

〔発明の効果〕

以上、詳細に説明したように本発明では、送信側端局と
受信側端局にそれぞれデータ順序入換回路を設け、これ
によって行列で表わされる符号列の行と列を入れ換えて
伝送するようにしているので、伝送路に１ビット又はそ
れ以上のビットの誤りが発生して受信された符号列にバ
ースト状の誤りビットが現れたときでも、その誤りビッ
トを各行（各ブロック）に分散した誤りビットとするこ
ができ、従って従来の誤り検出、訂正方式を用いて誤り
ビットの検出、訂正を容易に行なうことができる効果が
ある。

特に、情報データとしてｘビット中のｙビットの誤りを
検出あるいは訂正する場合に、従来方式では伝送路で生
じた１ビットの誤りによってｍＢｎＢ復号後にｍビット
の連続したバースト状の誤りとなったため、ｍ＞ｙのと
きに誤りの検出、訂正ができなかったが、本発明方式で
はＰ＞ｘとすれば（Ｐ−１）ビット以上ごと（ｘビット
以上ごと）にｍ個の誤りが分散されるので、これらの誤
りを全て検出、訂正できる格別の効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るデータ伝送方式の基本
構成を示すブロック図、第２図は第１図に示すデータ順
序入換回路の詳細な構成図、第３図および第４図は上記
実施例の具体例に係るデータ順序入換回路の詳細な構成
図、第５図は従来方式の一例の基本構成を示すブロック
図である。１……送信側端局、２……受信側端局，３……伝送路、
１０３，２０３……Ｓ／Ｐ用ｍＰビットシフトレジス
タ、１０４，２０４……Ｐ／Ｓ用Ｐｍビットシフトレジ
スタ。

Claims

【特許請求の範囲】

【請求項１】送信側端局と受信側端局の間の伝送路上の
符号形式としてｍＢｎＢ符号（ｍ，ｎは正の整数でｍ＜
ｎ）を用いるデータ伝送方式において、前記送信側端局は、連続するｍＰ個（Ｐは２以上の任意
の整数）の情報符号列Ｄ₁₁，Ｄ₁₂…，Ｄ_1P，Ｄ₂₁，Ｄ₂₂…，Ｄ_2P…，Ｄ_ij…，
Ｄ_m1，Ｄ_m2…，Ｄ_mP をｍ行Ｐ列の行列で表現したときに、この行列(1)が当該行と列を入れ換
えたＰ行ｍ列の行列で表現される情報符号列に変換されるよう情報符号の順
序を入れ換える順序入換手段と、この順序入換手段の出
力をｍＢｎＢ符号変換して前記伝送路に出力する符号変
換手段とを有し、前記受信側端局は、前記伝送路からの情報符号列をｍＢ
ｎＢ復号変換する復号変換手段と、この復号変換手段か
らの情報符号列を前記Ｐ行ｍ列の行列(2)で表現したと
きに、この行列(2)が当該行と列を入れ換えた前記ｍ行
Ｐ列の行列(1)で表現される符号列に変換されるよう情
報符号の順序を入れ換える順序入換手段とを有することを特徴とするデータ伝送方式。
【請求項２】前記情報符号列がｘビット（ｘは２以上の
整数）を１ブロックとして誤りの検出、訂正をされると
きは、前記Ｐの値は前記ｘの値より大である特許請求の
範囲第１項記載のデータ伝送方式。