JPH0654472B2 - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPH0654472B2 JPH0654472B2 JP15486387A JP15486387A JPH0654472B2 JP H0654472 B2 JPH0654472 B2 JP H0654472B2 JP 15486387 A JP15486387 A JP 15486387A JP 15486387 A JP15486387 A JP 15486387A JP H0654472 B2 JPH0654472 B2 JP H0654472B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- space
- execution
- programs
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に記憶装置に
おける実行プログラムの格納を高能率に行うようにした
マイクロコンピュータに関する。
おける実行プログラムの格納を高能率に行うようにした
マイクロコンピュータに関する。
従来のマイクロコンピュータにおける実行プログラムの
格納手段を第３図及び第４図に基づいて説明する。従
来、ソースプログラムから実行プログラムを得る方法と
して第３図に示すようになされていた。高級言語で書か
れたソースプログラム(1A),(1B),(1C)をコンパイルして
それぞれのオブジェクトプログラム(2A),(2B),(2C)を
得、更にオブジェクトプログラム(2A),(2B),(2C)を主記
憶装置(3)にリンク、ローケートしてそれぞれの実行プ
ログラム(4A),(4B),(4C)として格納していた。
格納手段を第３図及び第４図に基づいて説明する。従
来、ソースプログラムから実行プログラムを得る方法と
して第３図に示すようになされていた。高級言語で書か
れたソースプログラム(1A),(1B),(1C)をコンパイルして
それぞれのオブジェクトプログラム(2A),(2B),(2C)を
得、更にオブジェクトプログラム(2A),(2B),(2C)を主記
憶装置(3)にリンク、ローケートしてそれぞれの実行プ
ログラム(4A),(4B),(4C)として格納していた。
然して、ソースプログラム(1A),(1B),(1C)のうち、例え
ばソースプログラム(1A)を修正する必要が生じると、こ
れに伴ってその実行プログラム(4A)も修正されて、修正
された実行部(4′A)が主記憶装置(3)に再格納される。
ばソースプログラム(1A)を修正する必要が生じると、こ
れに伴ってその実行プログラム(4A)も修正されて、修正
された実行部(4′A)が主記憶装置(3)に再格納される。
〔発明が解決しようとする問題点 ところが実行プログラム(4′A)が主記憶装置(3)に占め
るスペースが当初より拡大すると、第４図に示す如く、
拡大したスペースだけ他の実行プログラム(4B),(4C)を
移行させる必要がある。そのためには全ての実行プログ
ラム(4′A),(4B),(4C)をそれぞれのソースプログラム
(1′A),(1B),(1C)から新たにコンパイルしてリンク、ロ
ーケートする必要がある。このような煩しさを避けるた
めに予め各実行プログラム(4A),(4B),(4C)の占めるスペ
ースとは別に、それぞれ予め余裕スペースを設定してお
くこともできるが、この場合にはソースプログラムをコ
ンパイルした後にそれぞれの記憶領域を余裕スペースと
ともに決める必要があり、その都度プログラム作成者が
余裕スペースを含めたスペースを計算する必要があっ
た。
るスペースが当初より拡大すると、第４図に示す如く、
拡大したスペースだけ他の実行プログラム(4B),(4C)を
移行させる必要がある。そのためには全ての実行プログ
ラム(4′A),(4B),(4C)をそれぞれのソースプログラム
(1′A),(1B),(1C)から新たにコンパイルしてリンク、ロ
ーケートする必要がある。このような煩しさを避けるた
めに予め各実行プログラム(4A),(4B),(4C)の占めるスペ
ースとは別に、それぞれ予め余裕スペースを設定してお
くこともできるが、この場合にはソースプログラムをコ
ンパイルした後にそれぞれの記憶領域を余裕スペースと
ともに決める必要があり、その都度プログラム作成者が
余裕スペースを含めたスペースを計算する必要があっ
た。
本発明は上記問題点を解決するためになされたもので、
ソースプログラムに修正があっても実行プログラムをリ
ローケートする必要のないマイクロコンピュータを提供
することを目的としている。
ソースプログラムに修正があっても実行プログラムをリ
ローケートする必要のないマイクロコンピュータを提供
することを目的としている。
本発明に係るマイクロコンピュータは、各実行プログラ
ムを得る段階でそれぞれに対応した余裕スペースを算出
する係数を設定したテーブルを設けたものである。
ムを得る段階でそれぞれに対応した余裕スペースを算出
する係数を設定したテーブルを設けたものである。
本発明によれば、ソースプログラム複数付与するとそれ
ぞれのオブジェントプログラムにコンパイルされ、得ら
れた各オブジェクトプログラムに対する余裕スペースを
テーブルの係数から演算した後、本来のスペースに余裕
スペースを付加して主記憶装置にそれぞれの実行プログ
ラムとして格納する。
ぞれのオブジェントプログラムにコンパイルされ、得ら
れた各オブジェクトプログラムに対する余裕スペースを
テーブルの係数から演算した後、本来のスペースに余裕
スペースを付加して主記憶装置にそれぞれの実行プログ
ラムとして格納する。
以下第１図及び第２図に示す実施例に基づいて、従来と
同一又は相当部分には同一符号としてその説明を省略し
本発明の特徴を説明する。
同一又は相当部分には同一符号としてその説明を省略し
本発明の特徴を説明する。
本実施例によれば、ソースプログラム(1A),(1B),(1C)を
コンパイルしてオブジェクトプログラム(2A),(2B),(2C)
を得ると、各オブジェクトプログラム(2A),(2B),(2C)に
見合った主記憶装置(3)におけるスペースが決定される
とともに、各オブジェクトプログラム(2A),(2B),(2C)に
対してテーブル(5)に格納された係数、本実施例ではそ
れぞれのオブジェクトプログラム(2A),(2B),(2C)に対し
て50％、100％、75％を付与してそれぞれのプログラム
(2A),(2B),(2C)に対応した余裕スペースを演算して、実
行プログラム(4A),(4B),(4C)とともに余裕スペース(6
A),(6B),(6C)として主記憶装置(3)に格納されるように
構成されている。
コンパイルしてオブジェクトプログラム(2A),(2B),(2C)
を得ると、各オブジェクトプログラム(2A),(2B),(2C)に
見合った主記憶装置(3)におけるスペースが決定される
とともに、各オブジェクトプログラム(2A),(2B),(2C)に
対してテーブル(5)に格納された係数、本実施例ではそ
れぞれのオブジェクトプログラム(2A),(2B),(2C)に対し
て50％、100％、75％を付与してそれぞれのプログラム
(2A),(2B),(2C)に対応した余裕スペースを演算して、実
行プログラム(4A),(4B),(4C)とともに余裕スペース(6
A),(6B),(6C)として主記憶装置(3)に格納されるように
構成されている。
ここで上記係数は各プログラムごとに設定した数値を予
めテーブル(5)に設定しておくものである。
めテーブル(5)に設定しておくものである。
然して、ソースプログラム(1A),(1B),(1C)のうちソース
プログラム(1A)が修正された場合には、該ソースプログ
ラム(1′A)のみをコンパイルしてオブジェクトプログラ
ムを得、該オブジェクトプログラムから実行プログラム
(4′A)のスペースを求めて主記憶装置(3)に格納する
と、当初、主記憶装置(3)に占める実行プログラム(4A)
のスペース（第４図(a)）よりも拡大する一方、その余
裕スペース(6A)は余裕スペース(6′A)へと縮小してい
る。このように余裕スペース(6A),(6B),(6C)をそれぞれ
の実行プログラム(4A),(4B),(4C)に対して設定したこと
から、いずれかの実行プログラムの修正によって主記憶
装置(3)におけるそのスペースが拡大しても拡大すたス
ペースは余裕スペースに吸収れ他の実行プログラムの配
置に対して何ら影響を与えることがなく、従ってソース
プログラムの修正の都度、全プログラムをリローケート
する必要がない。
プログラム(1A)が修正された場合には、該ソースプログ
ラム(1′A)のみをコンパイルしてオブジェクトプログラ
ムを得、該オブジェクトプログラムから実行プログラム
(4′A)のスペースを求めて主記憶装置(3)に格納する
と、当初、主記憶装置(3)に占める実行プログラム(4A)
のスペース（第４図(a)）よりも拡大する一方、その余
裕スペース(6A)は余裕スペース(6′A)へと縮小してい
る。このように余裕スペース(6A),(6B),(6C)をそれぞれ
の実行プログラム(4A),(4B),(4C)に対して設定したこと
から、いずれかの実行プログラムの修正によって主記憶
装置(3)におけるそのスペースが拡大しても拡大すたス
ペースは余裕スペースに吸収れ他の実行プログラムの配
置に対して何ら影響を与えることがなく、従ってソース
プログラムの修正の都度、全プログラムをリローケート
する必要がない。
本発明によれば、プログラムに修正があっても他のプロ
グラムに何らの影響を与えずにローケートでき、プログ
ラムの処理手順を簡素化することができる。
グラムに何らの影響を与えずにローケートでき、プログ
ラムの処理手順を簡素化することができる。
第１図は本発明に係るマイクロコンピュータにおけるソ
ースプログラムから実行プログラムを得る流れを示す説
明図、第２図(a),(b)はプログラムの修正前後における
各実行プログラムが主記憶装置に占めるスぺースの配置
を示す図、第３図は従来装置における第１図相当図、第
４図(a),(b)は従来装置における第２図(a),(b)相当図で
ある。 図において、 (1A),(1B),(1C)はソースプログラム、 (3)は主記憶装置、 (4A),(4B),(4C)は実行プログラム、 (5)はテーブル（記憶部）、 (6A),(6B),(6C)は余裕スペースである。 尚、各図中、同一符号は同一又は相当部分を示す。
ースプログラムから実行プログラムを得る流れを示す説
明図、第２図(a),(b)はプログラムの修正前後における
各実行プログラムが主記憶装置に占めるスぺースの配置
を示す図、第３図は従来装置における第１図相当図、第
４図(a),(b)は従来装置における第２図(a),(b)相当図で
ある。 図において、 (1A),(1B),(1C)はソースプログラム、 (3)は主記憶装置、 (4A),(4B),(4C)は実行プログラム、 (5)はテーブル（記憶部）、 (6A),(6B),(6C)は余裕スペースである。 尚、各図中、同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】ソースプログラムをコンパイルして得た実
行プログラムを複数配置した主記憶装置を備えて成るマ
イクロコンピュータにおいて、上記主記憶装置における
各実行プログラムの占めるスペースを決定する際、該ス
ペースに見合った余裕スペースを付与し演算する係数を
格納した記憶部を備えたことを特徴とするマイクロコン
ピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15486387A JPH0654472B2 (ja) | 1987-06-22 | 1987-06-22 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15486387A JPH0654472B2 (ja) | 1987-06-22 | 1987-06-22 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63317825A JPS63317825A (ja) | 1988-12-26 |
| JPH0654472B2 true JPH0654472B2 (ja) | 1994-07-20 |
Family
ID=15593563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15486387A Expired - Lifetime JPH0654472B2 (ja) | 1987-06-22 | 1987-06-22 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654472B2 (ja) |
-
1987
- 1987-06-22 JP JP15486387A patent/JPH0654472B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63317825A (ja) | 1988-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2083254A (en) | Address translation and generation mechanism in information processing system | |
| JPH06110703A (ja) | コンパイル方法 | |
| JPH0654472B2 (ja) | マイクロコンピユ−タ | |
| JP3461185B2 (ja) | ロードモジュールへのソースコード行番号登録方法および装置 | |
| JPH05297911A (ja) | シーケンスコントローラ用シーケンス制御回路 | |
| JPH0353320A (ja) | マイクロプログラム制御方式 | |
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPH0675757A (ja) | 仮想空間常駐プログラムのリンク方式 | |
| JP2663600B2 (ja) | 制御表再配置処理方式 | |
| JPS62200426A (ja) | 高級言語のマクロ展開方法 | |
| JPH08166807A (ja) | 制御プログラム作成装置 | |
| JPS6010337A (ja) | マイクロ命令制御装置 | |
| JPH03255533A (ja) | プログラミング言語処理システムにおけるシンボル管理方式 | |
| JPH1124939A (ja) | プログラム変換方法 | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JPS61224042A (ja) | 仮想記憶システムにおける配列要素接近に関する最適化コ−ド生成方式 | |
| JPS61182135A (ja) | 処理選択方法 | |
| JPH0553827A (ja) | ダイナミツクリンク最適化方式 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPS6095633A (ja) | リンク機能のないセルフコンパイラによる複数プログラムのコンパイル方法 | |
| JPS61206041A (ja) | プログラム言語の拡張方法 | |
| JPH08249024A (ja) | プログラマブルコントローラ | |
| JPS61264441A (ja) | コンパイル処理方式 | |
| JPH03111935A (ja) | マイクロプログラム制御装置 |