JPH0654319U - ディジタル時分割処理によるマトリックススイッチャー - Google Patents
ディジタル時分割処理によるマトリックススイッチャーInfo
- Publication number
- JPH0654319U JPH0654319U JP599993U JP599993U JPH0654319U JP H0654319 U JPH0654319 U JP H0654319U JP 599993 U JP599993 U JP 599993U JP 599993 U JP599993 U JP 599993U JP H0654319 U JPH0654319 U JP H0654319U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- digital
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 スイッチ素子の数を少なくし、且つ入力信号
が混ざり合う故障を起きにくくする。 【構成】 入力信号選択回路５は選択信号発生回路６か
らの選択信号母線７上の選択信号に応じて、複数の入力
端子４からの入力信号を順次繰り返し選択する。入力信
号選択回路５で選ばれたアナログ信号はアナログ−ディ
ジタル変換器８にて必要な精度のディジタル信号に変換
される。出力回路９にはディジタル時分割信号と選択信
号とが入力し、内部にて出力選択信号入力端子１０に入
力する出力選択信号との比較を行う。それらが一致した
時点のディジタル時分割信号を記憶してディジタル−ア
ナログ変換を行う。この記憶されたディジタル信号は次
に選択信号と出力選択信号とが一致した時点で次々に更
新されるから選択された入力信号がアナログ信号に復元
され、出力端子１１に出力される。このディジタル時分
割信号と選択信号は同期している。
が混ざり合う故障を起きにくくする。 【構成】 入力信号選択回路５は選択信号発生回路６か
らの選択信号母線７上の選択信号に応じて、複数の入力
端子４からの入力信号を順次繰り返し選択する。入力信
号選択回路５で選ばれたアナログ信号はアナログ−ディ
ジタル変換器８にて必要な精度のディジタル信号に変換
される。出力回路９にはディジタル時分割信号と選択信
号とが入力し、内部にて出力選択信号入力端子１０に入
力する出力選択信号との比較を行う。それらが一致した
時点のディジタル時分割信号を記憶してディジタル−ア
ナログ変換を行う。この記憶されたディジタル信号は次
に選択信号と出力選択信号とが一致した時点で次々に更
新されるから選択された入力信号がアナログ信号に復元
され、出力端子１１に出力される。このディジタル時分
割信号と選択信号は同期している。
Description
【０００１】
この考案は、多入力複数出力タイプのマトリックススイッチャーに関する 物である。
【０００２】
従来、図１の様に複数の入力信号を入力アンプ（１）を通した入力ライン （３）と、それに格子状に交差する出力ライン（２）との交点に配した各種 スイッチ素子を閉じる事で、必要な入力を選択するタイプのマトリックス スイッチャーがあった。（通常クロスポイントスイッチャーと称する）
【０００３】
これには次のような欠点があった。 （ａ）必要なスイッチ素子の数が多い。 スイッチ素子の数は交点の数だけ必要で図１の８入力８出力の例では ６４もの多数になる。 （ｂ）構造上小型軽量化が困難である。 （ｃ）出力ラインの使用目的によっては、そのライン上に殆ど使われないス イッチ素子があり、不経済になりやすい。 （ｄ）故障等で、一出力ライン上の複数の交点上のスイッチ素子が閉じられ ると、それらの入力信号が混ざりあい他の出力ラインにも影響を与える 。 本考案は、これらの欠点をのぞくためになされたものである。
【０００４】
図２について説明すれば、 （ａ）十分な切り替えスピードの入力信号選択回路（５）は選択信号発生 回路（６）からの選択信号母線（７）上の選択信号に応じて、複数の 入力端子（４）からの入力信号を順次繰り返し選択する。 図２の例では入力信号は８本であるから、選択信号は０，１，２， ３，４，５，６，７，０，１，・・と変化し、二進数で３ビット（３ 本）の選択信号母線（７）が必要となる。 （ｂ）入力信号選択回路（５）で選ばれたアナログ信号はアナログ−ディ ジタル変換器（８）にて必要な精度のディジタル信号に変換される。 図２の例では８ビットの信号に変換している。 （ｃ）出力回路（９）にはディジタル時分割信号と選択信号とが入力し、 内部にて出力選択信号入力端子（１０）に入力する出力選択信号との 比較を行う。 それらが一致した時点のディジタル時分割信号を記憶してディジタ ル−アナログ変換を行う。この記憶されたディジタル信号は次に選択 信号と出力選択信号とが一致した時点で次々に更新されるから選択さ れた入力信号がアナログ信号に復元され、出力端子（１１）に出力さ れる。 （ｄ）このディジタル時分割信号と選択信号は同期しているから、出力選 択信号（１０）を変えれば、それに応じた入力信号のみが選択される。 （ｅ）そして次の出力回路（１２）を次々にカスケード状に接続すれば容 易に個別の出力信号を増やすことができる。 本考案は、以上のような構成のマトリックススイッチャーである。
【０００５】
本考案により次の効果があり、 （ａ）入力切り替え用スイッチ素子が少なくてすむ。 入力信号選択回路（５）内のスイッチ素子は入力信号の数だけである （ｂ）ディジタル処理のため集積回路化が可能で、小電力小型軽量化が容易 （ｃ）全てのスイッチ素子が使用され無駄が無い。 （ｄ）機構上入力信号が混ざりあう故障が起きにくい。 前述した従来技術の課題を解決できる。
【図１】 従来技術の概念図
【図２】 本考案の概念図
１ 入力アンプ ２ 出力ライン ３ 入力ライン ４ 入力端子 ５ 入力信号選択回路 ６ 選択信号発生回路 ７ 選択信号母線 ８ アナログ−ディジタル変換器 ９ 出力回路 １０ 出力選択信号入力端子 １１ 出力端子 １２ 次の出力回路
Claims (1)
- 【請求項１】 複数の入力信号を順次繰り返しディジタ
ル信号に変換し、ディジタル時分割信号とする。このデ
ィジタル時分割信号から必要な入力信号のみを選択し、
元のアナログ信号に復元して出力信号とするマトリック
ススイッチャー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP599993U JPH0654319U (ja) | 1993-01-07 | 1993-01-07 | ディジタル時分割処理によるマトリックススイッチャー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP599993U JPH0654319U (ja) | 1993-01-07 | 1993-01-07 | ディジタル時分割処理によるマトリックススイッチャー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0654319U true JPH0654319U (ja) | 1994-07-22 |
Family
ID=11626471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP599993U Pending JPH0654319U (ja) | 1993-01-07 | 1993-01-07 | ディジタル時分割処理によるマトリックススイッチャー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654319U (ja) |
-
1993
- 1993-01-07 JP JP599993U patent/JPH0654319U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005502093A5 (ja) | ||
| JPH0654319U (ja) | ディジタル時分割処理によるマトリックススイッチャー | |
| JPS63290413A (ja) | ディジタル信号処理回路 | |
| EP0952672A3 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JPH09270708A (ja) | ディジタル／アナログ変換器及び音声制御装置 | |
| JP3209237B2 (ja) | Ａ／ｄ変換器 | |
| JPH02113444U (ja) | ||
| JP2548023Y2 (ja) | キー入力装置 | |
| JP2500755B2 (ja) | 冗長系切替方式 | |
| JPH0456518A (ja) | Ａ／ｄ変換ユニット | |
| KR970002072B1 (ko) | 시분할 방식을 이용한 아날로그/디지탈 변환입력 장치 | |
| SU1032462A2 (ru) | Устройство дл определени коэффициентов передачи блоков аналоговой вычислительной машины | |
| JPH0298225A (ja) | テレメトリ装置 | |
| SU1249703A1 (ru) | Устройство дл аналого-цифрового преобразовани | |
| SU1264160A1 (ru) | Устройство дл вычислени систем логических функций | |
| JPH0153549B2 (ja) | ||
| JPS5481019A (en) | Delay signal pick up unit | |
| JPH02259800A (ja) | エコー発生回路 | |
| JPS6149525A (ja) | アナログ・デイジタル変換器 | |
| JPH02114721A (ja) | デジタル−アナログ変換器 | |
| JPS6029029A (ja) | Ａｄ変換器 | |
| JPS6318212B2 (ja) | ||
| JPH07336223A (ja) | チョッパ型コンパレータを用いた２ステップ型ａｄコンバータ | |
| JPH0191396A (ja) | シフトレジスタ | |
| JPH04113722A (ja) | アナログ／デジタル変換回路 |