JPH0652502B2 - 推論方法 - Google Patents

推論方法

Info

Publication number
JPH0652502B2
JPH0652502B2 JP62109046A JP10904687A JPH0652502B2 JP H0652502 B2 JPH0652502 B2 JP H0652502B2 JP 62109046 A JP62109046 A JP 62109046A JP 10904687 A JP10904687 A JP 10904687A JP H0652502 B2 JPH0652502 B2 JP H0652502B2
Authority
JP
Japan
Prior art keywords
rule
collation
cycle
rules
precondition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62109046A
Other languages
English (en)
Other versions
JPS63273939A (ja
Inventor
孝義 横田
圭介 戸次
亘曼 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62109046A priority Critical patent/JPH0652502B2/ja
Priority to US07/187,590 priority patent/US4937755A/en
Priority to DE3851014T priority patent/DE3851014T2/de
Priority to EP88107101A priority patent/EP0297248B1/en
Publication of JPS63273939A publication Critical patent/JPS63273939A/ja
Publication of JPH0652502B2 publication Critical patent/JPH0652502B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models
    • G06N5/046—Forward inferencing; Production systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/01—Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00—Data processing: artificial intelligence
    • Y10S706/902—Application using ai with detail of the ai system
    • Y10S706/919—Designing, planning, programming, CAD, CASE
    • Y10S706/921—Layout, e.g. circuit, construction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Devices For Executing Special Programs (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、種々の状況に応じて対処する前向き推論型プ
ログラムのプロダクシヨンシステムの高速化技術に関わ
り、特に、論理回路の計算機による設計支援方式におけ
るＣＭＯＳ−ＬＳＩ 等の大規模な論理装置内で使われ
る組合せ論理回路の部分の自動設計技術への応用に適す
る、 〔従来の技術〕 従来のプロダクシヨンシステムの高速化技術は、弁別ネ
ツトを基本としたルールコンパイラ方式の延長上の技術
が提案されているが、この種のアルゴリズムはルールの
条件に変数を多く持つような応用分野では、効率の低下
が著しく、またコンパイル時間も問題となる。さらに、
処理系自体複雑になる。一方、論理回路の等価変換等の
回路の結線情報を扱う分野では、必然的に、ルールは変
数を多く含むため、この様な応用分野でも高速に動作可
能なプロダクシヨンシステムの実現が必要であつた。
この種の技術としては特開昭60−24646 号公報，特開昭
61−88371 号公報，特開昭61−153738号公報，特開昭61
−177547号公報，特開昭60−72031 号公報，特開昭60−
72032 号公報，特開昭60−134349号公報，特開昭60−72
032 号公報、特開昭59−168545号公報，特開昭61−2418
72号公報等に記載されている。
〔発明が解決しようとする問題点〕
上記従来技術は、プロダクシヨンシステムの高速化に関
して、特に論理回路の接続情報の様に、平板で均質に近
い情報を扱う場合の考慮がされておらず、ルールの条件
記述内に変数を多く含む場合に処理速度が低下したり、
あるいは、全く高速化の工夫が成されておらず、扱う回
路規模や、ルール数の増大とともに、適用可能なルール
を探すために、プロダクシヨンシステムは膨大なパター
ン照合処理に時間を要してしまうという問題があつた。
本発明の目的は、従来のルールコンパイラの様なルール
自体の持つている先見的情報を利用して高速化するので
は無く、プロダクシヨンシステムの実行状況を元に、後
見的にルールの適用制限処理と、ルールの順序を再編成
する一種の学習的処理を用いる事によつて回路の接続情
報等の均質な情報を扱うプロダクシヨンシステムの高速
化を図ることにある。
〔問題点を解決するための手段〕
上記目的は照合を開始してから前提条件が成立するまで
を１の照合サイクルとする該照合サイクルを開始し、前
提条件が成立した場合に照合サイクルを終了するととも
に前提条件が成立した照合サイクル数及び前提条件が成
立したルールに付されている番号を記憶し、前提条件の
成立したルールから照合サイクル数に１を加えて新たな
照合サイクルを開始し、 新たな照合サイクルが開始された後に全てのルールの前
提条件が成立しなかった場合に作業記憶部に記憶された
情報の内容についての照合を終了し、 次に記憶した照合サイクル数及び記憶されたルールに付
された番号の大小を相互に比較し、照合サイクル数の大
小関係とルールに付された番号の大小関係が異なると
き、記憶されたルールに付された番号の大きいルールの
後に記憶されたルールに付された番号の小さいルールが
配置されるように複数のルールを再構成することをによ
り達成される。
〔作用〕
本願発明は照合を開始してから前提条件が成立するまで
を１の照合サイクルとする該照合サイクルを開始し、前
提条件が成立した場合に照合サイクルを終了するととも
に前提条件が成立した照合サイクル数及び前提条件が成
立したルールに付されている番号を記憶し、前提条件の
成立したルールから照合サイクル数に１を加えて新たな
照合サイクルを開始することにより使用したルール及び
その使用した順位を記憶することができる。
新たな照合サイクルが開始された後に全てのルールの前
提条件が成立しなかった場合に作業記憶部に記憶された
情報の内容についての照合を終了し、 次に記憶した照合サイクル数及び記憶されたルールに付
された番号の大小を相互に比較し、照合サイクル数の大
小関係とルールに付された番号の大小関係が異なると
き、記憶されたルールに付された番号の大きいルールの
後に記憶されたルールに付された番号の小さいルールが
配置されるように複数のルールを再構成することによ
り、使用したルールについて使用した順にルールを配置
するよう再構成するために、使用しないルールについて
再度照合することがなくなるためパターン照合処理時間
が短くなり、高速なプロダクションシステムを得ること
ができる。
〔実施例〕
以下、本発明の第１の実施例を第１図により説明する。
実施例に用いるシステムの構成を第１図に示す。
第１図に於いて、１はＣＭＯＳ論理回路への等価変換の
対象となる回路接続情報の初期データを入力する初期デ
ータ入力部、 ２は等価変換の対象となる回路接続情報を格納しておく
作業記憶部、 ３はルール記憶部に格納されたルールを取り出し、上記
作業記憶内に格納された接続情報とルールの条件部との
照合を行ない、照合した場合ルールの実行部を実行する
解釈実行部となるルールインタープリンタ、 ４は複数の等価変換ルール群を格納するルール記憶部、 ５は照合に失敗したルールに付加するルールフラグ記
憶、 ６は、プロダクシヨンシステムの各照合サイクル中に照
合に失敗したルールとそのサイクル番号を対応付けて記
憶するための記憶要素、 ７は、該作業記憶部２内に格納記憶された回路接続情報
を利用者にプリント，デイスプレイ等の表示するための
データ出力部、 ８は、全体の制御を行うための制御部である。
以降、第２図に示すフロー図とともにルールフラグを用
いる実施例を説明する。
まず最初に、第１図中初期データ入力部１には第３図に
示す回路図に対応する接続情報が第４図に示す形式で格
納されているとする。
この接続情報の第１要素のand，inv，or等は、ゲートの
論理種別を表わし、第２要素は入力端子の節点番号ある
いは節点名リスト、第３要素は出力端子の節点番号ある
いは節点名を表わす。
第１図中のルール記憶部に４は、第５図に示すようなif
then形式のルールが格納され、if の後には前提条件部
となるもので、等価変換の対象となる接続情報の相互関
係をリストの節点情報を変数にした形で記載しておく。
ここで同一変数には同一節点番号が代入されるようにPr
olog言語を用いる。
また、thenの後には、実行部となるものでif部が作業記
憶内容と照合に成功した場合に実行される作業記憶内容
を更新するためのPrologのプログラムを記述してある。
ここで、第５図に示すようなプロダクシヨンルールが複
数個（例えば２０個）ある優先度で順番に並んでいるも
のとする。第５図（ａ）のプロダクシヨンルールは、５
番目のルールであり、第５図（ｂ）に示す変換を行うも
のである。第５図（ｃ）は第９番目のプロダクシヨンル
ールであり、第５図（ｄ）に示す変換を行うものであ
る。第５図（ｅ）は第１１番目のプロダクシヨンルール
であり、第５図（ｆ）に示す変換を行うものである。第
５図（ｇ）は第１７番目のプロダクシヨンルールであ
り、第５図（ｈ）に示す変換を行うものである。また、
第３図に示す回路の等価変換に必要なルールは第５図
（ａ），（ｃ），（ｅ），(ｇ)で明記した４種しか無
く、図示しない他のルール（例えば他１６個）は全て照
合を失敗する無関係なルールであるとする。
次に、第２図に示すフロー図を用いて本実施例の動作を
説明する。
まず、第４図に示す等価変換の対象となるネツトリスト
を第１図中の初期データ入力部１によつて入力し（第２
図中１００）、 その後第１図中の作業記憶部２内に第１図中の制御部８
の働きによつて転送する。（第２図中１０１） 次に、ルールの照合サイクルのカウンタｌを１に初期設
定し、（第２図中１０２） 次に、全てのルールフラグをＯＫにセツトする。（第２
図中１０３） 次に、ルールの番号を表わすルールポインタＮを１に設
定する。（第２図中１０４） 第１図中のルールフラグメモリ５からｎ＝１のフラグＦ
（１）を取り出す。（第２図中１０５） この場合、フラグの値はＯＫなのでｎ＝１のルールを取
り出す。（第２図中１０６，１０７） 次に、その条件部のリストと第４図に示した作業記憶内
容との照合を試みる。(第２図中１０８) しかし、ルール１の条件部と照合する接続情報は作業記
憶部内に存在しないので照合に失敗し、ルールフラグＦ
（１）にＮＧが代入される。（第２図中１０９−１１
２）。
次に、照合失敗サイクル記憶のＣ（１）に現在の照合サ
イクル数１が代入される。(第２図中113) この段階ではルールフラグのＦ（２）からＦ（２０）ま
ではＯＫが格納されているため第２図中（１１４）を経
由してルールポインタを１つ加算して２にする。（第２
図中１１７） この値はルール総数Ｎ＝２０よりも小さいので第２図中
１１８を経由して次のルールの適用に移る。（第２図中
１０５） この場合、ルールポインタの値は２であるのでルールフ
ラグＦ（２）が取り出され（第２図中１０５）、この値
はＯＫになつているためルール２を取り出し（第２図中
１０６，１０７）照合を試みるがこれも失敗し、（第２
図中１０８，109）第２図中１１２へ分岐する。
このようにして次々とルールの照合を繰り返すと、ルー
ル１からルール４までは作業記憶内容と各ルールの条件
部が照合しないので全て照合に失敗し、ルールフラグの
Ｆ（１）からＦ（４）までは全てＮＧが格納され、照合
失敗サイクル記憶Ｃ（１）からＣ（４）までに現照合サ
イクル数１が代入される。
次に、第２図中１０５に分岐すると第５図(ａ)に示され
るルール５が取り出されるが、このルール５の条件部の [[and，Ｉｎ１，Ｏut１],[and，Ｉn２,Ｏut２], [not match，Ｉn１，Ｉn２］,[intersect,Ｉn１，Ｉn
２，Ａns]， [num of atom，Ａns，Ｎ]， [not match，Ｎ，Ｏ］,[not match，Ｎ，１]] は第４図で示す作業記憶内の下線を施した結線情報リス
トの[and,[１０００，１００１,２],2002]と[and，[１
０００，１００１,１００２]，2003]に照合し、変数Ｉn
１には[１０００，１００１，２]が、Ｏut１には２００
２が、Ｉn２には［１０００，１００１,１００２]が、
Ｏut２には２００３が代入されることから以下のような
具体化される。
[[and，[１０００，１００１,２]，２００２]， [and，[１０００，１００１,１００２]，2003], [not match,[１０００，１００１,２]，[1000，１００
１,１００２]]， [intersect,[１０００，１００１,２]，[1000，１００
１,１００２]，[１０００，１００１]]， [num of atom,[１０００，１００１],２]， [not match，２，０]， [not match，２，１]] ここで、not matchは２つのリストが異なつているかを
調べる関数で、上記条件文に含まれるnot match 関数は
全て成立する。
一方、intersect は２つのリストの共通要素を求め、そ
れが第３引数と等しいかを判定する関数である。この場
合、[１０００，１００１]が共通要素であるから、この
関数intersectは成功する。
また、関数num of atom は、第１引き数のリストの要素
数が第２引き数と等しいかを判定する関数である。この
場合、リスト[１０００，1001]の要素数は２であるから
成立する。
従つて、上記条件部は全て成立することが判明し、該ル
ールの、実行部が実行され、第５図(ｂ)に示すような等
価変換が行われる。(第2図中110) この照合にはPrologのパターンマツチング機能を用いて
いる。
このように、ルール５の前提条件が成立し、照合に成功
し、その実行部を実行した後、第２図中１２１へ進み、
照合サイクルカウンタ１に１を加算し、次の照合サイク
ル２に入る。(第２図中104) このように、ある照合サイクル中に、あるルールが適用
可能であると判定された場合に、そのルールを１度だけ
適用し作業記憶部の更新書き換えた後は次の照合サイク
ルに入る。
照合サイクル２ではルールフラグ１から４までがＮＧで
あるため、ルール５から照合を試みる。
つまり、ルール１〜４の優先度が低く更新されたことに
より、また、ルール５の優先度が高く更新されることに
なる。ルール５から照合を試みるが、もはや照合する接
続情報が作業記憶中に存在しない場合はルールフラグＦ
（５）をＮＧにして（第２図中１０８→１０９→１１
２）、照合失敗サイクル記憶Ｃ（５）に現サイクル数２
の代入する。（第２図中１１３） 照合サイクル２で、再度ルール５の照合に成功した場合
は、次の照合サイクル３でも、再度ルール５から照合を
試みる。
同様にして第２図中１１４→１１７→１１８→１０５を
経由して次のルール６の照合処理に移る。
この様にしてルール６，７，８，９，１０と順に照合を
試みて行くが、全て照合に失敗するのでルールフラグＦ
（１）からＦ（１０）までがＮＧとなり、照合失敗サイ
クル記憶のＣ（６）からＣ（１０）に現サイクル数の２
が代入される。
次にルール１１が照合に成功し、このルールの実行部を
実行した後に照合サイクル３に入る。（第２図中１２
１） この様にして１つの照合サイクルの中で前照合サイクル
中に適用に失敗したルールの照合を禁止し、全てのルー
ルフラグがＮＧになつた場合に処理の終了判定を行う。
(第２図中１１４，１１５) この終了判定条件は、第２図中１１５に示す様に、各ル
ールに１対１の設けた照合失敗サイクル記憶Ｃ（１）か
らＣ（２０）の値の差が１以下であるという条件を用い
る。ここで、もし上記終了条件が満たされていれば、も
はや照合可能なルールが存在しないので処理を終了す
る。（第２図中１１６） 照合サイクル記憶の内容の差が１以下でない場合は、ル
ール照合が全てのルールに対して一連に失敗していない
ことを表わすため、サイクルカウンタに１を加算して
（第２図中１１９）、次の照合サイクルに入る。
次に第２図中１２０に進み、照合サイクル記憶中で最も
サイクル番号の大きいもの以外のサイクル番号が格納さ
れているものに対応するルールのルールフラグの値をＮ
ＧからＯＫに復帰させる。そして、第２図中１０４に進
み照合処理を続行する。
本実施例における各照合サイクル中でのルールの照合の
様子を第９図（ａ）に示す。ここでｘ印は照合の失敗を
表わし、第４図の作業記憶内容の全ての組合せを取つて
も照合しようとするルールの条件部が成立し得なかつた
ことを示す。
照合失敗の様子を、より分かり易く図で示すと第１０図
にようになる。すなわち、例えば第１０図（ａ）に示す
ような回路図に対応する作業記憶内容に対して、第１０
図中（ｂ）のルールの条件部を照合しようとする場合を
考える。同ルール中のＡＮＤゲートＸが第１番目の条件
で、ＮＯＴ回路Ｙが第２番目の条件であるとする。ＡＮ
ＤゲートＸに該当するＡＮＤゲートは第１０図（ａ）の
作業記憶内に５個存在する。
一方ＮＯＴ回路は存在しない。このような場合、結局第
１０図（ｃ）に示すように５回の条件部の照合を試みた
末に全て照合しないことがわかり、該ルールは照合失敗
と判定される。従つて、回路情報の規模が増出した場合
やルールの条件部が複雑になる程、この照合失敗の判定
に要する計算時間は非常に大きなものとなる。
一方、第９図（ａ）中の○印は照合成功を表わし、これ
は作業記憶内容の１つの最初に発見されたある回路接続
情報の組合せがルールの条件部を満足し、そのルールの
実行部が一度だけ適用され、作業記憶内容が書き替えら
れたことを意味し、これに要する計算時間は一般に、前
記の照合失敗の判定よりも少ない。
第９図中（ａ）の空白はルールフラグを参照することに
よつて省かれた不要な照合を表わす。
本実施例では、全部で９サイクルの照合サイクルで処理
を終了する。
この結果、第４図に示した作業記憶内容は第６図（ｂ）
に示すものに変換され、対応する論理図は第６図（ａ）
となる。
次に本発明の第２の実施例を説明する。
構成要素は、実施例１と同一である。本実施例では、実
施例１で説明した処理に第７図，第１１図のフローで示
す処理を加える。
実施例１において、各照合サイクル中で、照合サイクル
番号と、照合に成功したルールの番号を第８図に示す様
な形式で作業記憶内に記録して行く。（第７図中２００
→２０１→２０２→２０３→２０４→２０１） この様にして照合サイクルを繰り返し、実施例１で述べ
た終了条件を満たすと作業記憶内には第８図に示す様な
照合サイクル番号とそのサイクルで照合したルール番号
の情報cycle 述語が列挙される。
そして、以下の学習処理に移る。(第７図中の203−２０
５） 学習処理について第１１図のフロー図で説明する。
まず、等価変換処理に要した照合サイクル数をＬmax に
代入する。（第１１図中３００） この場合Ｌmax には９が代入される。
次に、変数ｎに１を代入し、（第１１図中301）変数ｍ
に２を代入する。（第１１１図中３０２） 次に、照合サイクル番号がｎとｍに該当するcycle述語
を参照し、(第１１図中３０３−３０４)ルール番号とＲ
ｎとＲｍの値を調べる。
まず、第１１図中３０５においてＲｎが無効番号“１”
であるかを調べ、もしそうであれば第１１図中３０８へ
進む。
もし、そうでなければ第１１図中３０６に進みＲｍが無
効番号であるかを調べる。
もし、Ｒｍが無効番号一であれば第１１図中３０８へ進
み、もしそうでなければ第１１図中３０７に進みＲｎと
Ｒｍの大小比較を行う。
ここで、もし、ＲｎがＲｍ以下であれば第１１図中３０
８へ進み、もしそうでなければ第１１図中３１１に進
む。
本実施例では、第８図に示すようにcycle(1,5)、cycle
（２，１１）であるので第１１図中の３０５−３０６−
３０７を経由して図中の３０８へ進む。
第１１図中３０８では変数ｎに１を加算し、このｎの値
がＬmax 未満であれば第１１図中３０２に分岐して次の
照合サイクルについての学習処理に入る。
第１１図中３０７の大小比較において、もし、ＲｎがＲ
ｍより大きければ、ルールｎとルールｍの順序関係を逆
転した方が照合サイクル数の低減化が図れるのでルール
ｎをルールｍの直後に移動する。（第１１図中３１１）
そして、第１１図中３０８に進む。
この様にして、全てのcycle 述語について調べ終わつた
ら学習処理を終了する。（第１１図中３０８−３０９−
３１０） 本実施例の場合、第８図を見て明らかなように、ルール
１７とルール９の優先順序関係を逆転することになり、
ルールの順番は第９図（ｂ）に示すように再編成され
（下線を引いたものが再編成されたルール）、それに伴
つて、同一問題に対してサイクル数の低減化，照合失敗
回数の低減化（９サイクル→８サイクル）が図られる。
次に本発明の第３の実施例を説明する。構成要素は、上
記の実施例１，２と同一である。本実施例では、実施例
２で得られたcycle 述語を利用して、さらに効率の良い
ルールの順序変更を行い、同種の問題に対する処理速度
の向上を行う。この処理の流れを第１２図のフローを用
いて説明する。
まず、再編成後のルールの位置を与えるためのルールポ
インタｐの値を１に初期設定する。（第１２図中４０
０） 次に実施例２で示した実行後の最大サイクル数を変数Ｌ
max に代入する。（第１２図中４０１）、本実施例では
Ｌmax の値は９である。
次に、変数ｎを１に初期設定し、（第１２図中４０
２）、変数ｍを２に初期設定する。（第１２図中４０
３） 次に、照合サイクル番号がｎとｍに該当するcycle述語
を取り出す。この場合、cycle述語は実施例２によつて
第８図に示す物が第１図中の作業記憶２内に登録されて
いるとする。
すなわち、まず、cycle（１，５）と、cycle（２，１
１）が取り出される。（第１２図中404、４０５）ここ
で、Ｒｎ＝Ｒ1＝５であり、Ｒ1の値は“−”でないの
で、第１２図中の４０６から４０７へ進み、Ｒ1とＲ2の
比較が行われる。
ここでＲｍ＝Ｒ２＝１１であるから第１２図中の４１０
へ進み、ｎの値を１だけ加算して、ルールポインタｐの
値１の位置にルール５を移動する。（第１２図中４１
３） 次に、ルールポインタｐの値を１加算して２にして第１
２図中４１１に進む。ここではまだ、ｐの値はＬmax 以
下であるから第１２図中４１１から４０３へ進み次のル
ープに入る。
以降、この処理を繰り返すことによりルールは第８図の
cycle 述語に出現するルール番号の順に再編成され、先
頭部に５，１１，１７，９の順で並ぶことになる。
この再編成されたルール群を用いて同一の等価変換問題
を解くと第９図（ｃ）に示す様に、実施例２で示したよ
りも、さらに照合失敗回路の低減が図られる。
以下、ルール適用禁止フラグを用いない場合の第４の実
施例を第１３図により説明する。本実施例に用いるシス
テムの構成を第１３図に示す。
第１３図中２１はＣＭＯＳ論理回路への等価変換の対象
となる回路接続情報の初期データを入力する初期データ
入力部、 第１３図中２２は等価変換の対象となる回路接続情報を
格納しておく作業記憶部、 第１３図中２３はルール記憶部に格納されたルールを取
り出し、上記作業記憶内に格納された接続情報とルール
の条件部との照合を行ない、照合した場合ルールの実行
部を実行する解釈実行部となるルールインタープリン
タ、 第１３図中２４は等価変換ルール群を格納するルール記
憶部、 第１３図中２５は、該作業記憶内に格納された回路接続
情報を利用者に表示するためのデータ出力部、 第１３図中２６は、全体の制御を行うための制御部であ
る。
以降、第１４図に示すフロー図をもとに実施例を説明す
る。
まず最初に、第１３図中の初期データ入力部２１には第
３図に示す回路図に対応する接続情報が第４図に示す形
式で格納されているとする。
この接続情報の第１要素のand，inv，or等は、ゲートの
論理種別を表わし、第２要素は入力端子の節点番号ある
いは節点名リスト、第３要素は出力端子の節点番号ある
いは節点名を表わす。
第１３図中のルール記憶部２４には、第５図に示すよう
になif then形式のルールが格納され、ifの後には等価
変換の対象となる接続情報の相互関係をリストの節点情
報を変数にした形で記載しておく。ここで同一変換には
同一節点番号が代入されるようにProlog言語を用いる。
また、thenの後には、if部が作業記憶内容と照合に成功
した場合に実行される作業記憶内容を更新するためのPr
ologのプログラムを記述してある。
ここで、例えば、全部が２０個のプロダクシヨンルール
が順番に並んでいるものとする。また、第３図に示す回
路の等価変換に必要なルールは第５図（ａ），（ｃ），
（ｅ），（ｇ）で明記した４種しか無く、他のルールは
全て照合を失敗する無関係なルールであるとする。
次に、第１４図に示すフロー図を用いて本実施例の動作
を説明する。
まず、第４図に示す等価変換の対象となるネツトリスト
を第１３図中の初期データ入力部２１によつて入力し
（第１４図中１００）、 その後第１３図中の作業記憶内２２に第１３図中の制御
部２６の働きによつて転送する。（第１４図中１０１） 次に、ルールの照合サイクルのカウンタｌを１に初期設
定し、（第１４図中１０２） 次に、ルールの番号を表わすルールポインタｎを１に設
定する。（第１４図中１０３） 次に、該ルールポインタの値で指定されるルール１の条
件部のリストと第４図に示した作業記憶内容との照合を
試みる。（第１４図中１０５） しかし、ルール１の条件部と照合する接続情報は作業記
憶内に存在しないので照合に失敗し、照合失敗サイクル
記憶のＣ（１）に現在の照合サイクル数１が代入され
る。（第１４図中１０８） 次に、第１４図中（１０９）を経由してルールポインタ
を１つ加算して２にする。（第１４図中１１１） このルールポインタの値はルール総数Ｎ＝２０よりも小
さいので第１４図中１１２を経由して次のルールの適用
に移る。（第１４図中１０４） この場合、ルールポインタの値は２であるのでルール２
を取り出し(第１４図中１０５，１０６)照合を試みるが
これも失敗し(第１４図中１０６)、第１４図中１０８へ
分岐する。
このようにして次々とルールの照合を繰り返すと、ルー
ル１からルール４までは作業記憶内容と各ルールの条件
部が照合しないので全て照合に失敗し、照合失敗サイク
ル記憶Ｃ（１）からＣ(４)までに現照合サイクル数１が
代入される。
次に、第１４図中１０４に分岐するとルール５が取り出
されるが、このルール５の条件部の [[and，Ｉn１，Ｏut１]，[and，Ｉn２，Ｏut２]， [not match，Ｉn１，Ｉn２]，[intersect,Ｉn１，Ｉn
２，Ａns]， [num of atom，Ａns，Ｎ]， [not match，Ｎ，Ｏ]，[not match，Ｎ，１]] は作業記憶内の結線情報リストと第１４図１０５におい
て照合し、実施例１と同様にして以下のように具体化さ
れる。
[[and，[１０００，１００１，２]，２００２]， [and，[１０００，１００１，１００２],2003]， [not match，[１０００，１００１，２],[1000，１００
１，１００２]]， [intersect,[１０００，１００１，２]，[1000，１００
１，１００２]，[１０００，１００１]]， [num of atom,[１０００，１００１]，２]， [not match，２，０]，[not match，２，１]] ここで、not match は２つのリストが異なつているかを
調べる関係で、intersect は２つのリストの共通アトム
を求め、第３引数に帰する関数である。
その後、上記条件部は実施例１の同様に全て成立するこ
とが判明し、該ルールの実行部が実行され、第５図
（ｂ）に示すように等価変換が行われる。（第１４図中
１０７） この照合にはPrologのパターンマツチング機能を用いて
いる。
ルール５が照合に成功し、その実行部を実行した後、第
１４図中１１３へ進み、照合サイクルカウンタ１に１を
加算し、次の照合サイクル２に入る。（第１４図中１０
３） このように、ある照合サイクル中に、あるルールが適用
可能であると判定された場合に、そのルールを１度だけ
適用し、作業記憶を書き替えた後次の照合サイクルに入
る。
照合サイクル２ではルール１から４までの照合を照合サ
イクル１の時と同様に失敗し、ルール５の照合に進む
が、もはや照合する接続情報が作業記憶中に存在しない
のでルール５も照合に失敗し、照合失敗サイクル記憶Ｃ
（５）に現サイクル数２を代入する。（第１４図中１０
８） 同様にして第１４図中１０９→１１１→１１２→１０４
を経由して次のルールの照合処理に移る。
この様にしてルール６，７，８，９，１０と順に照合を
試みて行くが、全て照合に失敗するので照合失敗サイク
ル記憶のＣ（６）からＣ（１０）に現サイクル数２が代
入される。
次にルール１１が照合に成功し、このルールの実行部を
実行した後に照合サイクル３に入る。（第１４図中１１
３） このような処理を繰り返し、全ての照合失敗サイクル記
憶に値が格納された場合に処理の終了判定を行う（第１
４図中１０９）。
この終了判定条件は、第１４図中１０９に示す様に、各
ルールに１対１に設けた照合失敗サイクル記憶Ｃ（１）
からＣ（２０）の値の差が１以下であるという条件を用
いる。ここで、もし上記終了条件が満たされていれば、
もはや照合可能なルールが存在しないので処理を終了す
る。（第１４図中１１０） 照合サイクル記憶の内容の差が１以下でない場合は、ル
ール照合が全てのルールに対して一連に失敗していない
ことを表わすため、サイクルカウンタに１を加算して
（第１４図中１１３）、次の照合サイクルに入り、第１
４図中１０３へ進み、照合処理を続行する。
このような回路の等価変換処理において、実施例２で示
したように、各照合サイクル中で、照合サイクル番号
と、照合に成功したルールの番号を第８図に示す様な形
式で作業記憶内に記録して行く。（第８図中２００→２
０１→２０２→２０３→２０４→２０１） この様にして照合サイクルを繰り返し、実施例４で述べ
た終了条件を満たすと作業記憶内には第８図に示す様な
照合サイクル番号とそのサイクルで照合したルール番号
の情報cycle 述語が列挙される。そして、以下の学習処
理に移る。（第７図中２０３→２０５） 学習処理については実施例２と同様に第１１図のフロー
図で説明する。
まず、等価変換処理に要した照合サイクル数をＬmax に
代入する。（第１１図中３００） この場合Ｌmax には９が代入される。次に、変数ｎに１
を代入し、（第１１図中３０１）変数ｍに２を代入す
る。（第１１図中３０２） 次に、照合サイクル番号がｎとｍに該当するcycle 述語
を参照し、（第１１図中３０４−304）ルール番号Ｒｎ
とＲｍの値を調べる。
まず、第１１図中３０５においてＲｎが無効番号“−”
であるかを調べ、もしそうであれば第１０図中３０８へ
進む。
もし、そうでなければ第１１図中３０６に進みＲｍが無
効番号であるかを調べる。
もし、Ｒｍが無効番号“−”であれば第１１図中３０８
へ進み、もし、そうでなければ第１１図中３０７に進み
ＲｎとＲｍの大小比較を行う。
ここでもし、ＲｎがＲｍ以下であれば第１１図中３０８
へ進み、もしそうでなければ第１１図中３１１へ進む。
本実施例では、第８図に示すように、cycle （１，
５）、cycle（２，１１）であるので第１１図中の３０
５−３０６−３０７を経由して図中の３０８へ進む。
第１１図中３０８では変数ｎに１を加算し、このｎの値
がＬmax 未満であれば第１１図中３０２に分岐して次の
照合サイクルについての学習処理に入る。
第１１図中３０７の大小比較において、もし、ＲｎがＲ
ｍより大きければ、ルールｎとルールｍの順序関係を逆
転した方が照合サイクル数の低減化が図れるのでルール
ｎをルールｍの値後に移動する。（第１１図中３１１）
そして、第１１図中３０８に進む。
この様にして、全てのcycle 述語について調べ終わつた
ら学習処理を終了する。（第１１図中３０８−３０９−
３１０） 本実施例の場合、第８図を見て明らかなように、ルール
１７とルール９の優先順序関係を逆転することになり、
ルールの順番は第１５図（ｂ）に示すように再編成され
る（下線を引いたものが再編成されたルール）、それに
伴つて、同一問題に対して、第１５図（ａ）に示す様
に、ルールの再編成をしない場合に比較して照合失敗回
数の低減化（８８回→７８回）が図られる。
次に本発明の第５の実施例を説明する。構成要素は、上
記の実施例４と同一である。
本実施例では、実施例４で得られたcycle 述語を利用し
て、さらに効率の良いルールの順序変更を行い、同種の
問題に対する処理速度の向上を行う。この処理の流れを
実施例３と同様に第１２図のフローを用いて説明する。
まず、再編成後のルールの位置を与えるためのルールポ
インタｐの値を１に初期設定する。（第１２図中４０
０） 次に実施例２で示した実行後の最大サイクル数を変数Ｌ
maxに代入する。（第１２図中４０１）本実施例ではＬm
ax の値は９である。
次に、変数ｎを１に初期設定し、（第１２図中４０
２）、変数ｍを２に初期設定する。（第１２図中４０
３） 次に、サイクル番号がｎとｍに該当するcycle 述語を取
り出す。この場合、cycle 語述は実施例２によつて第８
図に示す物が第１図中（２）の作業記憶内に登録されて
いるとする。
すなわち、まず、cycle（１，５）と、cycle （２,１
１）が取り出される。（第１２図中４０４，４０５）こ
こで、Ｒｎ＝Ｒ1＝５であり、Ｒ1の値は“−”でないの
で、第１２図中の４０６から４０７へ進み、Ｒ1とＲ2の
比較が行われる。
ここでＲｍ＝Ｒ２＝１１であるから第１２図中の４１０
へ進み、ｎの値を１だけ加算して、ルールポインタｐの
値１の位置にルール５を移動する。（第１２図中４１
３） 次に、ルールポインタｐの値を１加算して２にして第１
２図中４１１に進む。ここではまだ、ｐの値はＬmax 以
下であるから第１２図中４１１から４０３へ進み次のル
ープに入る。
以降、この処理を繰り返すことによりルールは第８図の
cycle 述語に出現するルール番号の順に再編成され第１
５図中（ｃ）に示すように、先頭部に５，１１，１７，
９の順で並ぶことになる。
この再編成されたルール群を用いて同一の等価変換問題
を解くと第１５図中（ｃ）に示す様に、実施例４で示し
たよりも、さらに照合失敗回数の低減が（７８回→３３
回）図られる。
尚、本発明の第１から第５の実施例に於いて、データ出
力部７にて、更新されたルールの運先度に対応する情報
を表示しても良く、この場合、使用者はルールの優先度
更新されたことがわかり、より使い易いものとなる。
本実施例１，２，３，４，５の場合と、ルール適用手法
に何等の工夫もしないPure Production System（単純プ
ロダクシヨンシステム）の場合で照合回数の比較を行う
と第１６図に示す様になる。ここでは、照合成功回数と
照合失敗と判定された回数の合計で比較する。
照合失敗に要する計算時間は、照合成功に関する計算時
間よりも一般に多大であり、全体の処理時間支配的に左
右するが、ここでは、単純に照合成功回数と失敗回数の
合計で比較した。
第１の実施例で単純プロダクシヨンシステムの約１.７
倍高速化され、 第２の実施例で単純プロダクシヨンシステムの約２.４
倍高速化され、 第３の実施例で単純プロダクシヨンシステムの約３.６
倍高速化されている。
第４の実施例では単純プロダクシヨンシステムの約１.
１ 倍高速化されている。
第５の実施例では単純プロダクシヨンシステムの約２.
５ 倍高速化されている。
一方、第９図（ａ），（ｂ），（ｃ）を見て明らかなよ
うに、同一回路構造のパターンが複数個存在し、変換過
程で同一ルールが繰り返し的に適用されるような場合で
本発明中のルール適用禁止フラグを用いた場合、照合回
数が繰り返し回数分しか増加しないが、単純プロダクシ
ヨンシステムでは、概ねルール総数ｘ繰り返し回数に比
例する照合回数が必要となるため、扱う回路規模が本実
施例よりも大きな場合、より本発明の効果が顕著とな
る。
実際に、５０ゲート程度の回路規模の場合、単純プロダ
クシヨンシステムに比較して、実施例２の方法を用い
て、約１桁の速度向上を確認している。
〔発明の効果〕
本発明によれば、パターン照合処理時間が短くなり、高
速なプロダクシヨンシステムを得ることができる。
【図面の簡単な説明】
第１図は本発明の第１の実施例のシステム構成を示す
図、第２図は第１図のシステムのフロー図、第３図及び
第４図は接続情報を示す図、第５図はプロダクシヨンル
ールの例を示す図、第６図は、更新された作業記憶情報
を示す図、第７図及び第１１図は本発明の第２の実施例
のフロー図、第８図は本発明の第２の実施例にて用いら
れるcycle 述語を示す図、第９図及び第１５図は本発明
の実施例のサイクルとの関係を示す図、第１０図は本発
明の第１図の実施例における照合失敗を説明する図、第
１２図は本発明の第３の実施例のフロー図、第１３図は
本発明の第４の実施例のシステム構成を示す図、第１４
図は本発明の第４の実施例のフロー図、第１６図は本発
明の第１から第５の実施例の効果を示す図である。 １……初期データ入力部、２……作業記憶部、３……ル
ールインタプリンタ、４……ルール記憶部、５……ルー
ルフラグ記憶部、６……照合失敗サイクル記憶部、７…
…照合失敗サイクル記憶部、８……データ出力部。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】作業記憶部に記憶されたルールの適応対象
    となる複数の情報であって当該各情報は相互に関連性を
    有するものから順次各情報を選択し、 ルール記憶部に前提条件部と実行部とを有し、かつ番号
    が付された複数のルールから前記付された番号に従って
    １のルールを選択し、 前記選択された情報と前記選択されたルールの前提条件
    部とを照合し前提条件の成否の判定を前記複数ルールに
    わたり繰り返し実行し、 照合の結果、前提条件が成立した場合には、前記前提条
    件が成立したルールの実行部を実行し前記作業記憶部に
    記憶された情報の内容を更新する推論方法であって、 照合を開始してから前提条件が成立するまでを１の照合
    サイクルとする該照合サイクルを開始し、前提条件が成
    立した場合に照合サイクルを終了するとともに前記前提
    条件が成立した照合サイクル数及び当該前提条件が成立
    したルールに付されている番号を記憶し、前記前提条件
    の成立したルールから前記照合サイクル数に１を加えて
    新たな照合サイクルを開始し、 前記新たな照合サイクルが開始された後に全てのルール
    の前提条件が成立しなかった場合に前記作業記憶部に記
    憶された情報の内容についての照合を終了し、 次に前記記憶した照合サイクル数及び前記記憶されたル
    ールに付された番号の大小を相互に比較し、照合サイク
    ル数の大小関係とルールに付された番号の大小関係が異
    なるとき、前記記憶されたルールに付された番号の大き
    いルールの後に前記記憶されたルールに付された番号の
    小さいルールが配置されるように前記複数のルールを再
    構成することを特徴とする推論方法。
JP62109046A 1987-05-06 1987-05-06 推論方法 Expired - Lifetime JPH0652502B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62109046A JPH0652502B2 (ja) 1987-05-06 1987-05-06 推論方法
US07/187,590 US4937755A (en) 1987-05-06 1988-04-28 Production system for an expert system
DE3851014T DE3851014T2 (de) 1987-05-06 1988-05-03 Eine Vielzahl an Regeln enthaltendes System mit einer vorausermittelten Inferenz-Strategie.
EP88107101A EP0297248B1 (en) 1987-05-06 1988-05-03 Look-ahead inference-type rule-based system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62109046A JPH0652502B2 (ja) 1987-05-06 1987-05-06 推論方法

Publications (2)

Publication Number Publication Date
JPS63273939A JPS63273939A (ja) 1988-11-11
JPH0652502B2 true JPH0652502B2 (ja) 1994-07-06

Family

ID=14500235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62109046A Expired - Lifetime JPH0652502B2 (ja) 1987-05-06 1987-05-06 推論方法

Country Status (4)

Country Link
US (1) US4937755A (ja)
EP (1) EP0297248B1 (ja)
JP (1) JPH0652502B2 (ja)
DE (1) DE3851014T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095441A (en) * 1986-09-12 1992-03-10 Digital Equipment Corporation Rule inference and localization during synthesis of logic circuit designs
US5150308A (en) * 1986-09-12 1992-09-22 Digital Equipment Corporation Parameter and rule creation and modification mechanism for use by a procedure for synthesis of logic circuit designs
US5212650A (en) * 1986-09-12 1993-05-18 Digital Equipment Corporation Procedure and data structure for synthesis and transformation of logic circuit designs
US5151867A (en) * 1986-09-12 1992-09-29 Digital Equipment Corporation Method of minimizing sum-of-product cases in a heterogeneous data base environment for circuit synthesis
US5249260A (en) * 1988-08-12 1993-09-28 Hitachi, Ltd. Data input system
US5177688A (en) * 1989-12-01 1993-01-05 Texas Instruments Incorporated Assembly line balancer
JPH047743A (ja) * 1990-04-26 1992-01-13 Toshiba Corp 推論システム
JP3049561B2 (ja) * 1990-05-21 2000-06-05 東洋通信機株式会社 プロダクションシステムとプロダクションシステムの変換装置
US5263126A (en) * 1992-09-10 1993-11-16 Chang Hou Mei H Automatic expert system
US5720009A (en) * 1993-08-06 1998-02-17 Digital Equipment Corporation Method of rule execution in an expert system using equivalence classes to group database objects
US5510998A (en) * 1994-06-13 1996-04-23 Cadence Design Systems, Inc. System and method for generating component models
US6253351B1 (en) * 1998-03-24 2001-06-26 Matsushita Electric Industrial Co., Ltd. Circuit optimization system
US7216113B1 (en) * 2000-03-24 2007-05-08 Symyx Technologies, Inc. Remote Execution of Materials Library Designs
US6993733B2 (en) * 2002-04-09 2006-01-31 Atrenta, Inc. Apparatus and method for handling of multi-level circuit design data
TW200742396A (en) * 2006-04-17 2007-11-01 Benq Corp Method of searching communication addresses
CN105468363B (zh) * 2015-11-19 2018-06-26 浪潮电子信息产业股份有限公司 一种增强服务器主板与不同网卡兼容性的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222376A (ja) * 1982-06-18 1983-12-24 Fujitsu Ltd テ−ブルサ−チ方式
JPS6024646A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd 適応型推論処理方式
JPS61134864A (ja) * 1984-12-04 1986-06-21 テクトロニツクス・インコーポレイテツド エクスパート・システム用規則収得方法
JPS62198930A (ja) * 1986-02-26 1987-09-02 Matsushita Electric Ind Co Ltd 推論方法
JPS634333A (ja) * 1986-06-24 1988-01-09 Toshiba Corp エキスパ−トシステム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145735A (en) * 1977-02-02 1979-03-20 Nippon Steel Corporation Monitor for priority level of task in information processing system
JPS59168545A (ja) * 1983-03-15 1984-09-22 Fujitsu Ltd 論理回路変換処理装置
JPS60114968A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd 推論システム
US4649515A (en) * 1984-04-30 1987-03-10 Westinghouse Electric Corp. Methods and apparatus for system fault diagnosis and control
US4703435A (en) * 1984-07-16 1987-10-27 International Business Machines Corporation Logic Synthesizer
US4651284A (en) * 1984-07-27 1987-03-17 Hitachi, Ltd. Method and system of circuit pattern understanding and layout
JPS61109148A (ja) * 1984-11-01 1986-05-27 Agency Of Ind Science & Technol プロダクシヨン・ル−ルの競合解消方式
US4635208A (en) * 1985-01-18 1987-01-06 Hewlett-Packard Company Computer-aided design of systems
US4670848A (en) * 1985-04-10 1987-06-02 Standard Systems Corporation Artificial intelligence system
JPH0668756B2 (ja) * 1985-04-19 1994-08-31 株式会社日立製作所 回路自動変換方法
JPS6214227A (ja) * 1985-07-12 1987-01-22 Hitachi Ltd 推論過程の制御方式
US4748439A (en) * 1985-08-13 1988-05-31 Fairchild Semiconductor Corporation Memory apparatus and method for retrieving sequences of symbols including variable elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58222376A (ja) * 1982-06-18 1983-12-24 Fujitsu Ltd テ−ブルサ−チ方式
JPS6024646A (ja) * 1983-07-20 1985-02-07 Hitachi Ltd 適応型推論処理方式
JPS61134864A (ja) * 1984-12-04 1986-06-21 テクトロニツクス・インコーポレイテツド エクスパート・システム用規則収得方法
JPS62198930A (ja) * 1986-02-26 1987-09-02 Matsushita Electric Ind Co Ltd 推論方法
JPS634333A (ja) * 1986-06-24 1988-01-09 Toshiba Corp エキスパ−トシステム

Also Published As

Publication number Publication date
DE3851014T2 (de) 1995-03-09
US4937755A (en) 1990-06-26
EP0297248A3 (en) 1992-03-04
JPS63273939A (ja) 1988-11-11
DE3851014D1 (de) 1994-09-15
EP0297248A2 (en) 1989-01-04
EP0297248B1 (en) 1994-08-10

Similar Documents

Publication Publication Date Title
JPH0652502B2 (ja) 推論方法
Balzer Transformational implementation: An example
Cohen Non-deterministic algorithms
JPH0424826A (ja) プロダクションシステムとプロダクションシステムの変換装置
Spivey An introduction to logic programming through Prolog
Hanus Efficient implementation of narrowing and rewriting
Klin et al. Scalar and Vectorial mu-calculus with Atoms
Smith et al. Backtracking in MLISP2
Goel et al. Computer-aided processing of design specifications
HERNÁNDEZ et al. BDI multiagent learning based on first-order induction of logical decision trees
Epstein The nonlow computably enumerable degrees are not invariant in ℰ
Subramanian A mechanized framework for specifying problem domains and verifying plans
Pradhan Enhancement of Turing machine to universal Turing machine to halt for recursive enumerable language and its JFLAP simulation
JPH0642200B2 (ja) プロダクシヨンシステム
Schrödl et al. Inferring flow of control in program synthesis by example
Darlington The Synthesis of Implementations for Abstract Data Types: A Program Transformation Tactic
Rosenberg Simulating a stack by queues
Pacuit Voting Theory in the Lean Theorem Prover
Heisel Formalizing and implementing Gries' program development method in dynamic logic
JP2001117774A (ja) 適応化機構を備えたプロダクションシステム
Robič et al. The First Basic Results
Czaja et al. Basic Concepts of Cause-Effect Structures
Sacha Real-time software specification and validation with transnet
Alhazov et al. Length P Systems with a Lonesome Traveler
Alagić et al. Recursion