JPH0652496B2 - 低ノイズ伝送回線終端回路 - Google Patents
低ノイズ伝送回線終端回路Info
- Publication number
- JPH0652496B2 JPH0652496B2 JP63502691A JP50269188A JPH0652496B2 JP H0652496 B2 JPH0652496 B2 JP H0652496B2 JP 63502691 A JP63502691 A JP 63502691A JP 50269188 A JP50269188 A JP 50269188A JP H0652496 B2 JPH0652496 B2 JP H0652496B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- coupled
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 発明の背景 この発明は慨して、コンピュータデータ処理動作を実施
するための改良された手段および方法に関するものであ
り、より詳細には、印刷回路板あるいは多数の集積回路
（ＩＣ）チップネットワークを数端させるための改良さ
れた手段および方法に関するものである。
するための改良された手段および方法に関するものであ
り、より詳細には、印刷回路板あるいは多数の集積回路
（ＩＣ）チップネットワークを数端させるための改良さ
れた手段および方法に関するものである。
周知のように、ＩＣチップを相互接続する際、伝送回路
終端効果の結果発生するノイズ（反射、過渡信号および
リンギングによって引き起こされるようなもの）のため
に問題が生じる。そのようなノイズの存在はＩＣチップ
回路の性能および信頼性に重大な影響を与え得る。
終端効果の結果発生するノイズ（反射、過渡信号および
リンギングによって引き起こされるようなもの）のため
に問題が生じる。そのようなノイズの存在はＩＣチップ
回路の性能および信頼性に重大な影響を与え得る。
上記の問題を解決するための既知の方法は、典型的に
は、受入れられないノイズを呈するそれらの伝送回線終
端に取付けられる特別な伝送回線終端回路を設けること
を含む。そのような付属品の材料および製造コストが付
加されるため製造費用が増加する上に、それらの方法は
必ずしも効果的でなかった。さらに、適切に作動するに
は、それらの方法は、たとえばより大きく、かつより調
整されたＩＣチップ電源装置を必要とし、かつ／または
より大きなスイッチング電流を支持するＩＣチップを必
要とすることなどによってＩＣチップデザインを混み入
らせるかもしれない。その上さらに、ＩＣチップの作動
スピードが上昇するにつれて、そのような回線終端回路
の効果はさらに一層制限されると考えられる。
は、受入れられないノイズを呈するそれらの伝送回線終
端に取付けられる特別な伝送回線終端回路を設けること
を含む。そのような付属品の材料および製造コストが付
加されるため製造費用が増加する上に、それらの方法は
必ずしも効果的でなかった。さらに、適切に作動するに
は、それらの方法は、たとえばより大きく、かつより調
整されたＩＣチップ電源装置を必要とし、かつ／または
より大きなスイッチング電流を支持するＩＣチップを必
要とすることなどによってＩＣチップデザインを混み入
らせるかもしれない。その上さらに、ＩＣチップの作動
スピードが上昇するにつれて、そのような回線終端回路
の効果はさらに一層制限されると考えられる。
開示の概要 この発明の好ましい実施例においては、伝送回線終端回
路は駆動されるＩＣチップ上に備えられる。このオンチ
ップ伝送回線回路は、標準的に備えられたチップ電源装
置に過度の要求をすることなくオーバーシュートおよび
アンダーシュートをともに効果的に最少化するような方
法で、適切に統制された制動電流を入力バス内へ導くよ
う構成されかつ配置された能動トランジスタを利用す
る。
路は駆動されるＩＣチップ上に備えられる。このオンチ
ップ伝送回線回路は、標準的に備えられたチップ電源装
置に過度の要求をすることなくオーバーシュートおよび
アンダーシュートをともに効果的に最少化するような方
法で、適切に統制された制動電流を入力バス内へ導くよ
う構成されかつ配置された能動トランジスタを利用す
る。
図面の簡単な説明 第１図は、この発明によるオンチップ伝送回線終端回路
の好ましい実施例の電気回路図である。
の好ましい実施例の電気回路図である。
第２図は、第１図の回路の典型的な性能を示すグラフで
ある。
ある。
第３図は、第１図の回路が欠けている場合の性能を示す
グラフである。
グラフである。
好ましい実施例の説明 同じ文字および数字は全図を通して同じエレメントを示
す。
す。
第１図に示された好ましいオンチップ伝送回線終端回路
に関して、この回路は典型的には、その他のチップ回路
が形成されるときにＩＣチップ上に形成されることが理
解されるであろう。チップ上に備えられた終端回路のみ
がこの発明に関連するので、チップ入力ライン１０（こ
れは、たとえば他のＩＣチップからそこへ伝送された論
理信号を受信する）、電圧ＶＥＥ、ＶＣＳおよびＶＣＣ
（これは標準的に備えられたチップ電源から得られても
よい）を除いて、他のチップ回路は第１図には示されな
い。
に関して、この回路は典型的には、その他のチップ回路
が形成されるときにＩＣチップ上に形成されることが理
解されるであろう。チップ上に備えられた終端回路のみ
がこの発明に関連するので、チップ入力ライン１０（こ
れは、たとえば他のＩＣチップからそこへ伝送された論
理信号を受信する）、電圧ＶＥＥ、ＶＣＳおよびＶＣＣ
（これは標準的に備えられたチップ電源から得られても
よい）を除いて、他のチップ回路は第１図には示されな
い。
トランジスタ１２および抵抗器１４はＶＥＥおよびチッ
プ入力ライン１０の間に結合され、入力論理信号を伝送
する論理信号源回路に直流負荷を提供するために使用さ
れる第１定電流源を形成することが第１図から理解され
るであろう。第１図に示されたこの回路では、トランジ
スタ１２のコレクタは入力ライン１０に接続され、トラ
ンジスタ１２のベースは電源電圧ＶＣＳに接続され、ト
ランジスタ１２のエミッタは抵抗器１４の上方端に接続
され、さらに抵抗器１４の下方端は電源電圧ＶＥＥに接
続される。
プ入力ライン１０の間に結合され、入力論理信号を伝送
する論理信号源回路に直流負荷を提供するために使用さ
れる第１定電流源を形成することが第１図から理解され
るであろう。第１図に示されたこの回路では、トランジ
スタ１２のコレクタは入力ライン１０に接続され、トラ
ンジスタ１２のベースは電源電圧ＶＣＳに接続され、ト
ランジスタ１２のエミッタは抵抗器１４の上方端に接続
され、さらに抵抗器１４の下方端は電源電圧ＶＥＥに接
続される。
第１図のトランジスタ１６および抵抗器１８は第２定電
流源を形成するように構成および配置され、その第２定
電流源はトランジスタ２２および２４によって形成され
た電流ステアリングスイッチとともに使用され、入力論
理信号のローからハイへの遷移のためのクンランプ電流
をセットする。第１図に示されたこの回路では、抵抗器
１８の下方端は電圧ＶＥＥに接続され、抵抗器１８の上
方端はトランジスタ１６のエミッタに接続され、トラン
ジスタ１６のベースは電圧ＶＣＳに接続され、トランジ
スタ１６のコレクタはトランジスタ２２および２４のエ
ミッタに接続され、トランジスタ２２のベースおよびコ
レクタは入力ライン１０に接続され、トラジスタ２４の
ベースは基準電圧ＶＲＥＦに接続され、さらにトランジ
スタ２２のコレクタは、典型的には回路接地である電圧
ＶＣＣに接続される。
流源を形成するように構成および配置され、その第２定
電流源はトランジスタ２２および２４によって形成され
た電流ステアリングスイッチとともに使用され、入力論
理信号のローからハイへの遷移のためのクンランプ電流
をセットする。第１図に示されたこの回路では、抵抗器
１８の下方端は電圧ＶＥＥに接続され、抵抗器１８の上
方端はトランジスタ１６のエミッタに接続され、トラン
ジスタ１６のベースは電圧ＶＣＳに接続され、トランジ
スタ１６のコレクタはトランジスタ２２および２４のエ
ミッタに接続され、トランジスタ２２のベースおよびコ
レクタは入力ライン１０に接続され、トラジスタ２４の
ベースは基準電圧ＶＲＥＦに接続され、さらにトランジ
スタ２２のコレクタは、典型的には回路接地である電圧
ＶＣＣに接続される。
コレクタは電圧ＶＣＣに接続され、ベースは電圧ＶＲＥ
Ｆに接続され、さらにエミッタは入力ライン１０に接続
されたトランジスタ２６は、クランプ回路のために短絡
回路保護を提供するのみならず、印加された論理信号の
立下り縁をクンランプするために使用される。第１図の
回路において、ＶＲＥＦおよびＶＣＳは各々、信号基準
電圧および電流源電圧として働き、さらにＶＥＥは電流
源電圧として働く。
Ｆに接続され、さらにエミッタは入力ライン１０に接続
されたトランジスタ２６は、クランプ回路のために短絡
回路保護を提供するのみならず、印加された論理信号の
立下り縁をクンランプするために使用される。第１図の
回路において、ＶＲＥＦおよびＶＣＳは各々、信号基準
電圧および電流源電圧として働き、さらにＶＥＥは電流
源電圧として働く。
第１図の回路の動作は、入力ライン１０上の入力論理レ
ベルが低いときは、電流はトランジスタ２４を介して流
れるというものである。入力ライン１０において高い論
理レベル信号が受信されると、電流は入力信号レベルが
ＶＲＥＦより上に上昇するまでトランジスタ２４を介し
て流れ続ける。次に電流は入力ライン１０によって供給
されトランジスタ２２を介して流れる。このようにし
て、入力ライン１０はその電圧が高い論理レベルと上昇
するにつれて負荷電流の段階上昇を経験し、それはそう
することによって、オーバーシュートに帰するのを減ず
る結果となる。入力ライン１０の電圧がダイオード降下
よりも低くＶＲＥＦから降下すると、オーバーシュート
に続いて発生するいかなるアンダーシュートも、トラン
ジスタ２６がオンにされ、入力回線をクランプることに
よって減じられる。
ベルが低いときは、電流はトランジスタ２４を介して流
れるというものである。入力ライン１０において高い論
理レベル信号が受信されると、電流は入力信号レベルが
ＶＲＥＦより上に上昇するまでトランジスタ２４を介し
て流れ続ける。次に電流は入力ライン１０によって供給
されトランジスタ２２を介して流れる。このようにし
て、入力ライン１０はその電圧が高い論理レベルと上昇
するにつれて負荷電流の段階上昇を経験し、それはそう
することによって、オーバーシュートに帰するのを減ず
る結果となる。入力ライン１０の電圧がダイオード降下
よりも低くＶＲＥＦから降下すると、オーバーシュート
に続いて発生するいかなるアンダーシュートも、トラン
ジスタ２６がオンにされ、入力回線をクランプることに
よって減じられる。
第２図および第３図は電圧対時間のグラフである。第２
図は伝送回線の長さが５ｃｍの場合の、第１図に示され
た回線終端回路の典型的な性能を示す。第３図は第１図
の回路が欠けている場合の性能を示す。曲線Ａは伝送回
線の端におけるドライバ信号に対応し、曲線Ｂはライン
１０（すなわち、伝送回線の終端末）において結果的に
得られた信号に対応し、さらに曲線Ｃには負荷信号を示
す。高い論理レベルから低い論理レベルへの変化は、低
い論理レベルから高い論理レベルへの変化と同様の効果
をもたらすことが第２図および第３図から明らかであろ
う。
図は伝送回線の長さが５ｃｍの場合の、第１図に示され
た回線終端回路の典型的な性能を示す。第３図は第１図
の回路が欠けている場合の性能を示す。曲線Ａは伝送回
線の端におけるドライバ信号に対応し、曲線Ｂはライン
１０（すなわち、伝送回線の終端末）において結果的に
得られた信号に対応し、さらに曲線Ｃには負荷信号を示
す。高い論理レベルから低い論理レベルへの変化は、低
い論理レベルから高い論理レベルへの変化と同様の効果
をもたらすことが第２図および第３図から明らかであろ
う。
次の構成要素および値は第１図の回路において典型的に
用いられるかもしれない、すなわち 抵抗器１４ − ４４オーム 抵抗器１８ − １３０オーム トランジスタ − ＮＰＮトランジスタ １２および１６ （４×１６μＭエミッタ） トラジスタ − ＮＰＮトランジスタ ２２、２４および２６ （３×１６０μＭエミッ
タ） ＶＥＥ − ４．５ボルト ＸＲＥＦ − １．０ボルト ＶＣＣ − ０ボルト（回路接地） 第１図の回路はいくつかの重要な利点を提供する。重要
な利点の１つは、ＶＲＥＦは大きなスイッチング電流を
支持する必要がないことである。第１図の回路によって
引き出された唯一のスイッチング電流は、既によく分配
されたＶＣＣ（典型的には回路接地）からくる。このよ
うに、第１図の回路が備えられたＩＣチップは大きなバ
ス構造あるいは高電力オンチップ電圧発生器を必要とし
ない。第１図の回路のもう１つの利点は、信号ライン１
０が電源装置のバスから十分隔離されていることであ
る。
用いられるかもしれない、すなわち 抵抗器１４ − ４４オーム 抵抗器１８ − １３０オーム トランジスタ − ＮＰＮトランジスタ １２および１６ （４×１６μＭエミッタ） トラジスタ − ＮＰＮトランジスタ ２２、２４および２６ （３×１６０μＭエミッ
タ） ＶＥＥ − ４．５ボルト ＸＲＥＦ − １．０ボルト ＶＣＣ − ０ボルト（回路接地） 第１図の回路はいくつかの重要な利点を提供する。重要
な利点の１つは、ＶＲＥＦは大きなスイッチング電流を
支持する必要がないことである。第１図の回路によって
引き出された唯一のスイッチング電流は、既によく分配
されたＶＣＣ（典型的には回路接地）からくる。このよ
うに、第１図の回路が備えられたＩＣチップは大きなバ
ス構造あるいは高電力オンチップ電圧発生器を必要とし
ない。第１図の回路のもう１つの利点は、信号ライン１
０が電源装置のバスから十分隔離されていることであ
る。
第１図の回路のさらなる利点は、ＶＥＥの値が重大では
ないことである。たとえば、上述の第１図の回路のため
に特定の構成要素および値を用いると、第１図の回路は
３ボルトよりも大きなＶＥＥのいかなる電圧について
も、回路を変えずに、オフに作動することができる。
ないことである。たとえば、上述の第１図の回路のため
に特定の構成要素および値を用いると、第１図の回路は
３ボルトよりも大きなＶＥＥのいかなる電圧について
も、回路を変えずに、オフに作動することができる。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−21605（ＪＰ，Ａ) 特開 昭62−58723（ＪＰ，Ａ) 特開 昭61−269544（ＪＰ，Ａ)
Claims (4)
- 【請求項１】２進入力信号を受信する入力を有するオン
チップ伝送回線終端回路装置であって、 第１の定電流源と、 第２の定電流源と、 スイッチ可能な電流ステアリングスイッチとを備え、 前記第１の定電流源は印加された信号のため前記入力に
直流負荷を提供するように前記入力へ結合され、かつ 前記第２の電流源は前記スイッチ可能な電流ステアリン
グスイッチを介して前記入力へ結合されて前記２進信号
の移行のためクランプ電流をセットし、 前記第１の定電流源は電流供給電圧と前記入力との間に
結合される第１のトランジスタを含み、 前記第２の定電流源は前記電流供給電圧と前記電流ステ
アリングスイッチとの間に結合され、かつ 前記第１および第２のトランジスタの各々は制御電圧源
に結合される制御端子を含み、 前記スイッチ可能な電流ステアリングスイッチは前記２
進入力信号が予め定められるまで上昇することに応答し
てスイッチするように作動し、そのため、入力信号はそ
れが前記予め定められるレベルよりも上に上昇するに従
って負荷電流の段階上昇を受ける、伝送回線終端回路装
置。 - 【請求項２】前記スイッチ可能電流ステアリングスイッ
チは前記第２のトランジスタと、スイッチング電圧との
間に結合される第３のトランジスタと、前記第２の電流
供給電圧と前記入力との間に結合される第４のトランジ
スタとを含み、前記第３のトランジスタおよび前記第４
のトランジスタは各々、前記２進信号のレベルに基づき
選ばれる基準電圧に結合される制御端子を含む、請求項
１記載の回路装置。 - 【請求項３】前記スイッチング電圧は回路接地である、
請求項２記載の回路装置。 - 【請求項４】前記スイッチング電圧と前記入力との間に
結合されて立下がり縁クランプを提供するための第５の
トランジスタをさらに含み、 前記第５トランジスタは前記基準電圧に結合される制御
端子を含む、請求項２に記載の回路装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28984 | 1987-03-23 | ||
| US07/028,984 US4970419A (en) | 1987-03-23 | 1987-03-23 | Low-noise transmission line termination circuitry |
| PCT/US1988/000749 WO1988007791A1 (en) | 1987-03-23 | 1988-03-14 | Low-noise transmission line termination circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01502785A JPH01502785A (ja) | 1989-09-21 |
| JPH0652496B2 true JPH0652496B2 (ja) | 1994-07-06 |
Family
ID=21846595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63502691A Expired - Lifetime JPH0652496B2 (ja) | 1987-03-23 | 1988-03-14 | 低ノイズ伝送回線終端回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4970419A (ja) |
| EP (1) | EP0305482B1 (ja) |
| JP (1) | JPH0652496B2 (ja) |
| KR (2) | KR920002425B1 (ja) |
| CA (1) | CA1323080C (ja) |
| DE (1) | DE3870548D1 (ja) |
| WO (1) | WO1988007791A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5055714A (en) * | 1990-10-29 | 1991-10-08 | Motorola, Inc. | Undershoot reduction circuit |
| US5414583A (en) * | 1991-12-19 | 1995-05-09 | Unitrode Corporation | Current source bus terminator with voltage clamping and steady state power reduction |
| US5357156A (en) * | 1992-07-10 | 1994-10-18 | Lattice Semiconductor Corporation | Active clamp circuit scheme for CMOS devices |
| US5336948A (en) * | 1992-12-16 | 1994-08-09 | Unitrode Corporation | Active negation emulator |
| JP3139868B2 (ja) * | 1993-03-10 | 2001-03-05 | 株式会社東芝 | 入力回路 |
| US5523704A (en) * | 1993-10-04 | 1996-06-04 | Ford Motor Company | Method and circuit for actively controlling the transition impedance of multiplex communications nodes |
| US5734277A (en) * | 1996-02-05 | 1998-03-31 | Motorola, Inc. | Output circuit and method for suppressing switching noise therein |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521605A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Denshi Ltd | Constant current switching circuit |
| JPS61269544A (ja) * | 1985-05-24 | 1986-11-28 | Toshiba Corp | バスタ−ミネ−タ |
| JPS6258723A (ja) * | 1985-05-07 | 1987-03-14 | フエアチヤイルド セミコンダクタ コ−ポレ−シヨン | デジタル論理回路用の脱疑似信号回路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3126488A (en) * | 1964-03-24 | Current | ||
| US2863123A (en) * | 1954-11-08 | 1958-12-02 | Rca Corp | Transistor control circuit |
| US2873387A (en) * | 1956-12-17 | 1959-02-10 | Rca Corp | Controllable transistor clipping circuit |
| DE1182288B (de) * | 1963-11-16 | 1964-11-26 | Boelkow Entwicklungen Kg | Schaltungsanordnung zur Einstellung der Ampitude einer von einem Pulsgenerator erzeugten Pulsspannung |
| GB1138804A (en) * | 1967-01-18 | 1969-01-01 | Rank Organisation Ltd | Composite electric signal limiter |
| JPS5016623B1 (ja) * | 1970-05-19 | 1975-06-14 | ||
| US3798559A (en) * | 1971-04-20 | 1974-03-19 | Matsushita Electric Ind Co Ltd | Noise reduction system |
| JPS5426858B1 (ja) * | 1971-04-30 | 1979-09-06 | ||
| US3832575A (en) * | 1972-12-27 | 1974-08-27 | Ibm | Data bus transmission line termination circuit |
| US3816762A (en) * | 1973-01-02 | 1974-06-11 | Fairchild Camera Instr Co | Noise suppression circuit |
| US3916330A (en) * | 1973-12-27 | 1975-10-28 | Western Electric Co | Limiting circuit |
| US3937988A (en) * | 1974-04-05 | 1976-02-10 | Fairchild Camera And Instrument Corporation | Active termination network for clamping a line signal |
| US4203043A (en) * | 1977-05-10 | 1980-05-13 | Tokyo Shibaura Electric Co., Ltd. | Tristate changeover switching circuit |
| US4398106A (en) * | 1980-12-19 | 1983-08-09 | International Business Machines Corporation | On-chip Delta-I noise clamping circuit |
| US4709171A (en) * | 1982-05-27 | 1987-11-24 | Motorola, Inc. | Current limiter and method for limiting current |
| US4508981A (en) * | 1982-06-28 | 1985-04-02 | International Business Machines Corporation | Driver circuitry for reducing on-chip Delta-I noise |
-
1987
- 1987-03-23 US US07/028,984 patent/US4970419A/en not_active Expired - Lifetime
-
1988
- 1988-03-14 EP EP88902752A patent/EP0305482B1/en not_active Expired - Lifetime
- 1988-03-14 JP JP63502691A patent/JPH0652496B2/ja not_active Expired - Lifetime
- 1988-03-14 WO PCT/US1988/000749 patent/WO1988007791A1/en active IP Right Grant
- 1988-03-14 KR KR1019880701457A patent/KR920002425B1/ko active
- 1988-03-14 DE DE8888902752D patent/DE3870548D1/de not_active Expired - Lifetime
- 1988-03-21 CA CA000561969A patent/CA1323080C/en not_active Expired - Fee Related
- 1988-11-14 KR KR1019880701457A patent/KR890700969A/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521605A (en) * | 1978-08-02 | 1980-02-15 | Hitachi Denshi Ltd | Constant current switching circuit |
| JPS6258723A (ja) * | 1985-05-07 | 1987-03-14 | フエアチヤイルド セミコンダクタ コ−ポレ−シヨン | デジタル論理回路用の脱疑似信号回路 |
| JPS61269544A (ja) * | 1985-05-24 | 1986-11-28 | Toshiba Corp | バスタ−ミネ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1323080C (en) | 1993-10-12 |
| WO1988007791A1 (en) | 1988-10-06 |
| EP0305482B1 (en) | 1992-04-29 |
| KR890700969A (ko) | 1989-04-28 |
| JPH01502785A (ja) | 1989-09-21 |
| KR920002425B1 (ko) | 1992-03-23 |
| EP0305482A1 (en) | 1989-03-08 |
| US4970419A (en) | 1990-11-13 |
| DE3870548D1 (de) | 1992-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831283A (en) | Terminator current driver with short-circuit protection | |
| EP0375979B1 (en) | BICMOS driver circuit for high density CMOS logic circuits | |
| JPH0216588B2 (ja) | ||
| DE3877130T2 (de) | Ecl-ttl-pegelumsetzer. | |
| JPH0652496B2 (ja) | 低ノイズ伝送回線終端回路 | |
| JP3200599B2 (ja) | 基板流入クランプおよび方法 | |
| JPS6222487B2 (ja) | ||
| EP0375998A2 (en) | Low power transient suppressor circuit | |
| US4458162A (en) | TTL Logic gate | |
| US5539350A (en) | Common mode logic line driver switching stage | |
| EP0224216B1 (en) | An emitter coupled logic circuit | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| EP0109427A4 (en) | CURRENT LIMITER AND CURRENT LIMITING METHOD. | |
| JP2775787B2 (ja) | 集積回路 | |
| US4920286A (en) | Method and circuitry for compensating for negative internal ground voltage glitches | |
| US5093587A (en) | ECL bidirectional bus for use in a network with modules which employs high resistance interconnect technology between module | |
| US4585953A (en) | Low power off-chip driver circuit | |
| US4912341A (en) | TTL buffer circuit with active turn-off | |
| US5004939A (en) | CMOS-ECL converter | |
| EP0203700A2 (en) | Logic level translators | |
| EP0461405A2 (en) | A transistor/transistor logic circuit having a clamped output | |
| KR100221756B1 (ko) | 버스 드라이버 | |
| JPH01177217A (ja) | 出力回路 | |
| CZ261795A3 (en) | Power switching circuit | |
| JPH01110748A (ja) | 半導体装置 |