JPH0651979A - 周辺装置制御用マイクロプロセッサ - Google Patents
周辺装置制御用マイクロプロセッサInfo
- Publication number
- JPH0651979A JPH0651979A JP20634692A JP20634692A JPH0651979A JP H0651979 A JPH0651979 A JP H0651979A JP 20634692 A JP20634692 A JP 20634692A JP 20634692 A JP20634692 A JP 20634692A JP H0651979 A JPH0651979 A JP H0651979A
- Authority
- JP
- Japan
- Prior art keywords
- register
- microprocessor
- address
- peripheral device
- rewriting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】従来のソフトウェア追加でマイクロプロセッサ
のレジスタ転送命令によらずにレジスタを書換え可能と
し、マイクロプロセッサの変更のみで制御プログラムの
ロスタイムを最小にし、実質的な実行速度を向上させ
る。 【構成】アドレス比較回路６はバスコントロールユニッ
ト１１の出力するアドレスをレジスタ書換え分岐先（コ
ール先）アドレス・テープル・レジスタ５の内容と比較
し、一致するアドレスが分岐先あるいはコール番地が確
認されると、マイクロプロセッサ内部の命令実行状態を
監視しながら、タイミングを計ってマイクロプロセッサ
内部のレジスタ１０にレジスタ内容を格納したＲＯＭ
（ＲＡＭ）４から次のレジスタ内容を転送する。
のレジスタ転送命令によらずにレジスタを書換え可能と
し、マイクロプロセッサの変更のみで制御プログラムの
ロスタイムを最小にし、実質的な実行速度を向上させ
る。 【構成】アドレス比較回路６はバスコントロールユニッ
ト１１の出力するアドレスをレジスタ書換え分岐先（コ
ール先）アドレス・テープル・レジスタ５の内容と比較
し、一致するアドレスが分岐先あるいはコール番地が確
認されると、マイクロプロセッサ内部の命令実行状態を
監視しながら、タイミングを計ってマイクロプロセッサ
内部のレジスタ１０にレジスタ内容を格納したＲＯＭ
（ＲＡＭ）４から次のレジスタ内容を転送する。
Description
【０００１】
【産業上の利用分野】本発明は周辺装置の制御用マイク
ロプロセッサに関し、得に制御手段としてマイクロプロ
セッサを有する周辺装置の周辺装置制御回路に関する。
ロプロセッサに関し、得に制御手段としてマイクロプロ
セッサを有する周辺装置の周辺装置制御回路に関する。
【０００２】
【従来の技術】従来、マイクロプロセッサを中心としシ
ステム全体の規模が小さいコンピュータシステムにおい
て、外部記憶装置や印刷装置や通信装置といったコンピ
ュータシステムの周辺装置に要求される能力は非常に単
純化された簡単なもので、かつ要求される時間当りの処
理速度も限られたものであったため、周辺装置の構造は
単純で多くの場合要求される機能を最低限のレベルで実
行できる程度の回路であった。ところが最近はシステム
全体の規模が小さいコンピュータシステムであっても、
半導体集積回路の飛躍的な高速度化、高集積化ならびに
社会の急速な高度情報化を背景に高速かつ高精度、高機
能が要求されるようになっている。
ステム全体の規模が小さいコンピュータシステムにおい
て、外部記憶装置や印刷装置や通信装置といったコンピ
ュータシステムの周辺装置に要求される能力は非常に単
純化された簡単なもので、かつ要求される時間当りの処
理速度も限られたものであったため、周辺装置の構造は
単純で多くの場合要求される機能を最低限のレベルで実
行できる程度の回路であった。ところが最近はシステム
全体の規模が小さいコンピュータシステムであっても、
半導体集積回路の飛躍的な高速度化、高集積化ならびに
社会の急速な高度情報化を背景に高速かつ高精度、高機
能が要求されるようになっている。
【０００３】これに伴なって、コンピュータシステムの
周辺装置も高機能化に対応するため、周辺装置に予め複
数あるいは数水準の機能を持たせて置き、ユーザが使用
する際にＤＩＰスイッチ等による直接的にハードウェア
を切り替える手段によって必要な機能を選択して使用す
る周辺装置がまず最初に登場したが、コンピュータシス
テムで使用するアプリケーションソフト毎にユーザが周
辺装置とコンピュータシステムとソフトウェアの使用説
明書を理解して対応する必要があり、ユーザにコンピュ
ータシステム自体のある程度の知識を要求するものであ
った。このためコンピュータシステムの装置構成が同じ
システムがもう１システム存在しても、同じアプリケー
ションソフトが実行できるとは限らず、システムを構成
する装置の変更も困難であった。
周辺装置も高機能化に対応するため、周辺装置に予め複
数あるいは数水準の機能を持たせて置き、ユーザが使用
する際にＤＩＰスイッチ等による直接的にハードウェア
を切り替える手段によって必要な機能を選択して使用す
る周辺装置がまず最初に登場したが、コンピュータシス
テムで使用するアプリケーションソフト毎にユーザが周
辺装置とコンピュータシステムとソフトウェアの使用説
明書を理解して対応する必要があり、ユーザにコンピュ
ータシステム自体のある程度の知識を要求するものであ
った。このためコンピュータシステムの装置構成が同じ
システムがもう１システム存在しても、同じアプリケー
ションソフトが実行できるとは限らず、システムを構成
する装置の変更も困難であった。
【０００４】このような不便さを解消するため、最近は
周辺装置内に周辺装置自体の制御用としてマイクロプロ
セッサを使用し、周辺装置自体を簡単なコンピュータ装
置にすることによって、周辺装置の機能を拡大をソフト
ウェアによって図る手段が多く用いられている。周辺装
置自体のコンピュータ化は、ユーザがアプリケーション
ソフトの新規導入やコンピュータシステムの装置変更を
行う場合、多くの場合ソフトメーカが提供する周辺装置
別に作成したパッチファイルやバッチファイルを指定す
るだけでアプリケーションソフトあるいは周辺装置イン
ストールが完了するユーザフレンドリな環境を提供して
いる。
周辺装置内に周辺装置自体の制御用としてマイクロプロ
セッサを使用し、周辺装置自体を簡単なコンピュータ装
置にすることによって、周辺装置の機能を拡大をソフト
ウェアによって図る手段が多く用いられている。周辺装
置自体のコンピュータ化は、ユーザがアプリケーション
ソフトの新規導入やコンピュータシステムの装置変更を
行う場合、多くの場合ソフトメーカが提供する周辺装置
別に作成したパッチファイルやバッチファイルを指定す
るだけでアプリケーションソフトあるいは周辺装置イン
ストールが完了するユーザフレンドリな環境を提供して
いる。
【０００５】その反面、周辺装置内部の制御用にマイク
ロプロセッサを使用した周辺装置は、装置内部の機能切
替え用の条件設定を変更するためのプロセスが、従来行
われていたＤＩＰスイッチ等による直接的な切替えプロ
セスから、ソフトウェアによる間接的で複雑なプロセス
になり、かつＣＰＵのバスサイクルと実行クロック数に
よって決定される処理時間を要し、コンピュータシステ
ムに要求されている高速化の要求に反している。
ロプロセッサを使用した周辺装置は、装置内部の機能切
替え用の条件設定を変更するためのプロセスが、従来行
われていたＤＩＰスイッチ等による直接的な切替えプロ
セスから、ソフトウェアによる間接的で複雑なプロセス
になり、かつＣＰＵのバスサイクルと実行クロック数に
よって決定される処理時間を要し、コンピュータシステ
ムに要求されている高速化の要求に反している。
【０００６】一般に、マイクロプロセッサの処理とデー
タ転送に要する処理時間を軽減し、高速度化の要求に応
えるために、装置内部の動作クロック数を上げてマイク
ロプロセッサの処理速度を向上させたり、より高速で能
力の高いマイクロプロセッサを周辺装置の制御用に用い
たり、マイクロプロセッサの個数を増やしたマルチプロ
セッサシステムにするなどの手段が採られている。
タ転送に要する処理時間を軽減し、高速度化の要求に応
えるために、装置内部の動作クロック数を上げてマイク
ロプロセッサの処理速度を向上させたり、より高速で能
力の高いマイクロプロセッサを周辺装置の制御用に用い
たり、マイクロプロセッサの個数を増やしたマルチプロ
セッサシステムにするなどの手段が採られている。
【０００７】ところが、これらの手段による高速化は、
効果的ではあるが従来のマイクロプロセッサの処理手順
の構造に起因する問題を受け入れているため基本的な解
決になっておらず、高コスト化を招き、タイミング設計
もより複雑になり、装置内部の制御プログラムの継承性
がなくなるといった新しい問題を発生さている。
効果的ではあるが従来のマイクロプロセッサの処理手順
の構造に起因する問題を受け入れているため基本的な解
決になっておらず、高コスト化を招き、タイミング設計
もより複雑になり、装置内部の制御プログラムの継承性
がなくなるといった新しい問題を発生さている。
【０００８】そこでマイクロプロセッサ自身のレベルか
ら高速化の問題を解決するために、マイクロプロセッサ
の処理手順において、処理内容を切換る際に必要なレジ
スタの内容を切換える手順を、図３に示す用に、通常の
マイクロプロセッサ構成機能に加えてレジスタバック１
３のバンク切替えによって瞬時に行う機能を有するマイ
クロプロセッサが提案されていた。
ら高速化の問題を解決するために、マイクロプロセッサ
の処理手順において、処理内容を切換る際に必要なレジ
スタの内容を切換える手順を、図３に示す用に、通常の
マイクロプロセッサ構成機能に加えてレジスタバック１
３のバンク切替えによって瞬時に行う機能を有するマイ
クロプロセッサが提案されていた。
【０００９】この回路は、バスコントロールユニット１
１と実行ユニット１４とから構成され、バスコントロー
ルユニット１１は、セグメントレジスタを含むレジスタ
バンク１３、命令キュー８、タイミング制御回路９、メ
モリインターフェイス２２に出力するアダー２１とから
なり、実行ユニット１４は、レジスタバンク１３、命令
ラッチ１８、デコーダ１９および命令実行制御部２０
と、オペランドレジスタ１５、ＡＬＵ１６およびフラグ
レジスタ１７とからなる。
１と実行ユニット１４とから構成され、バスコントロー
ルユニット１１は、セグメントレジスタを含むレジスタ
バンク１３、命令キュー８、タイミング制御回路９、メ
モリインターフェイス２２に出力するアダー２１とから
なり、実行ユニット１４は、レジスタバンク１３、命令
ラッチ１８、デコーダ１９および命令実行制御部２０
と、オペランドレジスタ１５、ＡＬＵ１６およびフラグ
レジスタ１７とからなる。
【００１０】この場合、マイクロプロセッサのチップ外
部に出ている端子をそれ以前のマイクロプロセッサと全
く同一になるようにしていたため、マイクロプロセッサ
の載るＣＰＵボードの修正は最小限で済んだが、ソフト
ウェア上での対応が必要でこの機能を駆使するには大幅
に周辺装置の制御プログラムを変更する必要があった。
部に出ている端子をそれ以前のマイクロプロセッサと全
く同一になるようにしていたため、マイクロプロセッサ
の載るＣＰＵボードの修正は最小限で済んだが、ソフト
ウェア上での対応が必要でこの機能を駆使するには大幅
に周辺装置の制御プログラムを変更する必要があった。
【００１１】
【発明が解決しようとする課題】上述した従来のコンピ
ュータシステムの内部をマイクロプロセッサで制御され
た周辺装置を制御するマイクロプロセッサでは、周辺装
置のコンピュータシステム化のメリットであるソフトウ
ェアによる柔軟な機能の課題による高機能化と、高速度
化を一つのマイクロプロセッサでできるだけ両立するた
め、マイクロプロセッサの内部のレジスタをバンク化
し、このレジスタバンク１３を切換える事によって、マ
イクロプロセッサの内部状態を瞬時に切換え、制御する
周辺装置の機能を切換えていたが、マイクロプロセッサ
のチップ外部に出ている端子をそれ以前のマイクロプロ
セッサと全く同一になるようにしていた。
ュータシステムの内部をマイクロプロセッサで制御され
た周辺装置を制御するマイクロプロセッサでは、周辺装
置のコンピュータシステム化のメリットであるソフトウ
ェアによる柔軟な機能の課題による高機能化と、高速度
化を一つのマイクロプロセッサでできるだけ両立するた
め、マイクロプロセッサの内部のレジスタをバンク化
し、このレジスタバンク１３を切換える事によって、マ
イクロプロセッサの内部状態を瞬時に切換え、制御する
周辺装置の機能を切換えていたが、マイクロプロセッサ
のチップ外部に出ている端子をそれ以前のマイクロプロ
セッサと全く同一になるようにしていた。
【００１２】このためＣＰＵボードのプリント配線板は
変更は最小限で済んだが、このレジスタバンク切換え機
能を使いこなすためには周辺装置の制御プログラムの大
幅な変更が必要でかつ高度なテクニックやノウハウが必
要であった。
変更は最小限で済んだが、このレジスタバンク切換え機
能を使いこなすためには周辺装置の制御プログラムの大
幅な変更が必要でかつ高度なテクニックやノウハウが必
要であった。
【００１３】本発明の目的は、これらの問題を解決し、
制御プログラムのロスタイムを最小限にし、実質的実行
速度を向上させた周辺装置制御用マイクロプロセッサを
提供することにある。
制御プログラムのロスタイムを最小限にし、実質的実行
速度を向上させた周辺装置制御用マイクロプロセッサを
提供することにある。
【００１４】
【課題を解決するための手段】本発明の周辺装置制御用
マイクロプロセッサの構成は、制御プログラムを実行す
る途中で条件分岐等を行うと分岐先の番地を、予めレジ
スタを書換える必要のあるアドレスを設定したレジスタ
上のアドレスと比較してレジスタの書換えの要不要を確
認するアドレス比較回路と、このアドレス比較回路の出
力により書換え要求が確認されるとその検出信号により
クリアされる命令キューと、この命令キューに命令がプ
リフェッチされる間に、分岐先アドレスで参照される外
部レジスタの書換えを行うレジスタ書換制御回路とを備
え、ソフトウェアリセットと一連の書込み操作によって
行われるレジスタの書換えを通常のマイクロプロセッサ
の動作に影響を及ぼさないようにしたことを特徴とす
る。
マイクロプロセッサの構成は、制御プログラムを実行す
る途中で条件分岐等を行うと分岐先の番地を、予めレジ
スタを書換える必要のあるアドレスを設定したレジスタ
上のアドレスと比較してレジスタの書換えの要不要を確
認するアドレス比較回路と、このアドレス比較回路の出
力により書換え要求が確認されるとその検出信号により
クリアされる命令キューと、この命令キューに命令がプ
リフェッチされる間に、分岐先アドレスで参照される外
部レジスタの書換えを行うレジスタ書換制御回路とを備
え、ソフトウェアリセットと一連の書込み操作によって
行われるレジスタの書換えを通常のマイクロプロセッサ
の動作に影響を及ぼさないようにしたことを特徴とす
る。
【００１５】
【実施例】図１は本発明の一実施例のブロック図であ
る。外部リセット反転入力端子１から４クロック以上の
長さのリセットパルスが入力されると、レジスタ書換え
制御回路２はマイクロプロセッサ内部のリセット信号３
をリセット状態に保持し、マイクロプロセッサの外部の
レジスタ内容を格納したＲＯＭ（ＲＡＭ）４の接続検査
を行い、レジスタ内容を格納したＲＯＭ（ＲＡＭ）４が
接続されていなければ、レジスタ切換え機能を無効に
し、通常のマイクロプロセッサと同様にマイクロプロセ
ッサ内部のリセット信号３を復帰させ、リセット動作以
降通常の動作を開始する。
る。外部リセット反転入力端子１から４クロック以上の
長さのリセットパルスが入力されると、レジスタ書換え
制御回路２はマイクロプロセッサ内部のリセット信号３
をリセット状態に保持し、マイクロプロセッサの外部の
レジスタ内容を格納したＲＯＭ（ＲＡＭ）４の接続検査
を行い、レジスタ内容を格納したＲＯＭ（ＲＡＭ）４が
接続されていなければ、レジスタ切換え機能を無効に
し、通常のマイクロプロセッサと同様にマイクロプロセ
ッサ内部のリセット信号３を復帰させ、リセット動作以
降通常の動作を開始する。
【００１６】レジスタ内容を格納したＲＯＭ（ＲＡＭ）
４が接続されていれば、レジスタ内容を格納したＲＯＭ
（ＲＡＭ）４から、周辺装置の制御プログラム中で分岐
あるいはコールされる周辺装置の機能に対応したレジス
タ内容を登録したＲＯＭ（ＲＡＭ）内アドレスのテーブ
ルを読出し、レジスタ書換え分岐先（コール先）アドレ
ス・テーブル・レジスタ５に書込み、マイクロプロセッ
サ内部のリセット信号３を復帰させる。この後、マイク
ロプロセッサはリセット動作以降通常のマイクロプロセ
ッサと同様に動作を開始する。
４が接続されていれば、レジスタ内容を格納したＲＯＭ
（ＲＡＭ）４から、周辺装置の制御プログラム中で分岐
あるいはコールされる周辺装置の機能に対応したレジス
タ内容を登録したＲＯＭ（ＲＡＭ）内アドレスのテーブ
ルを読出し、レジスタ書換え分岐先（コール先）アドレ
ス・テーブル・レジスタ５に書込み、マイクロプロセッ
サ内部のリセット信号３を復帰させる。この後、マイク
ロプロセッサはリセット動作以降通常のマイクロプロセ
ッサと同様に動作を開始する。
【００１７】アドレス比較回路６はメモリ・インターフ
ェイス２２に送られるアドレスを内部動作クロックに同
期して、比較している。アドレス比較回路６は、メモリ
インターフィイスに送られるアドレスに、レジスタ書換
え分岐先（コール先）アドレス・テーブル・レジスタ５
に格納されているアドレスと等しいアドレスを検出する
と、レジスタ書換え検出信号７を立ち上げ、命令キュー
８をクリアし、タイミング制御回路９にレジスタ書換え
要求を伝える。
ェイス２２に送られるアドレスを内部動作クロックに同
期して、比較している。アドレス比較回路６は、メモリ
インターフィイスに送られるアドレスに、レジスタ書換
え分岐先（コール先）アドレス・テーブル・レジスタ５
に格納されているアドレスと等しいアドレスを検出する
と、レジスタ書換え検出信号７を立ち上げ、命令キュー
８をクリアし、タイミング制御回路９にレジスタ書換え
要求を伝える。
【００１８】レジスタ書換制御回路２は、アドレス比較
回路６から周辺装置の機能に対応したレジスタ内容を登
録したＲＯＭ（ＲＡＭ）内アドレスを受取りマイクロプ
ロセッサ内のレジスタ１０の待避用ラッチ回路に新しい
レジスタ内容を転送する。タイミング制御回路９は、マ
イクロプロセッサのバスステータスを監視し、書換え検
出信号７が立上がった時点で処理中命令が終了し次第、
マイクロプロセッサ内のレジスタ１０の待避用ラッチ回
路からマイクロプロセッサ内のレジスタ１０に新しいレ
ジスタ内容を転送する。この間にバス・コントロール・
ユニット１１は命令キュー８に次に実行する命令のプリ
フェッチを行う。マイクロプロセッサはレジスタ内容が
書換った時点で、次の命令の実行を開始する。
回路６から周辺装置の機能に対応したレジスタ内容を登
録したＲＯＭ（ＲＡＭ）内アドレスを受取りマイクロプ
ロセッサ内のレジスタ１０の待避用ラッチ回路に新しい
レジスタ内容を転送する。タイミング制御回路９は、マ
イクロプロセッサのバスステータスを監視し、書換え検
出信号７が立上がった時点で処理中命令が終了し次第、
マイクロプロセッサ内のレジスタ１０の待避用ラッチ回
路からマイクロプロセッサ内のレジスタ１０に新しいレ
ジスタ内容を転送する。この間にバス・コントロール・
ユニット１１は命令キュー８に次に実行する命令のプリ
フェッチを行う。マイクロプロセッサはレジスタ内容が
書換った時点で、次の命令の実行を開始する。
【００１９】本実施例では、機能を切換えるためにマイ
クロプロセッサのレジスタ転送命令を使用せずに、ダイ
レクトにレジスタ内容をＲＯＭ（ＲＡＭ）から転送する
ことによって、マイクロプロセッサのレジスタの書換え
による内部状態の変更を短いクロック数で実現すること
ができる。
クロプロセッサのレジスタ転送命令を使用せずに、ダイ
レクトにレジスタ内容をＲＯＭ（ＲＡＭ）から転送する
ことによって、マイクロプロセッサのレジスタの書換え
による内部状態の変更を短いクロック数で実現すること
ができる。
【００２０】図２は本発明の第２の実施例のブロック図
である。本実施例は、第１の実施例のレジスタ１０の代
りに、レジスタバンク１３が用いられている。
である。本実施例は、第１の実施例のレジスタ１０の代
りに、レジスタバンク１３が用いられている。
【００２１】レジスタ内容を格納したＲＯＭ（ＲＡＭ）
４から、周辺装置の制御プログラムで分岐あるいはコー
ルされる周辺装置の機能に対応したレジスタ内容を登録
したＲＯＭ（ＲＡＭ）内アドレスのテーブルを読出し、
レジスタ書換え分岐先（コール先）アドレスに対応した
８ステージのレジスタバンク１３にレジスタ内容を格納
したＲＯＭ（ＲＡＭ）４から頭の８つのレジスタ内容を
転送し、マイクロプロセッサ内部のリセット信号３を復
帰させる。その後、マイクロプロセッサはリセット動作
以降通常のマイクロプロセッサと同様に動作を開始す
る。
４から、周辺装置の制御プログラムで分岐あるいはコー
ルされる周辺装置の機能に対応したレジスタ内容を登録
したＲＯＭ（ＲＡＭ）内アドレスのテーブルを読出し、
レジスタ書換え分岐先（コール先）アドレスに対応した
８ステージのレジスタバンク１３にレジスタ内容を格納
したＲＯＭ（ＲＡＭ）４から頭の８つのレジスタ内容を
転送し、マイクロプロセッサ内部のリセット信号３を復
帰させる。その後、マイクロプロセッサはリセット動作
以降通常のマイクロプロセッサと同様に動作を開始す
る。
【００２２】レジスタ書換制御回路２はアドレス比較回
路６から、周辺装置の機能に対応したレジスタ内容を登
録したＲＯＭ（ＲＡＭ）内アドレスを受取り、対応する
レジスタ内容を持つアドレスがレジスタバンク１３のデ
ータに存在すれば、レジスタバンク１３をタイミング制
御回路９に従ってタイミングを他のユニットと同期して
切換え、対応するアドレスが存在しなければ、レジスタ
内容転送用ＤＭＡ１２を通じてマイクロプロセッサ内の
レジスタバンク１３の現在使用しているレジスタバンク
に対して上位のレジスタバンクの待避用ラッチ回路に新
しいレジスタ内容を転送する。
路６から、周辺装置の機能に対応したレジスタ内容を登
録したＲＯＭ（ＲＡＭ）内アドレスを受取り、対応する
レジスタ内容を持つアドレスがレジスタバンク１３のデ
ータに存在すれば、レジスタバンク１３をタイミング制
御回路９に従ってタイミングを他のユニットと同期して
切換え、対応するアドレスが存在しなければ、レジスタ
内容転送用ＤＭＡ１２を通じてマイクロプロセッサ内の
レジスタバンク１３の現在使用しているレジスタバンク
に対して上位のレジスタバンクの待避用ラッチ回路に新
しいレジスタ内容を転送する。
【００２３】本実施例では、機能を切換えるためにマイ
クロプロセッサのレジスタ転送命令を使用せずに、レジ
スタ内容をＲＯＭ（ＲＡＭ）からレジスタバンクにＤＭ
Ａ転送し、レジスタバンクの書換えをレジスタバンクを
ずらしながら行うことにより、マイクロプロセッサの内
部状態の変更を最短で１クロックで実現でき、レジスタ
書換えを行えば行うはどレジスタバンクに使用するレジ
スタが多く存在することとなってレジスタ書換えのロス
タイムが減少する効果のあるマイクロプロセッサを実現
できる。
クロプロセッサのレジスタ転送命令を使用せずに、レジ
スタ内容をＲＯＭ（ＲＡＭ）からレジスタバンクにＤＭ
Ａ転送し、レジスタバンクの書換えをレジスタバンクを
ずらしながら行うことにより、マイクロプロセッサの内
部状態の変更を最短で１クロックで実現でき、レジスタ
書換えを行えば行うはどレジスタバンクに使用するレジ
スタが多く存在することとなってレジスタ書換えのロス
タイムが減少する効果のあるマイクロプロセッサを実現
できる。
【００２４】
【発明の効果】以上説明したように本発明は、コンピュ
ータシテムに使用される周辺装置の制御用に使用される
マイクロプロセッサにおける周辺装置の制御条件を設定
するマイクロプロセッサのレジスタ内容を書換える効率
を、マイクロプロセッサ動作の基本的な手順から変更す
ることにより、マイクロプロセッサを利用しているため
に発生するレジスタ書換えによって生ずるロスタイムを
減少させ、簡単なハードウェアの変更により周辺装置の
大幅な高速化ができる。また、ソフトウェアが通常のマ
イクロプロセッサと共用できるため、ソフトウェア資産
の有効活用が期待できる。
ータシテムに使用される周辺装置の制御用に使用される
マイクロプロセッサにおける周辺装置の制御条件を設定
するマイクロプロセッサのレジスタ内容を書換える効率
を、マイクロプロセッサ動作の基本的な手順から変更す
ることにより、マイクロプロセッサを利用しているため
に発生するレジスタ書換えによって生ずるロスタイムを
減少させ、簡単なハードウェアの変更により周辺装置の
大幅な高速化ができる。また、ソフトウェアが通常のマ
イクロプロセッサと共用できるため、ソフトウェア資産
の有効活用が期待できる。
【図１】本発明の周辺装置制御用マイクロプロセッサの
第１の実施例のブロック図。
第１の実施例のブロック図。
【図２】本発明の第２の実施例のブロック図。
【図３】従来例の周辺装置制御用マイクロプロセッサの
ブロック図。
ブロック図。
１ 外部リセット入力端子 ２ レジスタ書換え制御回路 ３ マイクロプロセッサ内部のリセット信号 ４ レジスタ内容を格納したＲＯＭ（ＲＡＭ） ５ コール先アドレス・テーブル・レジスタ ６ アドレス比較回路 ７ レジスタ書換え検出信号 ８ 命令キュー ９ タイミング制御回路 １０ マイクロプロセッサ内のレジスタ １０ａ フラグレジスタ １０ｂ セグメントレジスタ １２ レジスタ内容転送用ＤＭＡ １３ レジスタバンク １４ 実行ユニット １５ オペランドレジスタ １６ ＡＬＵ １９ 命令ラッチ ２０ 命令実行制御部 ２１ アダー ２２ メモリインタフェース
Claims (1)
- 【請求項１】 制御プログラムを実行する途中で条件分
岐等を行うと分岐先の番地を、予めレジスタを書換える
必要のあるアドレスを設定したレジスタ上のアドレスと
比較してレジスタの書換えの要不要を確認するアドレス
比較回路と、このアドレス比較回路の出力により書換え
要求が確認されるとその検出信号によりクリアされる命
令キューと、この命令キューに命令がプリフェッチされ
る間に、分岐先アドレスで参照される外部レジスタの書
換えを行うレジスタ書換制御回路とを備え、ソフトウェ
アリセットと一連の書込み操作によって行われるレジス
タの書換えを通常のマイクロプロセッサの動作に影響を
及ぼさないようにしたことを特徴とする周辺装置制御用
マイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20634692A JPH0651979A (ja) | 1992-08-03 | 1992-08-03 | 周辺装置制御用マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20634692A JPH0651979A (ja) | 1992-08-03 | 1992-08-03 | 周辺装置制御用マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0651979A true JPH0651979A (ja) | 1994-02-25 |
Family
ID=16521787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20634692A Pending JPH0651979A (ja) | 1992-08-03 | 1992-08-03 | 周辺装置制御用マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0651979A (ja) |
-
1992
- 1992-08-03 JP JP20634692A patent/JPH0651979A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4112490A (en) | Data transfer control apparatus and method | |
| EP0597441B1 (en) | Microprocessor having a bus-width change function | |
| US4010448A (en) | Interrupt circuitry for microprocessor chip | |
| US4003028A (en) | Interrupt circuitry for microprocessor chip | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| US11392407B2 (en) | Semiconductor device | |
| JPH0863354A (ja) | コンピュータプロセッシングを行うための装置及び方法 | |
| EP0355462B1 (en) | Dedicated service processor with inter-channel communication features | |
| EP0652514A2 (en) | Data processing apparatus handling plural divided interruption | |
| JP2822782B2 (ja) | シングルチップマイクロコンピュータ | |
| GB2216306A (en) | Load and synchronize computer architecture and process | |
| JP7468112B2 (ja) | インタフェース回路およびインタフェース回路の制御方法 | |
| EP0380291A2 (en) | Pump bus to avoid indeterminacy in reading variable bit field | |
| US20030135778A1 (en) | Data processing system | |
| US5677859A (en) | Central processing unit and an arithmetic operation processing unit | |
| JPH0855097A (ja) | データ処理システム及びそのメモリアクセス方法 | |
| WO2012156995A2 (en) | Fetch less instruction processing (flip) computer architecture for central processing units (cpu) | |
| JPH0651979A (ja) | 周辺装置制御用マイクロプロセッサ | |
| JP2004348327A (ja) | デジタル信号処理装置及びデジタル信号処理方法 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JP3562215B2 (ja) | マイクロコンピュータ及び電子機器 | |
| JP2701752B2 (ja) | マイクロプロセッサのクロック供給制御回路 | |
| US11797421B2 (en) | Semiconductor apparatus and debug system | |
| JP3077807B2 (ja) | マイクロコンピュータシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980825 |